JP5201229B2 - 半導体素子の製造方法 - Google Patents

Description

本発明は、半導体発光素子に関し、特に窒化物系半導体発光素子とその製造方法及び半導体発光装置に関する。

従来、窒化物半導体発光素子においては、基板にサファイアを用いることが多い。しかし、サファイアは絶縁体であるため、これを基板として用いる場合には、基板の上にある半導体の一部を露出させて、ここに電極を形成しなければならない（このようにすると、素子１個あたりの使用面積が大きくなって、コストの削減が困難となる）。そこで、素子の小型化のため、Ｓｉ基板の上に窒化物半導体を形成し、基板の裏面に電極を設けた窒化物半導体発光素子が提案されている。特許文献１では、Ｓｉ基板上にＳｉ基板側から順にｐ型窒化物半導体層、発光層、ｎ型窒化物半導体層を積層し、Ｓｉ基板はｐ型窒化物半導体層を露出するように除去されており、この露出領域上にｐ型電極が形成されている。

また、窒化物半導体発光素子の製造においては、基板に窒化物半導体を形成して電極を設け、素子化するという方法が用いられている。特許文献２には、素子化の方法として、半導体層及び基板に分離溝を設け、溝に沿って荷重を加えるという方法が開示されている。
さらに、特許文献３及び４には、基板上の半導体層を素子の大きさに分離して半導体層側に別の基板を接合し、元の基板と半導体層とを分離した後、素子形状に分割するという方法が開示されている。
特開２００３−８６８３９号公報 特開平１１−１２６９２３号公報 特開２００４−４７９１８号公報 特開２００４−３６３５３２号公報

半導体と異種材料の基板の裏面に電極を形成し、電流を注入すると、基板と半導体の間（界面）には高い電気障壁が存在するため、Ｓｉ基板を用いた窒化物系半導体発光素子には、順方向電圧（Ｖｆ）が非常に高く、発光効率が悪くなるという問題があった。しかし、引用文献１のように基板を部分的に除去すると、基板が除去された領域上部の半導体層に流れる電流量が基板が除去されていない領域上部の半導体層に流れる電流量よりも多くなり、領域によって流れる電流量に偏りが生じるため、発光層の全面において均一な発光を得ることが難しくなる。

また、Ｓｉ基板上に積層された窒化物半導体を外力により素子化するとチッピングを生じやすく、得られたチップ切断面の品質が十分でないため歩留まりが低下するという問題がある。素子化の方法としては、特許文献２のように半導体層に溝部を設け、基板を外力によって分割するという方法もあるが、この方法でも基板のチッピングが問題となっている。チッピングが生じると、Ｓｉ基板と半導体の界面において段差が生じ、半導体の端面から出た光が、突出している基板に吸収されてしまう。

また特許文献３及び４では、半導体層の途中若しくは基板が露出するまでエッチングして半導体層を素子の大きさに分離し、別の基板を半導体層側に貼り合わせて成長基板を除去している。基板貼り合わせ、基板除去の工程が増えることによって精度のばらつきによる生産性及び歩留まりの低下という問題が起こる。また、基板除去時に、半導体層に損傷が多くなり、素子特性が悪化するという問題もある。

さらに引用文献１のように、基板の裏面に電極を設けた後に素子化するという従来の方法では、電極は基板裏面の面積と同じ若しくはそれよりも小さい面積で形成することになり、電流の注入効率が低下し、電流拡散性が悪くなるという問題があった。さらに、Ｓｉ基板は非透光性であり光を吸収するので、半導体の側面から出た光が基板に吸収され、光の取り出し効率が低下するという問題もある。

そこで本発明は、上記課題を解決する半導体発光素子とその製造方法及び半導体発光装置を提供することを目的とする。

本発明の半導体発光素子は、第１の主面と第２の主面とを有する導電性の基板の第１の主面上に半導体を有し、第２の主面上に第１電極を有する半導体発光素子において、基板の側面と半導体の側面が連続した状態、若しくは基板の幅と半導体の幅が略同一であり、第１電極は第２の主面の全面と基板の側面に連続して設けられていることを特徴とする。

本発明の半導体発光素子においては、基板の第２の主面側の幅が、半導体の幅より小さいものが好ましく、基板はＳｉ基板からなり、半導体は窒化物からなるものが好ましい。また、半導体は、基板側から順に少なくとも第１導電型の半導体と第２導電型の半導体とからなり、第２導電型の半導体上に第２電極が形成されていると好ましい。さらに、半導体と第２電極の界面において、半導体と第２電極の幅が略同一であることが好ましい。

本発明の半導体発光装置においては、本発明の半導体発光素子が実装されてなる半導体発光装置であって、第１電極側が実装され、第２電極側から光が取り出されることを特徴とする。

本発明の半導体発光素子の製造方法は、基板の第１の主面上に半導体を形成する半導体形成工程と、基板の第１の主面側に溝部を形成する溝部形成工程と、を具備し、基板を一部除去し、第２の主面側で溝部を開口させて基板を分離する基板分離工程を具備することを特徴とする。

本発明の半導体発光素子の製造方法においては、溝部は、基板分離工程において半導体発光素子形状になるように素子を囲んで形成され、各素子の基板と半導体の界面において基板の幅と半導体の幅が略同一になるように形成されること、若しくは各素子の基板の第２の主面側の幅が半導体の幅より小さくなるように形成されることが好ましい。また、溝部は、エッチングにより形成されることが好ましい。

さらには、開口溝部を有する基板の第２の主面上に第１電極が形成されることを特徴とする。また、第１電極は溝部で深さ方向に延在し、電極は基板の厚さよりも浅く形成されること、若しくは電極基板及び該基板と接する同一導電型の半導体の厚さよりも浅く形成されることが好ましい。また、半導体形成工程において、基板側から順に少なくとも第１導電型の半導体と第２導電型の半導体とが形成され、前記第２導電型の半導体上には第２電極が形成されることが好ましい。また、溝部形成工程は、半導体形成工程の後に具備し、溝部を形成する領域の第２電極、第２電極の積層方向の半導体及び基板をエッチングする工程であることを特徴とする。

また、本発明の半導体発光素子の製造方法においては、基板はＳｉ基板であり、前記半導体は窒化物からなることが好ましい。

本発明によれば、発光効率及び光の取り出し効率を向上させた半導体発光素子及び半導体発光装置を提供することができる。また、その製造方法により、チッピングの発生を抑制し、歩留まり良く半導体素子を製造することができる。

本発明の実施の形態に係る半導体発光素子の断面図 本発明の実施の形態に係る半導体発光素子の製造方法 本発明の一実施の形態に係る半導体発光素子の製造方法 本発明の一実施の形態に係る半導体発光素子の製造方法 本発明の一実施の形態に係る半導体発光素子の断面図 本発明の一実施の形態に係る半導体発光素子の断面図 本発明の一実施の形態に係る半導体発光素子の製造方法 本発明の一実施の形態に係る半導体発光素子の断面図

以下、本発明について説明するが、本発明の半導体発光素子は、実施の形態に示された構造に限定されるものではない。
図１及び２は本発明の実施の形態に係る半導体発光素子及びその製造方法を現すものである。
図１は、本発明の実施の形態に係る半導体発光素子の構成をあらわすものであって、基板１０の第１の主面上に半導体２０を有し、基板の第２の主面上に第１電極３０、半導体上に第２電極４０を有し、第１電極は第２の主面の全面と基板の側面に連続して設けられている半導体発光素子である。図１に示す各構成について説明する。

〔基板１０〕
基板は、Ｓｉなどの導電性基板が好ましい。本発明は、基板の導電型を限定しないため、基板は、ｎ型、ｐ型のいずれともすることもできる。
〔半導体２０〕
半導体は、窒化物などの基板と異種材料のものからなる。半導体は、少なくとも発光構造を有し、好ましくはｎ型半導体若しくはｐ型半導体が含まれているものであり、さらに好ましくはｐ−ｎ接合を有するものである。さらには、ｎ型半導体及びｐ型半導体を有することもできるし、ｎ型半導体とｐ型半導体の間に活性層を有する構造にすることもできる。本発明においては、半導体が活性層を有さない構造でもよく、この場合は、ｎ型半導体とｐ型半導体との界面において、発光し、発光領域となる。
〔電極３０，４０〕
電極材料としては、半導体の材料に合わせて少なくとも１種類以上の金属を適宜選択し、その合金、積層構造、それらの化合物などを用いることができる。半導体にIII−Ｖ族の材料を用いた場合は、正電極としてはＮｉ／Ａｕ、ＩＴＯ（酸化インジウムスズ）など、負電極としてはＷ／Ａｌ、Ｔｉ／Ａｌなどを用いることが好ましい。また、本発明においては、正電極を第１電極、負電極を第２電極としてもよいし、負電極を第１電極、正電極を第２電極とすることもできる。

図２は、本発明の実施の形態１に係る半導体発光素子の製造方法を示すものであって、半導体形成工程（図２（ａ））と、溝部形成工程（図２（ｂ））と、基板分離工程（図２（ｃ））とを具備する。以下に各工程について説明する。

（半導体形成工程）
基板１０の第１の主面上に、半導体２０を形成する（図２（ａ））。少なくとも導電性の基板と基板とは異なる導電型の半導体とで構成される。具体的には、ｎ型の基板の上にp型の半導体を形成する、若しくはp型の基板の上にｎ型の半導体を形成するものである。半導体は、好ましくはｎ型半導体及びｐ型半導体からなるものである。半導体がｎ型半導体及びｐ型半導体からなるとき、基板は導電性、非導電性を問わないが、導電性基板を用いるものが好ましく、その場合、基板の導電型は任意に選ぶことができ、その上に積層する半導体の導電型も同様である。基板と基板に接する半導体の導電型を同じにしてもよいし、異なる導電型としても良い。すなわち、ｎ型の基板の上に第１導電型の半導体としてｎ型半導体を形成し第２導電型の半導体としてｐ型半導体を形成する、ｎ型の基板の上に第１導電型の半導体としてｐ型半導体を形成し第２導電型の半導体としてｎ型半導体を形成する、などが考えられる。基板がｐ型の場合も同様であり、それぞれの形態において、第１導電型の半導体と第２導電型の半導体との間に活性層を形成することもできる。また、基板と半導体の間にバッファー層などを適宜設けることもできる。バッファー層を設けることにより、結晶性良く半導体を形成し電気的特性の良い素子を得ることができる。

（溝部形成工程）
基板の第１の主面側に溝部５０を形成する（図２（ｂ））。基板に半導体２０を形成した後で基板分離工程を行う前に、基板の第１の主面側に溝部を形成する。このとき、基板を所望の形状に区画分離するために溝部を自由に形成することができ、基板１０がバー形状になるようにストライプ状の溝部を形成したり、任意の区画を形成するように溝部を形成したり、所望の素子形状になるように溝部を形成したりできる。
このとき、半導体側から基板の第２の主面６０の深さにある電極の形成予定位置よりも深く溝部を形成する。溝部の深さとしては、基板の第２の主面に形成する電極の形成予定面よりも深ければよく、好ましくは基板と半導体の界面から５０μｍ以上、さらに好ましくは８０μｍ以上のものである。これにより、ウエハ面内で基板の一部が分離されないという問題を防ぎ、歩留まり良く基板を分離することができる。その深さは一定でも良いし、一定でなくてもよい。

前記溝部５０の形成方法としては、エッチング（ドライエッチング、ウェットエッチング）、スクライブ（カッタースクライブ、レーザスクライブなど）又はダイシング等を用いる）方法がある。スクライバーを用いて形成すると、半導体と基板で硬さが違うので、同一面では割れず、基板が突出した形状となる。エッチングを用いて形成すると、溝部の幅を５μｍ程度の幅まで制御することができるので、溝部の幅を細くすることによって、除去される面積が小さくなり、一枚のウエハからの素子の採れ数を多くすることができる。その中でも、マスクを用いたＲＩＥ（反応性イオンエッチング）が好ましく、その理由としては、マスクのパターンによって自由に素子形状を決めることができるので、複雑な形にしたり、実装部の形状に合わせた素子形状としたりすることもでき、好ましい。本発明においては、素子形状については特に限定しないので、上面視したときの素子形状が矩形、円形、三角形、六角形、平行四辺形、菱形などにすることができる。また、上面視したときの素子形状が六角形や円形の場合、電流が素子全体に均一に流れる傾向にあり好ましい。また、上面視したときの素子の形状を円形とした場合は、側面から均一に光を取り出すことができ好ましい。上面視したときの素子形状を矩形、三角形、六角形、平行四辺形、菱形とした場合は、発光面積を大きくすることができ好ましい。上面視したときの素子の形状を六角形とした場合、素子全体に電流を均一流すことができ、発光面積も大きくすることができるため最も好ましい。また、図４のように一枚のウエハに密に素子を配置することができる。このときのＡ−Ａ´断面図が図２（ｂ）となる。さらに、配光特性の良い素子が得られるという利点もある。

また、溝部５０を形成する場合のエッチング条件を選択することで、溝部の側面を基板の主面に対して垂直な面（垂直面）や基板の主面に対して傾斜した面（傾斜面）にすることができ、溝部の側面、すなわち半導体発光素子の端面を任意に形成することができる。これにより、半導体及び基板の幅を制御することができ、素子の端面形状を任意に変えることが可能である。エッチング条件としては、エッチングガスのガス材料、ガスの流量、混合ガスの場合はそれぞれのガスの混合比、雰囲気圧力、マスクの形状及びプラズマ条件などであり、これらを組み合わせて所望の半導体発光素子の端面を得るためのエッチング条件とすることができる。また、エッチング条件によっては、基板や半導体のエッチング面が角のない丸みを帯びた形状とすることができ、これによって基板を分離するときのチッピングや素子の割れを防止できる。また、エッチングによって平滑な面が得られ、第２の主面側を実装基板や回路基板に実装したときに強固に実装することができる。

例えば、溝部５０の幅を一定に、すなわち溝部の側面を垂直面にすることで、素子の端面において基板と半導体が連続した面で形成され、基板と半導体に界面において基板の幅と半導体の幅が略同一になるように形成することができる。これにより、図１のように基板と半導体が連続した端面を持つ素子を形成することができ、従来は基板と半導体の界面において基板が突出する段差が生じ、その基板突出部で光吸収が起こっていたが、それを防ぐことができる。さらに、素子が安定した形となっているので実装時にも安定し好ましい。引用文献1では基板が除去されているため半導体と基板が接する面積が小さいが、図１のように形成すると、基板と半導体の接する面積が大きくなるので電流注入効率が良いという効果もある。

さらには、溝部５０の幅を半導体側からエッチングするときに最初は小さく、基板において形成するときは大きく、すなわち、基板の幅が半導体の幅よりも小さくなるようにして形成し、各素子の基板の第２の主面側の幅が半導体の幅より小さくなるように形成することもできる。この場合、混合ガスを用いた異方性の弱いエッチングでガスの流量を変えることにより２段階エッチングを行う。このとき、半導体を好ましいエッチング条件とすることで半導体の溝部の幅を細くすることができ、半導体の除去される面積を小さくすることができ、発光面積を大きくすることができる。これにより、図５及び図６のように基板の側面と前記半導体の側面が連続してなり基板の第２の主面側の幅が半導体の幅より小さい素子を得ることができ、図１のように基板と半導体が連続した端面を持つ素子と比較して、発光部の大きさは同じままでさらに基板による光吸収を抑制することができる。

この場合、図５及び図６のように基板と半導体の界面付近を境に基板の幅が狭くなっていくような形とすると、他の形態と比較して基板の第２の主面の面積が小さいため、第２の主面側を実装する際に素子の実装に要する面積を小さくすることができ、精密な実装をすることができ好ましい。基板と半導体の界面付近においては基板と半導体の幅を略同一とし、基板の第２の主面側においては基板の幅が狭くなるような形態とすることで、図５の場合と比較して、基板から半導体への電流注入を均一に行うことができ、電流拡散性の良い素子を得ることができるので好ましい。また、図５では、第２の主面と連続する基板の側面は第２の主面と略垂直な面であるが、図６のように第２の主面と連続する基板の側面が第２の主面側に傾斜した面であっても良く、このような形態とすると電極を均一な厚さで形成することができ好ましい。

（基板分離工程）
基板を一部除去して基板の第２の主面側で溝部を開口させて基板を分離する（図２（ｃ））。具体的には、基板の第１の主面側から第２の主面より深い溝部を形成した後で、半導体側を粘着シート７０等の保持部材で保持した状態で基板１０の厚さを薄くして第１の主面に対向する第２の主面６０を露出させ、溝部５０を基板の第２の主面側で開口させることによって基板を分離する。これにより、局所的に外力をかけずに基板を分離することができる。さらには、基板を薄くすることによって、放熱性のよい素子が得られる。また、素子の重心が安定し、実装しやすく好ましい。また他の方法として、基板の第２の主面側にマスクを設け、溝部に達するまで基板をエッチングして溝部を開口させて基板を分離することもできる。

基板の第２の主面を露出させる方法としては、研磨、エッチングなどの方法を用いることができ、一つの方法を選択して行うことで工程にかかる時間を短く、工程を簡略化することができる。また、研磨した後にＲＩＥ（反応性イオンエッチング）を行うと、この後の基板の第２の主面上に設ける電極の形成に適した平滑な面を形成することができ好ましい。さらに、素子の第２の主面側を実装基板や回路基板に実装する場合に強固に実装され、チップの割れ、欠けなどを防止することができる。また、エッチングを用いた場合は、基板の第２の主面側の幅が半導体の幅より小さく、基板の第２の主面側から見たときに半導体が露出した形状とすることもできる。このような素子では光の取り出し効率を高めることができ好ましい。さらに、エッチング条件を選択することにより、Si基板が角のない丸みを帯びた形状とすることができ、第２の主面側を実装基板や回路基板に実装した場合に強固に実装することができ好ましい。

また、図5及び図6のように基板の第２の主面側の幅が半導体の幅より小さい素子においては、基板における溝部の幅が半導体における溝部の幅より大きく形成されているので、研磨時に発生し溝部に堆積する不純物等を除去しやすく、またこの後の電極形成工程においても容易に電極を形成することができ好ましい。

また、このとき、基板を分離することによって必ずしも素子化されるわけではなく、基板分離工程において前述のようにバー形状にしたり、任意の区画を形成したりして、基板を分離し、この後に素子化する工程を別に設けても良い。例えば、第２の主面を露出させることによって基板をバー状に分離し、さらにスクライバーなどにより素子化しても良い。

（電極形成工程）
基板分離工程後、半導体側を保持した状態で基板１０の第２の主面上に第１電極３０を形成することができる（図７）。また、第１電極は溝部の第２の主面側の開口状態を保持して溝部で深さ方向に延在する。このとき、電極を形成する領域については特に限定はなく、任意に形成することができるが、電極は第２の主面の全面に形成するとともに溝部で深さ方向に延在することが好ましい。これによって、電流注入効率が向上し、電流拡散性が良くなり、Ｖｆを低下させることができる。また、基板分離工程後に電極を形成するので、溝部に電極を形成することができ、第２の主面及び第２の主面と連続する素子の側面に連続して電極を形成することができる。このとき、基板分離工程において素子形状に分離された基板の厚さよりも浅く電極を形成する。若しくは素子形状に分離された基板及び該基板と接する同一導電型の半導体の厚さよりも浅く電極を形成する。電極が異なる導電型の半導体に接触しないように溝部を狭く形成して電極を形成することにより、第１電極が異なる導電型の半導体に接触してショートするのを防ぐことができる。また、基板に接する電極の面積を大きくすることによって、電流注入効率を向上させることができる。さらに、電極が側面に形成された場合には、半導体の側面からの出射光が、パッケージなどの外的要因によって反射した光が側面の電極によって反射されるので基板に吸収されることなく、光取り出しを向上させた素子を得ることができる。また、この方法で電極を形成すると、半導体が分離された後に電極を形成するので、素子の形状に関わらず基板の第２の主面全面に電極を形成することが容易にでき好ましい。

また、第１電極は必ずしも基板が分離される前に形成する必要はなく、基板に第１電極を設けた後で電極を介して基板の第２の主面側にマスクを設け、溝部に達するまで電極及び基板をエッチングして溝部を開口（基板を分離）させることもできる。若しくは、開口部を有する形状の第１電極を形成し、開口部の基板をエッチングして溝部を開口（基板を分離）させることもできる。

また、基板上に半導体２０を形成した後に半導体上に第２電極４０を形成できる。このとき、電極を形成する領域については特に限定はなく、任意に形成することができるが、電流拡散性の点から、半導体上の全面に形成することが好ましい。また、半導体及び基板に溝部を形成する場合、第２電極を設ける前に溝部を形成してもよいし、第２電極を形成した後に溝部を形成してもよい。第２電極を導電性酸化物膜により形成すると、その後にRIEにより溝部を形成する際に第２電極も半導体及び基板と同時に加工することができ、図８のように半導体と第２電極の幅を略同一になる。これにより、工程を簡略化でき、図１と比較して電極面積の大きい素子が得られ、好ましい。また、少なくとも基板を分離する前に第２電極を設けることにより、半導体上に容易に電極を設けることができ好ましい。また、前述の基板分離工程において半導体側を粘着シート等の保持部材で保持する際に剥がれることなく保持でき、歩留まり良く製造できる。

また、以上により得られた半導体発光素子の第１電極側を実装し、第２電極側から光が取り出される半導体発光装置を得ると、第１電極の面積が大きいため、素子を実装する際に用いる接着剤などの接合部材と接する面積が大きくなり、素子と実装基板や回路基板との密着性が向上し好ましい。

以下に、本発明の窒化物半導体発光素子の具体的実施例を示す。しかし本発明はこれに限定されない。
（実施例１）
図１に示された半導体発光素子を作製する場合、まず、ＭＯＣＶＤ（有機金属化学気相成長）反応装置内にＳｉ基板１０をセットし、ｎ型半導体、活性層、ｐ型半導体からなる半導体２０を順次積層する。続いて、最上層にあるｐ型半導体のほぼ全面に透光性電極として、膜厚３００ｎｍのＮｉ/Ａｕの正電極４０と、その正電極の上の一部にボンディング用のＡｕよりなるパッド電極（図示せず）を０．５μｍの膜厚で形成する。次に、ウエハの表面全面にＳｉＮよりなる保護膜を形成して、次に、フォトリソグラフィー技術を用いて、素子の大きさが１５０μｍ角になるように幅２０μｍの開口部を設けてレジストパターンを形成する。前記開口部の領域の保護膜をＲＩＥを用いＣＨＦ３ガスによりエッチングする。次に、剥離液でレジストパターンを除去する。次に、ITO電極及び窒化物半導体はＳｉＣｌ4ガスを用いて、Ｓｉ基板はＳＦ６ガスを用いてをＲＩＥを行い、基板の裏面に形成する負電極の形成位置よりも深い半導体と基板の界面から１００μｍのところまでエッチングして溝部５０を形成する。その後、フッ酸で保護膜を除去する。次に、半導体側を粘着シート７０により一時的に固定し、Ｓｉ基板を研磨することにより負電極の形成位置である第２の主面６０を露出する。これにより、溝部が基板の第２の主面側で開口され、ウエハの半導体側が固定された状態で基板が素子状に分離される。さらに、基板の第２の主面にＲＩＥを行うことにより電極形成面を平滑に整える。次に、ＴｉとＡｌを含む負電極３０を基板の第２の主面に形成及び溝部に形成し、Ｓｉ基板の第２の主面の全面及び側面に連続して形成する。

（実施例２）
実施例１において、第２の主面を露出する際にＳｉ基板を研磨する代わりに、ＳＦ６ガスを用いてエッチングによりＳｉ基板を除去する。それ以外は実施例１と同様にして形成する。実施例２の半導体発光素子においては、実施例１と比較して工程にかかる時間を短くし、生産性を向上することができた。
実施例２の変形例として、基板の幅よりも半導体の幅のほうが大きく、基板の第２の主面側から見たときに半導体が露出した形状とした。このとき、溝部の幅を半導体側２０μｍ、基板側４０μｍとして形成した。この場合、光の取り出し効率を高めた素子を得ることができた。また、Ｓｉ基板が角のない丸みを帯びた形状となり、特にＳｉ基板の第２の主面側が丸みを帯びた形状となることで、第２の主面側を実装基板や回路基板に実装したときに強固に実装された。

（実施例３）
図４に示された半導体発光素子を作成する場合、溝部５０を形成するときに一辺７５μｍの六角形になるようにレジストパターンを形成する。それ以外は実施例１と同様にして形成する。実施例３の半導体発光素子においては、実施例１と比較して配光特性の良い素子が得られた。

本発明は、すべての半導体素子に適用できるが、特に、窒化物系の半導体素子に適している。

１０．基板
２０．半導体
３０．第１電極
４０．第２電極
５０．溝部
６０．第２の主面
７０．粘着シート

Claims (11)

1. Ｓｉ基板の第１の主面上に半導体を形成する半導体形成工程と、
   前記基板の第１の主面側に溝部をエッチングにより形成する溝部形成工程と、を具備し、
   前記基板を一部除去し、第２の主面側で前記溝部を開口させて基板を分離する基板分離工程と、
   前記開口溝部を有する基板の第２の主面上に第１電極を形成する電極形成工程と、を具備することを特徴とする半導体素子の製造方法。
2. 前記溝部は、前記基板分離工程において前記半導体発光素子形状になるように素子を囲んで形成され、各素子の基板と半導体の界面において前記基板の幅と前記半導体の幅が略同一になるように形成されることを特徴とする請求項１に記載の半導体素子の製造方法。
3. 前記溝部は、前記基板分離工程において前記半導体発光素子形状になるように素子を囲んで形成され、各素子の基板の第２の主面側の幅が半導体の幅より小さくなるように形成されることを特徴とする請求項１又は２に記載の半導体素子の製造方法。
4. 前記第１電極は前記溝部で深さ方向に延在し、該電極は前記基板の厚さよりも浅く形成されることを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子の製造方法。
5. 前記第１電極は前記溝部で深さ方向に延在し、該電極は前記基板及び該基板と接する同一導電型の半導体の厚さよりも浅く形成されることを特徴とする請求項１乃至４のいずれか１項に記載の半導体素子の製造方法。
6. 前記半導体形成工程において、前記基板側から順に少なくとも第１導電型の半導体と第２導電型の半導体とが形成され、前記第２導電型の半導体上には第２電極が形成されることを特徴とする請求項１乃至５のいずれか１項に記載の半導体素子の製造方法。
7. 前記溝部形成工程は、半導体形成工程の後に具備し、前記溝部を形成する領域の第２電極、該第２電極の積層方向の半導体及び基板をエッチングする工程であることを特徴とする請求項６に記載の半導体素子の製造方法。
8. 前記半導体は窒化物からなることを特徴とする請求項１乃至７のいずれか１項に記載の半導体素子の製造方法。
9. 前記溝部形成工程における前記エッチングが、マスクを用いた反応性イオンエッチングである請求項１乃至８のいずれか１項に記載の半導体素子の製造方法。
10. 前記マスクを用いた反応性イオンエッチングで形成される前記半導体素子を上面視したときの素子形状が六角形である請求項９に記載の半導体素子の製造方法。
11. 前記基板分離工程における前記溝部がエッチングにより開口されることを特徴とする請求項１乃至１０のいずれか１項に記載の半導体素子の製造方法。

Images