CN105204251A - 一种显示基板及其制作方法和显示装置 - Google Patents

一种显示基板及其制作方法和显示装置 Download PDF

Info

Publication number
CN105204251A
CN105204251A CN201510540512.1A CN201510540512A CN105204251A CN 105204251 A CN105204251 A CN 105204251A CN 201510540512 A CN201510540512 A CN 201510540512A CN 105204251 A CN105204251 A CN 105204251A
Authority
CN
China
Prior art keywords
pixel
pixel cell
base plate
public electrode
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510540512.1A
Other languages
English (en)
Other versions
CN105204251B (zh
Inventor
王小元
王武
金在光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510540512.1A priority Critical patent/CN105204251B/zh
Publication of CN105204251A publication Critical patent/CN105204251A/zh
Application granted granted Critical
Publication of CN105204251B publication Critical patent/CN105204251B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种显示基板及其制作方法和显示装置，用以解决现有技术中因采用COA技术所导致的像素电极的跳变电压过大而影响显示效果的问题。所述显示基板包括衬底基板、在所述衬底基板上交叉布置的栅线、数据线以及由所述栅线和所述数据线划分出的呈矩阵排列的像素单元，每一所述像素单元内设置有薄膜晶体管、像素电极、彩膜层和公共电极线；其中，至少一个所述像素单元还包括与所述公共电极线绝缘设置的金属线，所述金属线在正投影方向上至少部分与所述公共电极线重叠。

Description

一种显示基板及其制作方法和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制作方法和显示装置。
背景技术
薄膜晶体管液晶显示器(ThinFilmTransistorLiquidCrystalDisplay，TFT-LCD)具有体积小、功耗低、无辐射等特点，近年来得到了迅速地发展，在当前的平板显示器市场中占据了主导地位。TFT-LCD在各种大中小尺寸的产品上得到了广泛的应用，几乎涵盖了当今信息社会的主要电子产品，如液晶电视、高清晰度数字电视、电脑、手机、车载显示、投影显示、摄像机、数码相机、电子手表、计算器、电子仪器、仪表、公共显示和虚幻显示等。
TFT-LCD由液晶显示面板、驱动电路以及背光模组组成，液晶显示面板是TFT-LCD的重要部分。为了提高开口率和降低对盒制程难度，目前一般采用COA(ColorFilteronArray)技术将彩色层制备在阵列基板上以形成包括薄膜晶体管和彩色滤光层的COA基板，如图1所示。图1为现有技术的COA基板的结构示意图，如图1所示，现有的COA基板包括衬底基板101、栅线102、数据线103、薄膜晶体管104、彩膜层105、钝化层106(见图2)和透明导电层107(见图2)。
对于扭曲向列型(TwistNematic，TN)液晶显示模式的显示面板来说，如图2所示，在完成彩膜层的制作后，为了确保显示效果，彩膜层与黑矩阵会有部分重叠，重叠宽度约为7.5μm，而由于公共电极线108与黑矩阵几乎齐边，因此彩膜层会覆盖部分公共电极线，使得透明导电层与公共电极线之间的距离增大。根据电容的定义可知，透明导电层与公共电极线之间的距离增大时，透明导电层与公共电极线之间的耦合电容Cst减小，进而导致像素电极的跳变电压的跳变量ΔVp增大，影响显示效果。
发明内容
本发明实施例提供了一种显示基板及其制作方法和显示装置，用以解决现有技术中因采用COA技术所导致的像素电极的跳变电压过大而影响显示效果的问题。
本发明实施例提供了一种显示基板，所述显示基板包括衬底基板、在所述衬底基板上交叉布置的栅线、数据线以及由所述栅线和所述数据线划分出的呈矩阵排列的像素单元，每一所述像素单元内设置有薄膜晶体管、像素电极、彩膜层和公共电极线；
至少一个所述像素单元还包括与所述公共电极线绝缘设置的金属线，所述金属线在正投影方向上至少部分与所述公共电极线重叠。
本发明实施例提供的显示基板中，包括衬底基板、在所述衬底基板上交叉布置的栅线、数据线以及由所述栅线和所述数据线划分出的呈矩阵排列的像素单元，每一所述像素单元内设置有薄膜晶体管、像素电极、彩膜层和公共电极线；至少一个所述像素单元还包括与所述公共电极线绝缘设置的金属线，所述金属线在正投影方向上至少部分与所述公共电极线重叠，以使得所述金属线与所述公共电极线形成补偿电容，用于补偿透明导电层与公共电极线之间的耦合电容Cst，解决现有因透明导电层与公共电极线之间的耦合电容Cst减小而导致的像素电极的跳变电压的跳变量ΔVp增大的问题，提高显示面板的显示效果。
较佳的，每两个相邻的像素单元构成一像素单元组，且一个像素单元只对应一个像素单元组；其中每一行像素单元组的上方和下方分别设置有一条为该像素单元组提供栅极信号的栅线；
每一像素单元组中，一个像素单元由位于该像素单元组上方的栅线驱动，另一个像素单元由位于该像素组下方的栅线驱动。
较佳的，所述金属线位于所述公共电极线的上方。
所述金属线位于所述公共电极线的上方时，可以增大所述金属线与所述公共电极线之间的正对面积，使得金属线与公共电极线之间的补偿电容增大。并且，所述金属线位于所述公共电极线的上方时，便于所述金属线与薄膜晶体管或像素电极电连接，使得所述金属线与像素电极具有相同的电位，形成用于以使得所述金属线与所述公共电极线形成补偿电容，用于补偿，透明导电层与公共电极线之间的耦合电容Cst。
较佳的，所述薄膜晶体管包括：位于所述衬底基板上的栅极，位于所述栅极上方栅绝缘层，位于所述绝缘层上方的有源层，位于所述有源层上方的源极和漏极，所述公共电极线与所述栅极同层设置，所述金属线与所述源极和漏极同层设置。
在制作显示基板的过程中，将所述公共电极线与所述栅极同层设置，将所述金属线与所述源极和漏极同层设置，可以通过一次工艺形成所述公共电极线与所述栅极，以及通过一次工艺形成所述金属线与所述源极和漏极，不仅有利于简化制备工艺，还可以缩短制作周期，提高生产效率，降低生产成本。
较佳的，所述金属线与所述漏极电连接。
当所述金属线与所述漏极电连接时，使得所述金属线可获得与像素电极相同的电位，与公共电极线共同形成补偿电容，消除COA技术对像素电极的跳变电压的影响。
较佳的，每一所述像素单元组中，相邻的两个像素单元的金属线绝缘设置。
每一所述像素单元组中，相邻的两个像素单元的金属线绝缘设置，使得每一像素单元的补偿电容只与本像素单元内像素电极的驱动电压有关，有利于提高补偿的精确度，提高显示质量。
基于同一发明构思，本发明实施例还提供了一种显示装置，所述显示装置包括如上所述的显示基板。
基于同一发明构思，本发明实施例还提供了一种显示基板的制作方法，所述方法包括在衬底基板上形成数据线、扫描线、彩膜层、像素电极和公共电极线的步骤和形成薄膜晶体管的步骤，所述彩膜层、像素电极、公共电极线和薄膜晶体管均形成在有所述扫描线和数据线围成的多个像素单元内；所述方法还包括形成与所述公共电极线绝缘的金属线的步骤，所述金属线在正投影方向上至少部分与所述公共电极线重叠。
通过本发明实施例提供的显示基板的制作方法所形成的显示基板，包括衬底基板、在所述衬底基板上交叉布置的栅线、数据线以及由所述栅线和所述数据线划分出的呈矩阵排列的像素单元，每一所述像素单元内设置有薄膜晶体管、像素电极、彩膜层和公共电极线；所述像素单元还包括与所述公共电极线绝缘设置的金属线，所述金属线在正投影方向上至少部分与所述公共电极线重叠，以使得所述金属线与所述公共电极线形成补偿电容，用于补偿，透明导电层与公共电极线之间的耦合电容Cst，解决现有因透明导电层与公共电极线之间的耦合电容Cst减小而导致的像素电极的跳变电压的跳变量ΔVp增大的问题，提高显示面板的显示效果。
较佳的，每两个相邻的像素单元构成一像素单元组，且一个像素单元只对应一个像素单元组；其中每一行像素单元组的上方和下方分别设置有一条为该像素单元组提供栅极信号的栅线；
每一像素单元组中，一个像素单元由位于该像素单元组上方的栅线驱动，另一个像素单元由位于该像素组下方的栅线驱动。
对于双栅结构的显示基板来说，每一像素单元组中间的区域没有设置数据线，因此可以将所述金属线设置在两个像素单元之间的区域部分，使得该金属线可以与所述源极和所述漏极同时制作，进而缩短制作周期，降低生产成本。
较佳的，所述形成薄膜晶体管的步骤包括：
在所述衬底基板上形成包括栅极的图形；
在所述包括栅极的图形的基板上形成栅绝缘层；
在包括所述栅绝缘层的基板上形成包括有源层的图形；
在所述包括有源层的图形的基板上形成包括源极和漏极的图形。
在上述形成薄膜晶体管的方法中，将所述公共电极线与所述栅线同层设置，将所述金属线与所述源极和漏极同层设置，有利于简化制备工艺，还缩短制作周期，提高生产效率，降低生产成本。
较佳的，所述方法具体包括：
在所述衬底基板上形成包括栅极和公共电极线的图形；
在所述包括栅极和公共电极线的图形的基板上形成栅绝缘层；
在包括所述栅绝缘层的基板上形成包括有源层的图形；
在所述包括有源层的图形的基板上形成所述包括源极、漏极和金属线的图形；
在所述包括源极、漏极和金属线的图形的基板上形成包括彩膜层的图形；
在所述包括彩膜层的图形的基板上形成包括像素电极的图形。
较佳的，在形成包括像素电极的图形之前，所述方法还包括：
在所述包括彩膜层的图形的基板上形成钝化层。
通过在所述包括彩膜层的图形的基板上形成钝化层，可以保护彩膜层和薄膜晶体管在后续的制备过程避免受到破坏，有利于提高显示效果。
附图说明
图1为现有技术中显示基板的平面俯视图；
图2为沿图1中A-A′方向的剖面结构图；
图3为本发明实施例一提供的显示基板的平面俯视图；
图4为沿图3中D-D′方向的剖面结构图；
图5-图9为本发明实施例二提供的制作显示基板的流程示意图。
具体实施方式
本发明实施例提供了一种显示基板及其制作方法和显示装置，用以解决现有技术中因采用COA技术所导致的像素电极的跳变电压过大而影响显示效果的问题。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例一提供了一种显示基板，参见图3和4；结合图3和图4可以看出，所述显示基板包括衬底基板31、在所述衬底基板31上交叉布置的栅线32、数据线33以及由所述栅线32和所述数据线33划分出的呈矩阵排列的像素单元，每一所述像素单元内设置有薄膜晶体管34、像素电极35(见图4)、彩膜层36和公共电极线37；
至少一个所述像素单元还包括与所述公共电极线37绝缘设置的金属线38，所述金属线38在正投影方向上至少部分与所述公共电极线37重叠。
本发明实施例提供的显示基板中，包括衬底基板、在所述衬底基板上交叉布置的栅线、数据线以及由所述栅线和所述数据线划分出的呈矩阵排列的像素单元，每一所述像素单元内设置有薄膜晶体管、像素电极、彩膜层和公共电极线；至少一个所述像素单元还包括与所述公共电极线绝缘设置的金属线，所述金属线在正投影方向上至少部分与所述公共电极线重叠，以使得所述金属线与所述公共电极线形成补偿电容，用于补偿透明导电层与公共电极线之间的耦合电容Cst，解决现有因透明导电层与公共电极线之间的耦合电容Cst减小而导致的像素电极的跳变电压的跳变量ΔVp增大的问题，提高显示面板的显示效果。
从图3中还可以看出，本发明实施例一提供的显示基板为双栅结构的显示基板，其中，每两个相邻的像素单元构成一像素单元组，且一个像素单元只对应一个像素单元组；其中每一行像素单元组的上方和下方分别设置有一条为该像素单元组提供栅极信号的栅线；
每一像素单元组中，一个像素单元由位于该像素单元组上方的栅线驱动，另一个像素单元由位于该像素组下方的栅线驱动。
对于双栅结构的显示基板来说，每一像素单元组中间的区域没有设置数据线，因此可以将所述金属线38设置在两个像素单元之间的区域部分，使得该金属线可以与所述源极和所述漏极同时制作，进而缩短制作周期，降低生产成本。
进一步的，所述金属线38位于所述公共电极线37的上方。
所述金属线位于所述公共电极线的上方时，可以增大所述金属线与所述公共电极线之间的正对面积，使得金属线与公共电极线之间的补偿电容增大。并且，所述金属线位于所述公共电极线的上方时，便于所述金属线与薄膜晶体管或像素电极电连接，使得所述金属线与像素电极具有相同的电位，形成用于以使得所述金属线与所述公共电极线形成补偿电容，用于补偿，透明导电层与公共电极线之间的耦合电容Cst。
本发明实施例中，所述薄膜晶体管34包括：位于所述衬底基板上的栅极(图中未显示)，位于所述栅极上方栅绝缘层42，位于所述栅绝缘层42上方的有源层(图中未显示)，位于所述有源层上方的源极(图中未显示)和漏极(图中未显示)；其中，所述公共电极线37与所述栅极同层设置，所述金属线与所述源极和漏极同层设置。
因此，在制作显示基板的过程中，将所述公共电极线与所述栅极同层设置，将所述金属线与所述源极和漏极同层设置，可以通过一次工艺形成所述公共电极线与所述栅极，以及通过一次工艺形成所述金属线与所述源极和漏极，不仅有利于简化制备工艺，还可以缩短制作周期，提高生产效率，降低生产成本。并且，将所述公共电极线与所述栅极同层设置、所述金属线与所述源极和漏极同层设置时，由于金属线与所述公共电极线之间只有栅绝缘层存在，间距较小，所以两者存在较小的交叠面积时即可获取较大的电容。因此，本发明实施例中的公共电极线可采用细线化设计，并由于该显示基板采用COA技术无需考虑对盒偏移问题，黑矩阵可以随着公共电极线的细化收窄，因此还可以在不影响显示效果的前提下进一步提高开口率。
进一步的，所述金属线38与所述源极和漏极采用相同的制作材料，现在工艺中一般选用的材料为Cr、W、Ti、Ta、Mo、Al、Cu等非透明金属及其合金。
进一步的，所述金属线38与所述漏极电连接。
当所述金属线38与所述漏极电连接时，使得所述金属线38可获得与像素电极35相同的电位，与公共电极线37共同形成补偿电容，消除COA技术对像素电极的跳变电压的影响。
进一步的，每一所述像素单元组中，相邻的两个像素单元的金属线38绝缘设置。
通过对每一所述像素单元组中相邻的两个像素单元的金属线绝缘设置，使得每一像素单元的补偿电容只与本像素单元内像素电极的驱动电压有关，有利于提高补偿的精确度，提高显示质量。
进一步的，为了保护彩膜层在后续的制备过程避免受到破坏，提高显示基板的显示效果，所述显示基板还包括设置在所述彩膜层上方的、用于保护其免受破坏的钝化层39。并且，为了使得通过薄膜晶体管为所述像素电极35提供驱动信号，所述钝化层39中在像素电极35与所述漏极对应的位置设置有过孔(图中未显示)，使得所述像素电极35与所述薄膜晶体管的漏极电连接；此外，所述钝化层39还可以保护薄膜晶体管免受破坏。
基于同一发明构思，本发明实施例二还提供了一种显示基板的制作方法，所述方法包括：
在衬底基板上形成数据线、扫描线、像素电极和公共电极线的步骤和形成薄膜晶体管的步骤，所述像素电极、公共电极线和薄膜晶体管均形成在有所述扫描线和数据线围成的多个像素单元；所述方法还包括形成与所述公共电极线绝缘的金属线的步骤，所述金属线在正投影方向上至少部分与所述公共电极线重叠。
进一步的，每两个相邻的像素单元构成一像素单元组，且一个像素单元只对应一个像素单元组；其中每一行像素单元组的上方和下方分别设置有一条为该像素单元组提供栅极信号的栅线；
每一像素单元组中，一个像素单元由位于该像素单元组上方的栅线驱动，另一个像素单元由位于该像素组下方的栅线驱动。
对于双栅结构的显示基板来说，每一像素单元组中间的区域没有设置数据线，因此可以将所述金属线设置在两个像素单元之间的区域部分，使得该金属线可以与所述源极和所述漏极同时制作，进而缩短制作周期，降低生产成本。
其中，所述形成薄膜晶体管的步骤具体包括：
在所述衬底基板上形成包括栅极的图形；
在所述包括栅极的图形的基板上形成栅绝缘层；
在包括所述栅绝缘层的基板上形成包括有源层的图形；
在所述包括有源层的图形的基板上形成包括源极和漏极的图形。
在上述形成薄膜晶体管的方法中，将所述公共电极线与所述栅线同层设置，将所述金属线与所述源极和漏极同层设置，有利于简化制备工艺，还缩短制作周期，提高生产效率，降低生产成本。并且，将所述公共电极线与所述栅极同层设置、所述金属线与所述源极和漏极同层设置时，由于金属线与所述公共电极线之间只有栅绝缘层存在，间距较小，所以两者存在较小的交叠面积时即可获取较大的电容。因此，本发明实施例中的公共电极线可采用细线化设计，并由于该显示基板采用COA技术无需考虑对盒偏移问题，黑矩阵可以随着公共电极线的细化收窄，因此还可以在不影响显示效果的前提下进一步提高开口率。
进一步的，在形成包括像素电极的图形之前，所述方法还包括：
在所述包括彩膜层的图形的基板上形成钝化层。
通过在所述包括彩膜层的图形的基板上形成钝化层，可以保护彩膜层在后续的制备过程避免受到破坏，有利于提高显示效果。
以本发明实施例一中提供的显示基板为例，利用本发明所提供的方法制作所述显示基板的方法具体包括：
第一步，参见图5，在所述衬底基板31形成包括栅极(图5中未显示)、栅线(图5中未显示)和公共电极线37的图形；该步骤具体包括：
在衬底基板31上形成(如溅射或涂覆等)一层用于形成栅极、栅线和公共电极线37的金属薄膜；接着，在金属薄膜上涂覆一层光刻胶；然后，用设置有包括栅极、栅线和公共电极线的图形的掩模板对光刻胶进行曝光；最后经显影、刻蚀后形成包括栅极、栅线和公共电极线的图形。本实施例显示基板的制作方法中，涉及到通过构图工艺形成的膜层的制作工艺与此相同，此后不再详细赘述。
在本发明中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
第二步，参见图6，在所述包括栅极和公共电极线37的图形的基板上沉积氮化硅(SiNx)或氧化硅(SiOx)层，形成栅绝缘层42。
第三步，在包括所述栅绝缘层42的基板上形成包括有源层的图形；该步骤具体包括：
通过等离子体增强化学气相沉积法或其他类似方法，在栅绝缘层42的上方形成非晶硅薄膜层，然后通过激光退火工艺或固相结晶工艺等工艺过程，使得非晶硅结晶化，形成多晶硅薄膜层，并通过构图工艺处理形成包含低温多晶硅有源层的图形；所述有源层的图形形成在所述栅绝缘层42上。
第四步，参见图7，在所述包括有源层的图形的基板上沉积一金属层，然后通过构图工艺处理，形成包括源极、漏极以及金属线38的图形。
第五步，参见图8，在所述包括源极、漏极和金属线38的图形的基板上形成包括彩膜层36的图形。
第六步，参见图9，在所述包括彩膜层36的图形的基板上形成钝化层39，并通过构图工艺在所述像素电极35与所述漏极对应的位置形成过孔，使得所述像素电极35与所述漏极电连接。
第七步，参见图4，使用磁控溅射法在钝化层39上沉积一层氧化铟锡ITO透明导电薄膜，并通过构图工艺，即经涂覆光刻胶并曝光显影后，再进行湿刻、剥离后，形成包括像素电极35的图形；所述过孔中填充有用于形成所述像素电极的导电材料，所述像素电极35通过所述过孔与漏极电连接。
基于上述同一发明构思，本发明实施例还提供了一种显示装置，所述显示装置包括上述的显示基板。
综上所述，本发明实施例提供了一种显示基板和显示装置，所述显示基板包括衬底基板、在所述衬底基板上交叉布置的栅线、数据线以及由所述栅线和所述数据线划分出的呈矩阵排列的像素单元，每一所述像素单元内设置有薄膜晶体管、像素电极、彩膜层和公共电极线；所述像素单元还包括与所述公共电极线绝缘设置的金属线，所述金属线在正投影方向上至少部分与所述公共电极线重叠，以使得所述金属线与所述公共电极线形成补偿电容，用于补偿，透明导电层与公共电极线之间的耦合电容Cst，解决现有因透明导电层与公共电极线之间的耦合电容Cst减小而导致的像素电极的跳变电压的跳变量ΔVp增大的问题，提高显示面板的显示效果。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种显示基板，所述显示基板包括衬底基板、在所述衬底基板上交叉布置的栅线、数据线以及由所述栅线和所述数据线划分出的呈矩阵排列的像素单元，其特征在于，所述像素单元设置有薄膜晶体管、像素电极、彩膜层和公共电极线；
至少一个所述像素单元还包括与所述公共电极线绝缘设置的金属线，所述金属线在正投影方向上至少部分与所述公共电极线重叠。
2.如权利要求1所述的显示基板，其特征在于，每两个相邻的像素单元构成一像素单元组，且一个像素单元只对应一个像素单元组；其中每一行像素单元组的上方和下方分别设置有一条为该像素单元组提供栅极信号的栅线；
每一像素单元组中，一个像素单元由位于该像素单元组上方的栅线驱动，另一个像素单元由位于该像素组下方的栅线驱动。
3.如权利要求2所述的显示基板，其特征在于，所述金属线位于所述公共电极线的上方。
4.如权利要求2所述的显示基板，所述薄膜晶体管包括：位于所述衬底基板上的栅极，位于所述栅极上方栅绝缘层，位于所述绝缘层上方的有源层，位于所述有源层上方的源极和漏极，其特征在于，
所述公共电极线与所述栅极同层设置，所述金属线与所述源极和漏极同层设置。
5.如权利要求4所述的显示基板，其特征在于，所述金属线与所述漏极电连接。
6.如权利要求1所述的显示基板，其特征在于，每一所述像素单元组中，相邻的两个像素单元的金属线绝缘设置。
7.一种显示装置，其特征在于，所述显示装置包括如权利要求1～6任一权项所述的显示基板。
8.一种显示基板的制作方法，其特征在于，所述方法包括在衬底基板上形成数据线、扫描线、彩膜层、像素电极和公共电极线的步骤和形成薄膜晶体管的步骤，所述彩膜层、像素电极、公共电极线和薄膜晶体管均形成在有所述扫描线和数据线围成的多个像素单元内；
所述方法还包括形成与所述公共电极线绝缘的金属线的步骤，所述金属线在正投影方向上至少部分与所述公共电极线重叠。
9.如权利要求8所述的方法，其特征在于，每两个相邻的像素单元构成一像素单元组，且一个像素单元只对应一个像素单元组；其中每一行像素单元组的上方和下方分别设置有一条与该像素单元组提供栅极信号的栅线；
每一像素单元组中，一个像素单元由位于该像素单元组上方的栅线驱动，另一个像素单元由位于该像素组下方的栅线驱动。
10.如权利要求9所述的方法，其特征在于，所述形成薄膜晶体管的步骤包括：
在所述衬底基板上形成包括栅极的图形；
在所述包括栅极的图形的基板上形成栅绝缘层；
在包括所述栅绝缘层的基板上形成包括有源层的图形；
在所述包括有源层的图形的基板上形成包括源极和漏极的图形。
11.如权利要求10所述的方法，其特征在于，所述方法具体包括：
在所述衬底基板上形成包括栅极和公共电极线的图形；
在所述包括栅极和公共电极线的图形的基板上形成栅绝缘层；
在包括所述栅绝缘层的基板上形成包括有源层的图形；
在所述包括有源层的图形的基板上形成所述包括源极、漏极和金属线的图形；
在所述包括源极、漏极和金属线的图形的基板上形成包括彩膜层的图形；
在所述包括彩膜层的图形的基板上形成包括像素电极的图形。
12.如权利要求11所述的方法，其特征在于，在形成包括像素电极的图形之前，所述方法还包括：
在所述包括彩膜层的图形的基板上形成钝化层。
CN201510540512.1A 2015-08-28 2015-08-28 一种显示基板及其制作方法和显示装置 Expired - Fee Related CN105204251B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510540512.1A CN105204251B (zh) 2015-08-28 2015-08-28 一种显示基板及其制作方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510540512.1A CN105204251B (zh) 2015-08-28 2015-08-28 一种显示基板及其制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN105204251A true CN105204251A (zh) 2015-12-30
CN105204251B CN105204251B (zh) 2019-07-02

Family

ID=54952011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510540512.1A Expired - Fee Related CN105204251B (zh) 2015-08-28 2015-08-28 一种显示基板及其制作方法和显示装置

Country Status (1)

Country Link
CN (1) CN105204251B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108922467A (zh) * 2018-06-26 2018-11-30 惠科股份有限公司 像素电路及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102937767A (zh) * 2012-10-29 2013-02-20 北京京东方光电科技有限公司 阵列基板、显示装置和阵列基板的制作方法
CN102981333A (zh) * 2012-11-21 2013-03-20 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN103178082A (zh) * 2011-12-21 2013-06-26 乐金显示有限公司 显示设备及其制造方法
CN104714345A (zh) * 2015-04-08 2015-06-17 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、液晶显示面板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178082A (zh) * 2011-12-21 2013-06-26 乐金显示有限公司 显示设备及其制造方法
CN102937767A (zh) * 2012-10-29 2013-02-20 北京京东方光电科技有限公司 阵列基板、显示装置和阵列基板的制作方法
CN102981333A (zh) * 2012-11-21 2013-03-20 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN104714345A (zh) * 2015-04-08 2015-06-17 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、液晶显示面板及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108922467A (zh) * 2018-06-26 2018-11-30 惠科股份有限公司 像素电路及显示面板
CN108922467B (zh) * 2018-06-26 2019-12-31 惠科股份有限公司 像素电路及显示面板

Also Published As

Publication number Publication date
CN105204251B (zh) 2019-07-02

Similar Documents

Publication Publication Date Title
US8704962B2 (en) Touch sensing type liquid crystal display device comprising a touch sensing unit that includes X and Y direction sensing lines and a plurality of touch blocks
US9218080B2 (en) Touch sensing type liquid crystal display device including anti-static outer layer and method of fabricating the same
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
US9209308B2 (en) Thin film transistor, array substrate and method for manufacturing the same, display device
US10325933B2 (en) Array substrate and manufacturing method thereof, display device
TWI489635B (zh) 含有金氧半導體的薄膜電晶體基板及其製造方法
CN103681693A (zh) 一种阵列基板及其制作方法、显示装置
CN102466934A (zh) 高透光率面内切换模式液晶显示设备及其制造方法
CN103513480A (zh) 液晶显示装置及其制造方法
CN103474432A (zh) 一种阵列基板及其制备方法和显示装置
CN100592176C (zh) 面内切换模式液晶显示器件及其制造方法
CN103439840A (zh) 一种阵列基板、显示装置及阵列基板的制造方法
US8451410B2 (en) Array substrate for wide viewing angle liquid crystal display device and mehod of manufacturing the same
US9281325B2 (en) Array substrate, manufacturing method thereof and display device
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN104465672A (zh) 阵列基板和显示装置
US9524989B2 (en) Array substrate and method of manufacturing the same, and liquid crystal display screen
CN203480179U (zh) 一种阵列基板和显示装置
CN104020621A (zh) 一种阵列基板及其制备方法、显示装置
US6822716B2 (en) In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same
CN104617039A (zh) 阵列基板及其制作方法、显示装置
CN100464235C (zh) 液晶显示器件及其制造方法
CN102854681B (zh) 一种阵列基板、显示装置以及阵列基板的制造方法
KR20070080475A (ko) 박막 트랜지스터 기판 및 액정 표시 장치
CN105204251A (zh) 一种显示基板及其制作方法和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190702

Termination date: 20200828

CF01 Termination of patent right due to non-payment of annual fee