CN105162464A - 频率及相位转换电路、无线通信单元、集成电路及方法 - Google Patents

Abstract

一种频率及相位转换电路、无线通信单元、集成电路及方法，用以提供多个不同工作周期的时钟信号，该频率及相位转换电路包含有：本地振荡器模组，包含有多个频率转换模组，用来接收至少一输入时钟信号，其中该至少一输入时钟信号的多个相位可被选择以提供该多个不同工作周期的时钟信号；以及至少一频率转换模组，包含有多个混频器配置，用来接收至少一基频输入信号以及该至少一输入时钟信号被选取的多个相位，并输出该至少一基频输入信号的频率及相位转换表示；其中该多个混频器配置的至少一个被重复使用以实现该多个不同工作周期的时钟信号。本发明可在提供至少两个不同频率位移以及相位位移工作周期的架构的同时，减少所需的硬件部件的数量。

Description

频率及相位转换电路、无线通信单元、集成电路及方法

【技术领域】

本发明是相关于一种无线通信单元、一种频率转换电路以及一种频率和相位转换方法，尤指一种具有可编程(programmable)工作周期(dutycycle)的频率转换电路。

【背景技术】

在电通领域中，近年来趋于采用能够操作在多频带的无线通信单元，好让相同装置能够在不同区域使用，同时能在不同服务供应商和不同通信协定之间进行切换。「多频带装置」可以包含如双频、三频、四频和五频等装置。典型的例子为支持多个射频频带的无线/行动电话通信装置。所有可支持在超过一个频道上通信的无线/行动电话通信装置都使用多个频率。然而一个频带包含多个频道的频率群组，且频带广泛地分布在不同频率，以平行地传输和接收信号路径，使得多频带装置的成本、复杂度和功率的需求上升。

因此，在射频通信单元的领域中，发展出支持跨多个不同频率的通信架构。典型的单一架构能够藉由提供可变、可编程的频率产生信号工作周期来支持多个频率。例如大多行动发射器采用25％工作周期，而长期演进技术(LongTermEvolution，LTE)通信频带13和26则通常采用33％工作周期。

图1所示为现有的25％工作周期架构100、33％工作周期架构140以及结合25％工作周期和33％工作周期操作的模组160的示意图。

请参考25％工作周期架构100，其中一连串的相位位移信号被混频至数字正交基频信号，使得在合成射频信号从130被输出之前补偿变化相位位移。在此范例中，基频信号(BB-0)102可具有零相位位移，故将具有零相位位移104的本地振荡器参考信号(LO-0)和数字基频信号102合并或混频，以产生零相位位移输出。另一基频信号(BB-90)106具有90°的正交相位位移，故将具有270°相位位移的本地振荡器参考信号(LO-270)108和数字基频信号106合并或混频，以产生零相位位移的射频信号。相似作法可继续将数字基频信号BB-180和BB-270分别与LO-180和LO-90混频。

请参考33％工作周期架构140，其操作和上述25％工作周期架构100相似。不过由于工作周期提升至33％，在此仅使用三个数字基频信号(BB-0、BB-180以及BB-270)来分别对应三个本地振荡器参考信号(LO-0、LO-240以及LO-120)。

相关时序图110和150示出了本地振荡器参考信号的相位位移。

已知在某些情况下，25％工作周期架构100和33％工作周期架构140能够合并在一起形成另一模组160。模组160可藉由多工器164来在不同工作周期操作之间切换，进而提供较有弹性的工作周期产生模组160，以支持较广的频率范围及/或通信标准。在此范例中，4个数字基频信号(BB-0、BB-90、BB-180、BB-270)162中的任一可和7个本地振荡器参考信号164中的任一混频/合并。

然而，如图所示，为了达到上述更有弹性的工作周期产生模组160，必须大量地复制硬件电路。在范例中，为了完成合并的25％和33％工作周期操作，需要7个混频器和一多工器166。

在某些***中，若能在提供至少两个不同频率位移以及相位位移工作周期的架构的同时，减少所需的硬件部件的数量是有一定意义的。

【发明内容】

因此，本发明实施例的目的之一在于改善或是消除上述缺点而提出一种频率及相位转换电路、无线通信单元、集成电路及方法。

依据本发明的第一方面，提出一种频率及相位转换电路，用以提供多个不同工作周期时钟信号，该频率及相位转换电路包含有一本地振荡器模组以及至少一频率转换模组。该本地振荡器模组包含有多个频率转换模组，用来接收至少一输入时钟信号，其中可选择该至少一输入时钟信号的多个相位以提供多个不同工作周期时钟信号。该至少一频率转换模组包含有多个混频器配置，用来接收至少一基频输入信号以及该至少一输入时钟信号的被选取的多个相位，并输出该至少一基频输入信号的一频率以及相位转换表示；其中该多个混频器配置的至少一个被重复使用以实现该多个不同工作周期的时钟信号。

依据本发明的第二方面，提出一种集成电路，用来提供多个不同的工作周期，该集成电路包含有一频率及相位转换电路切片，包含有多个混频器配置，用来接收至少一基频输入信号以及该至少一输入时钟信号的被选取的多个相位，并输出该至少一基频输入信号的一频率以及相位转换表示，其中该多个混频器配置的至少一个被重复使用在所提供的该多个不同的工作周期中。

依据本发明的第三方面，提出一种无线通信单元，用来提供多个不同的工作周期时钟信号，该无线通信单元包含有一频率及相位转换电路，其中该频率及相位转换电路包含有一本地振荡模组以及至少一频率转换模组。该本地振荡模组包含有多个频率转换模组，用来接收至少一输入时钟信号，其中可选择该至少一输入时钟信号的多个相位以提供多个不同工作周期时钟信号。该至少一频率转换模组包含有多个混频器配置，用来接收至少一基频输入信号以及该至少一输入时钟信号的被选取的多个相位，并输出该至少一基频输入信号的一频率以及相位转换表示，其中该多个混频器配置的至少一个被重复使用以实现该多个不同工作周期的时钟信号。

依据本发明的第四方面，提出一种频率以及相位转换方法，用以提供多个不同工作周期时钟信号，该方法包含有：使用一本地振荡器产生电路来接收至少一输入时钟信号，其中可选择该至少一输入时钟信号的多个相位以提供多个不同工作周期时钟信号；在一频率转换模组中致能多个混频器配置；使用多个混频器配置来接收至少一基频输入信号以及该至少一输入时钟信号的被选取的多个相位；以及输出该至少一基频输入信号的一频率以及相位转换表示；其中该多个混频器配置的至少一个被重复使用以实现该多个不同工作周期的时钟信号。

本发明实施例的频率及相位转换电路、无线通信单元、集成电路及方法，可在提供至少两个不同频率位移以及相位位移工作周期的架构的同时，减少所需的硬件部件的数量。

【附图说明】

图1所示为现有的25％工作周期架构、33％工作周期架构以及结合25％工作周期和33％工作周期操作的模组的示意图；

图2所示为依据本发明一实施例的无线通信单元的模块示意图；

图3所示为依据本发明一实施例的具有可编程工作周期的频率及相位转换电路的示意图；

图4所示为依据本发明一实施例的产生25％工作周期模式400和33％工作周期模式的波形示意图；

图5所示为依据本发明一实施例的具有可编程工作周期的通用的频率及相位转换电路的示意图；

图6所示为依据本发明一实施例的本地振荡器模组的示意图；

图7所示为依据本发明另一实施例的具有可编程工作周期的频率及相位转换电路的电路图；

图8所示为依据本发明一实施例的多工器电路/配置的电路图；

图9所示为依据本发明另一实施例的本地振荡器模块的示意图；

图10所示为依据本发明再一实施例具有可编程工作周期的频率及相位转换电的进一步的模块图；

图11所示为对应33％工作周期波形的12个相位位移信号的示意图；

图12所示为依据本发明实施例的LOREFx波形的示意图；

图13所示为图8的传送驱动器/同步器模块820、840、860、880的其中一个的更进一步的模块示意图；

图14所示为依据本发明一实施例的使用具有可编程工作周期的频率及相位转换电路的接收器架构的示意图；

图15所示为依据本发明一实施例的使用具有可编程工作周期的频率及相位转换电路的传送器架构的实施例的示意图；

图16所示为依据本发明一实施例的接收驱动/同步模块的示意图。

【具体实施方式】

在说明书当中使用了某些词汇来指称特定的元件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此包含任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或者透过其他装置或连接手段间接地电气连接至该第二装置。

本发明实施例通过一无线通信单元或一切片射频模组的一频率及相位转换电路来说明。然而本领域技术人员应能了解本发明在此所提出的概念可实现在任何对于频率和相位转换有需求的不同类型的通信单元中。本发明的通信单元范例可应用于若干应用中，其具有可适应性，能够节省硬件成本和电流。本发明的部分范例使用双平衡混频器(doublebalancedmixers)，然而此观念也可适用于其他混频器配置/电路，例如单端混频器。

图2所示为依据本发明一实施例的无线通信单元200(也可指行动通信领域中的一移动用户单元(mobilesubscriberunit，MS)，或是第三代通信***中的一使用者装置(userequipment，UE))的模块示意图。无线通信单元200包含有一天线202耦接至隔离无线通信单元200中的接收和发射链的一双工滤波器(duplexfilter)或是一天线切换器204。

接收器链包含有接收器前端电路206(用以实质接收、滤波以及中频或基频频率转换)。接收器前端电路206串联耦合至一信号处理器208。信号处理器208的一输出会被传送至一合适的用户界面220，例如一屏幕或是平板显示器。该接收器链耦接至，或包含有，一控制器214，可维持整体用户单元的控制。控制器214还耦接至接收器前端电路206以及信号处理器208(一般是通过一数字信号处理器来实现)。控制器214又耦接至，或包含有，一存储器元件216，其选择性地储存操作模式，例如一解码/编码功能，操作频率，同步模式，码序列等。

另外，一频率以及相位转换单元218耦接至控制器214，来控制无线通信单元200中操作(随时间变化的信号的传送或接收)的信号频率和时钟时序。在本实施例中，频率以及相位转换单元218包含有至少一本地振荡器模组228，用来产生以及调整一个以上用在传送链及/或接收链的本地振荡器信号，以及一时钟/计时模组230，用来产生以及调整一个以上的时钟信号用于该无线通信单元中。例如调整耦接至用于传送链及/或接收链的本地振荡器信号的一时钟信号的一相位。

关于该传送链，主要包含有用户界面220中的一输入装置，例如一键盘，通过传送器/调变电路222以及一功率放大器224串联耦接至天线202。传送器/调变电路222以及功率放大器224的操作响应控制器214的控制。

该传送链中的信号处理器208可以是不同于该接收链的处理器。或是，一单一信号处理器208可同时用于传送和接收信号，如图2所示。无庸置疑的是无线通信单元200中的各种元件可以分别用离散元件实现或整合在一起，根据应用或设计选择来呈现最终的架构。

在某些实施例中，如以下的讨论，采用频率以及相位转换单元218来提供有弹性且更有效率的工作周期产生模组，其只需要较少的硬件元件，便能支持多个工作周期。频率以及相位转换单元218包含有一本地振荡器模组，包含有多个频率转换模组，用来接收一输入时钟信号以及一本地振荡器频率，其中该输入时钟信号可被调整以提供多个不同工作周期时钟信号。串联的一锁存器(latch)配置，其中锁存器在某些实施例中可以是位移寄存器(shiftregister)；其中这些串联的锁存器中的至少一个用来提供多个工作周期，使得串联的锁存器数目少于该频率及相位转换电路所提供的工作周期时钟信号的多个相位的总数。这样一来，藉由配置跨多个工作周期的重复使用的一个以上的锁存器，可在提供多个工作周期的同时降低硬件元件的数目。

虽然本发明实施例描述为支持25％工作周期架构以及33％工作周期架构，但是本发明概念能够应用于任何其它工作周期类型。

图3所示为依据本发明一实施例的具有可编程工作周期的频率及相位转换电路300的示意图。频率及相位转换电路300包含有一本地振荡器模组320以及串联的锁存器330、332、334以及336。在此范例中，串联的锁存器330、332、334以及336为D型触发器(D-typeflipflop)。然而本发明并不限于此。

在本实施例中，本地振荡器模组320包含有一第一频率转换模组322、一第二频率转换模组324，各自具有本地振荡器输入端以从频率产生电路接收一本地振荡器混频信号。本地振荡器模组320还包含有一选择元件326，例如一多工器，用来从每一频率转换模组(包含第一频率转换模组322和第二频率转换模组324)接收频率转换信号并从中选择。在本实施例中，第一频率转换模组322为一除4电路，第二频率转换模组324为一除3电路。第一频率转换模组322和第二频率转换模组324均耦接至一时钟输入302，其可提供一方波输入至第一频率转换模组322和第二频率转换模组324。另外，时钟输入302耦接至每一锁存器330、332、334以及336，其中锁存器330、332、334以及336可利用时钟输入302来进行同步。

频率及相位转换电路300的操作将依据图4来进行说明。图4所示为依据本发明一实施例的产生25％工作周期模式400和33％工作周期模式450的波形示意图。

在本实施例中，频率及相位转换电路300可在25％工作周期模式和33％工作周期模式之间切换，但在此仅为说明用途。在其它的范例中，频率及相位转换电路300可在其它更多不同的工作周期模式之间切换。

首先参考25％工作周期模式，其中用来产生25％工作周期的一周期性方波输入时钟信号402会输入至时钟输入302。经由一切换信号控制切换输入304，多工器326会将第一频率转换模组322耦接至输出328，同时阻隔第二频率转换模组324。在其他实施例中，可利用图2所示的控制器214来设定切换输入304，一同形成一可编程的工作周期电路。

第一频率转换模组322会输出一合成频率转换信号404，该合成频率转换信号404为该时钟信号的频率除4的信号。合成频率转换信号404可以被视为一参考信号以供25％工作周期模式的后续延迟输出。合成频率转换信号404从多工器326输出。

多工器326的输出328会被输入至一相位转换电路340。相位转换电路340包含有一串联的锁存器配置，这些锁存器中的至少一个会被用来提供多个工作周期。

总结来说，在关于25％工作周期的实施例中，共有4个输出以及4组信号，其中每一个可具有相同的工作周期但相位不同。举例来说，每一锁存器330、332、334以及336可针对相似的工作周期提供不同的相位，其中可由工作周期来定义出锁存器的数目，例如1锁存器/工作周期。

在关于33％工作周期的实施例中，仅会产生三个相位，因此可不使用锁存器336。为了同时支持25％工作周期以及33％工作周期，由于电路及元件可重复使用，故仅需要4个锁存器330、332、334以及336，而非现有技术中的7个锁存器/电路。

值得一提的是图3中所产生的工作周期并没有考虑正交抑制(quadrature(IQ)rejection)。以25％工作周期模式的操作为例来说，所产生的相位为正交，因此并不需要额外的电路来得到正交影像抑制。然而，在某些实施例中，例如以33％工作周期模式的操作来说，其具有三个输出，因此需要针对正交抑制提供额外的电路。针对正交抑制的额外电路可实现在图3所示的实施例中(图中未示出)，或是实现在下级电路中(例如图10所示的实施例中)。以后者来说(图10所示的实施例)，无论25％或是33％的工作周期模式，皆有4个输出而非三个，其输出定义为LOREFxx。

在本实施例中，多工器326的输出328会被输入至第一锁存器330。第一锁存器330使用此输入信号404连同锁存器输入时钟信号402来输出一合成信号406，其大体上和输入/参考信号404同相位(in-phase)。合成输出信号406接着会被馈至第二锁存器332的一输入，也可被***中其它元件(未显示)所使用。第二锁存器332使用输出信号406连同锁存器输入时钟信号402来输出一相位位移输出信号408，且为产生25％的工作周期，其相位大体上和输入/参考信号404的相位之间具有90°的相对相位位移。

合成输出信号408接着会被馈至第三锁存器334的一输入，也可被***中其它元件(未显示)所使用。第三锁存器334使用输出信号408连同锁存器输入时钟信号402来输出一相位位移输出信号410，且为产生25％的工作周期，其相位又另外位移了90°，也就是大体上和输入/参考信号404的相位之间具有180°的相对相位位移。

合成输出信号410接着会被馈至第四锁存器336的一输入，也可被***中其它元件(未显示)所使用。第四锁存器336使用输出信号410连同锁存器输入时钟信号402来输出一相位位移输出信号412，且为产生25％的工作周期，其相位又另外位移了90°，也就是大体上和输入/参考信号404的相位之间具有270°的相对相位位移。

因此，在本实施例中，藉由使用一25％工作周期时钟信号以及锁存器330、332、334以及336，可实现一25％频率转换以及相位位移工作周期模式。

参考另一实施例，其额外支持33％工作周期模式，其中用来产生33％工作周期的一周期性方波输入时钟信号452会输入至时钟输入302。经由一切换信号控制切换输入304，多工器326会将第二频率转换模组324耦接至输出328，同时阻隔第一频率转换模组322。多工器326的输出328会再次被输入至相位转换电路340。

第二频率转换模组324会输出一合成频率转换信号454，其为该时钟信号的频率除3的信号。合成频率转换信号454可以被视为一参考信号以供33％工作周期模式的后续延迟输出。合成频率转换信号454被多工器326输出，并被输入第一锁存器330的输入端。第一锁存器330使用此输入信号454连同锁存器输入时钟信号452来输出一合成信号456，其大体上和输入/参考信号454同相位。合成输出信号456接着会被馈至第二锁存器332的输入，也可被***中其它元件(未显示)所使用。第二锁存器332使用输出信号456连同锁存器输入时钟信号452来输出一相位位移输出信号458，且为产生33％的工作周期，其相位大体上和输入/参考信号452的相位之间具有120°的相对相位位移。

合成输出信号458接着会被馈至第三锁存器334的一输入，也可被***中其它元件(未显示)所使用。第三锁存器334使用输出信号458连同锁存器输入时钟信号452来输出一相位位移输出信号460，且为产生33％的工作周期，其相位又另外位移了120°，也就是大体上和输入/参考信号452的相位之间具有240°的相对相位位移。

在此范例中，仅使用三个锁存器330、332以及334来实现一33％频率转换以及相位位移工作周期模式，而第四锁存器335在此并不使用。

图5所示为依据本发明一实施例的具有可编程工作周期的通用的频率及相位转换电路500的示意图。频率及相位转换电路500为图3的特定频率及相位转换电路300的一通用表示。频率及相位转换电路500包含有一本地振荡器模组550以及串联的锁存器。在此范例中，串联的锁存器为D型触发器。然而本发明并不限于此，例如还可以使用位移寄存器。

在本实施例中，为达到目标的相位位移波形，所需的锁存器数目与目标工作周期的倒数相关，即1/N，其中N为一整数。在某些实施例中，可对该频率转换架构进行编程以实现1/n工作周期，其中n为1～N之间的一整数，则1/N为***的最小工作周期。在1/n工作周期中，n个混频器元件522～530以及n个本地振荡器相位512～520会被致能。基频输入502～510会被馈入n个混频器元件522～530。当最小工作周期设为1/N，该架构最多需要N个混频器元件来进行混频，其由最多N个本地振荡器相位来驱动，其中n个本地振荡器相位利用位移寄存器来产生，且n为1～N的整数。此外，在某些实施例中，可利用图2所示的控制器214来设定切换输入以及对元件进行致能，以构成一可编程工作周期电路。以下本发明实施例中，n个混频器元件使用双平衡混频器来实现。

如图所示，BBn-1为任意基频输入，其中N为***所需的最小工作周期的倒数，因而1/N为***的最小工作周期。

举例来说，在25％工作周期的情况下，即1/4，N等于4。因此，共需要4个锁存器来产生所需的频率以及相位位移。另外，在33％工作周期的情况下，即1/3，N等于3。因此，共需要三个锁存器来产生所需的频率以及相位位移。故如上所述，在33％工作周期的情况下不需要使用到第四锁存器336。

本实施例的优点在于仅需要4个元件/锁存器即可产生25％工作周期和33％工作周期所需的相位和频率位移工作周期，而现有的设计则需要使用7个元件来产生上述结果。

因此，本发明可以使用较少的硬件来实现一多重工作周期元件，例如图3所示的具有可编程工作周期的频率及相位转换电路300。

应注意的是本发明并不限定于图3中所示的25％工作周期模式和33％工作周期模式。在其它的实施例中，锁存器和切换器的配置，以及所支持的工作周期可以有不同的实现方式。举例来说，在其它实施例中，也可增加更多的频率转换模组，例如可支持跨越三个频带的可选工作周期范围。

此外，本发明一不限定于使用除4和除3的电路来分别实现25％和33％工作周期。可得而知的是，在某些实施例中还可使用除2N的电路，其中N未非零的正整数。

应注意的是，具有可编程工作周期的频率及相位转换电路300中的锁存器数量部分依据所使用的工作周期。例如在上述的实施例中，实现具有可编程工作周期的频率及相位转换电路300时，若设计在支持25％和33％工作周期，则25％工作周期需要最小工作周期(N)＝4，且需要4个锁存器；而33％工作周期需要最小工作周期(N)＝3，且需要三个锁存器。

而在其它实施例中，还可实现例如10％和20％工作周期，其中10％工作周期需要最小工作周期(N)＝10，且需要十个锁存器；20％工作周期需要最小工作周期(N)＝5，且需要5个锁存器。因此，本发明的作法仅需要十个锁存器即可产生10％工作周期和20％工作周期所需的相位和频率位移工作周期，而现有的设计，如图1，则需要使用15个元件来产生上述结果。

在某些实施例中，也可使用位移寄存器来实现锁存器。

图6所示为依据本发明一实施例的本地振荡器模组600的示意图，可取代图3中的本地振荡器模组320。在本实施例中，本地振荡器模组600包含有一时钟信号602、一除2电路604、一除3电路606(等同于图3中的第二频率转换模组324)、一逻辑与门608以及一可切换多工器610。在本实施例中，本地振荡器模组600的操作和图3中的本地振荡器模组320相似。然而在此的除2电路604连同逻辑与门608(等于图3中的第一频率转换模组322)能够在本地振荡器输出LO提供一25％工作周期，其中逻辑与门608和除2电路604会合作产生一除4操作。因此，根据多工器610的选择，结合逻辑与门608和除2电路604能够提供一除4电路输出信号。同样地，如图3所示，根据多工器610的选择，除3电路606能够在本地振荡器输出LO提供一33％工作周期。

图7所示为依据本发明另一实施例的具有可编程工作周期的频率及相位转换电路700的电路图。在本实施例中，电路750可实作于每一切片(如后续图14和图15所示)，另外，一本地振荡器730所产生的相同频率和相位转换信号组也会被传送至其它切片(未显示)。

在本实施例中，电路750包含有4个驱动器/同步器模组720、740、760以及780，如前所述，其中模组的数目可以视所需的工作周期而定。在4个驱动器/同步器模组720、740、760以及780中使用若干触发器来达成同步。在此驱动器/同步器模组720、740、760以及780中的每一个都会接收基频输入751。

另外，每一驱动器/同步器模组720、740、760以及780可由不同的本地振荡器信号LOref702、704、706、708来驱动。本地振荡器信号LOref702、704、706、708由本地振荡器模块730的输出来决定。此外，在某些实施例中，一个或是多个切换输入(未显示)可致能元件及/或信号路径，并形成一可编程工作周期电路，切换输入可由图2的控制器214设定。例如第一驱动器/同步器模组720可接收差分形式的一第一本地振荡器参考信号721；第二驱动器/同步器模组740可接收差分形式的一第二本地振荡器参考信号741；第三驱动器/同步器模组760可接收差分形式的一第三本地振荡器参考信号761；第四驱动器/同步器模组780可接收差分形式的一第四本地振荡器参考信号781。

在本实施例中，驱动器/同步器模组720可经由多工器742接收第一本地振荡器参考信号721，该第一本地振荡器参考信号721可以为频率及相位转换电路的一相位位移输出(例如如图3中所示的可编程工作周期的输出)。另外相似地，驱动器/同步器模组740可经由多工器744接收第二本地振荡器参考信号741，该第二本地振荡器参考信号741可以为频率及相位转换电路的一相位位移输出。驱动器/同步器模组760可经由多工器746接收第三本地振荡器参考信号761，该第三本地振荡器参考信号761可以是频率及相位转换电路的一相位位移输出。驱动器/同步器模组780可经由多工器748接收第三本地振荡器参考信号781，该第三本地振荡器参考信号781可以是频率及相位转换电路的一相位位移输出。

在图7中，驱动器/同步器模组720、740、760以及780的多工器742、744、746、748各自从本地振荡器模块730经由一组多工器电路/配置800另接收4个输入，如表1所示。

因此，可以独立地调整每一本地振荡器参考信号的相位并多工输出。

因此在图7中，每一驱动器/同步器模组720、740、760以及780包含有一组混频器，以接收一基频输入信号751以及一本地振荡器输入，该本地振荡器输入702、704、706、708为LO1-4和LOrefs702，704，706，708的函数。在本实施例中，n个混频器元件以双平衡混频器来实现，即4个双平衡混频器(包含有8个混频器元件)，供每一驱动器/同步器模组720、740、760以及780使用。因此，为了提供一33％工作周期模式，混频器级最少需要三个本地振荡器相位：0°、120°和240°。为了改善图7的电路的射频效能，所使用的混频器级的数目会先倍增以支持差分信号，并且在更进一步地倍增以支持正交信号。故，共需要使用12个混频器。为了提供一25％工作周期模式，混频器级最少需要4个本地振荡器相位：0°、90°、180°和270°。由于该25％工作周期模式本质即为正交以及差分，故不需将每一驱动器/同步器模组720、740、760以及780的混频器元件增加四倍。然而，在此范例以及25％工作周期模式同时相容33％工作周期模式的硬件共享架构中，每一驱动器/同步器模组720、740、760以及780中可采用4个双平衡混频器(即8个混频器元件)。因此，在图7的实施例中，共有16个双平衡混频器(包含有32个混频器元件)。

在某些实施例中，基频输入信号751可以被视为四个输入，例如I+、I-、Q+、Q-。

在本实施例中，需要使用到四个驱动器/同步器模组720、740、760以及780来提供33％工作周期，而仅需要使用到两个驱动器/同步器模组来提供25％工作周期。为了提升相容性，在25％工作周期模式下，部分的驱动器/同步器模组可以彼此两两配对。

首先参考33％工作周期操作，第一驱动器/同步器模组720可以从本地振荡器模块730的多工器742接收0°、120°和240°的相位位移信号。另外，第二驱动器/同步器模组740可以从本地振荡器模块730的多工器744接收90°、210°和330°的相位位移信号。另外，第三驱动器/同步器模组760可以从本地振荡器模块730的多工器746接收180°、300°和60°的相位位移信号。另外，第四驱动器/同步器模组780可以从本地振荡器模块730的多工器748接收270°、30°和150°的相位位移信号。这样一来，便可让四个驱动器/同步器模组720、740、760、780支持所有12个间隔30°的相位位移信号的选择个相位。图11所示为对应33％工作周期波形的12个相位位移信号1100的示意图，进一步而言，在33％工作周期模式下，特别是在此提供两个驱动器/同步模组支持差分信号操作，以及针对正交抑制支持正交信号的情况下，16个触发器中仅有12个被致能。因此，参考下列表1，可以使用4个本地振荡器参考信号(LOREFxx)来产生具有4组不同的33％工作周期时钟信号(各自差30°)的12个LOx信号。在图7中，是利用16个双平衡混频器中的12个来产生12个LOx信号。在某些实施例中，为了支持正交抑制，每一驱动器/同步模组中可以采用2个混频器级(例如一同相路径混频器以及一正交路径混频器)。

参考25％工作周期操作，驱动器/同步器模组720、740可以从本地振荡器模块730的多工器742和744接收0°和180°相位位移信号，而驱动器/同步器模组760、780可以从本地振荡器模块730的多工器746和748接收90°和270°相位位移信号。

如上所述，由于25％工作周期操作仅需要2次相位位移，因此驱动器/同步器模组720、740、760、780可以彼此两两配对。

在本实施例中，由于同步和正交信号彼此呈90°，会产生重合的相位，故33％工作周期操作相较于25％工作周期操作需要更多的相位。另外，在25％工作周期操作中，所有的16个触发器都会被致能。

下列的表1是针对33％工作周期来使用Lox和LOREFxx以产生0°～330°的相位的范例。

Set	LOREF	DFF0	DFF1	DFF2
					1	LOREFIP(LO0)	LO0	LO120	LO240
2	LOREFQP(LO90)	LO90	LO210	LO330
					3	LOREFIN(LO180)	LO180	LO300	LO60
4	LOREFIN(LO270)	LO270	LO30	LO150

表1

图8所示为依据本发明一实施例的多工器电路/配置800的电路图。在本实施例中，若干个多工器802、804、806、808可用来接收(当支持25％工作周期和33％工作周期时)总共6条长距离且对噪声敏感的时钟传输线，即针对25％工作周期的IA810以及IB816，以及针对33％工作周期的IA33812、QA33814、IB33818以及QB33820。多工器802、804、806、808总共会输出四个输出822、824、826、828，来让本地振荡器传输线从6条减少到4条，即提供25％工作周期和33％工作周期所需的本地振荡器传输线最大值。在某些实施例中，四个输出822、824、826、828可以代表本地振荡器信号LO1、LO2、LO3、LO4，这些本地振荡器信号可以由多工器802、804、806、808输出至图10所示的多工器的输入端。如图所示的实施例中，本地振荡器输出822、824、826、828可以被合并。

图9所示为依据本发明另一实施例的本地振荡器模块的示意图。在本实施例中，移除了用来产生时钟LO1～LO4的个别多工器。本地振荡器模块可包含有逻辑电路950，例如形成图3所示的具有可编程工作周期的频率及相位转换电路300的一部分。逻辑电路950包含有一除2电路以及一除3电路，其后有一组串联的D型触发器。如此一来，逻辑电路950可提供25％工作周期本地振荡器参考信号902、904、906、908至多工器920，以支持一33％工作周期。

在本实施例中，逻辑电路970包含有第一除2电路980以接收主时钟输入981以及982，以及第二除2电路983以从该第一除2电路接收修改后输出信号984、985。一组逻辑与门986、987、988、989可从第二除2电路983接收本地振荡器输出信号990、991、992、993，并且将本地振荡器输出信号990、991、992、993与另一接收信号结合。这样一来，逻辑电路970便可提供25％工作周期本地振荡器参考信号930、932、934、936至多工器920。

因此，在本实施例中，可以藉由多工器920来合并两个别逻辑电路，独立地产生33％工作周期本地振荡器参考信号902、904、906、908或是25％工作周期本地振荡器参考信号930、932、934、936。在此多工器920可依据一切换控制信号921来选择所接收的33％工作周期本地振荡器信号或是25％工作周期本地振荡器信号。所选择的信号会被多工器920输出为LOREF信号972、974、976、978。图12示出了多个波形1200。

在某些实施例中，第二除2电路983可输出四个不同的时钟信号LOIP25990、LOQP25991、LOIN25992以及LOQP25989。在此范例中，仅需要两种时钟波形(CLKP981以及CLKN982)来产生(25％工作周期以及33％工作周期)各个波形。

在其它实施例中，频率转换电路950的输出可和本地振荡器模块所需提供的最小工作周期成反比，例如12.5％工作周期需要8个锁存器以及最少8个输出。

首先参考25％工作周期时该本地振荡器模块的操作，切换信号921可藉由采用一逻辑值为「0」的控制信号来选择一特定工作周期，以输出902、904、906、908。在此实施例中，可以控制多工器920来输出本地振荡器参考信号LOREFIP972、LOREFQP974、LOREFIN976、LOREFQN978以产生一25％工作周期。

参考33％工作周期时该本地振荡器模块的操作，切换信号921可藉由采用一逻辑值为「1」的控制信号来选择一特定工作周期，以输出902、904、906、908。这样一来，可以控制多工器920来输出本地振荡器参考信号LOREFIP972、LOREFQP974、LOREFIN976、LOREFQN978以产生一33％工作周期。

虽然本发明实施例为25％工作周期架构以及33％工作周期架构，其概念实足以应用于任何其它工作周期类型。举例来说，若欲实现10％工作周期波形，频率转换电路950可以具有10个输出，且选择电路可包含有10个选择器电路。另外，如前所述，具有可编程工作周期的频率及相位转换电路950也可修改为符合一10％工作周期，例如利用一除10电路以及至多10个串联的锁存器。

为了简明起见，本地振荡器模块中某些元件之间的连接关系在并未在本图中示出。

图10所示为依据本发明再一实施例具有可编程工作周期的频率及相位转换电的进一步的模块图1000。模块图1000和图8的模块图800的许多方面相似。利用图8中的多工器802、804、806、808，本地振荡器传输线的数目从6条减少为4条，而时钟信号由单端信号1010来驱动。因此，每一驱动器/同步模组1020、1040、1060以及1080都不是使用个别的多工器(例如图8中的多工器802、804、806、808)，且D型触发器的时钟使用相同的单端时钟信号来驱动。电路1000可以被实现在每一切片，且本地振荡器模块所产生的相同频率以及相位转换信号也被传送至其它切片(未显示)。

图13所示为图8的传送驱动器/同步器模块820、840、860、880的其中一个的更进一步的模块示意图。其中包含有一组串联的锁存器1302、1304、1306以及1308，形成一位移寄存器电路。以及又包含一组混频器电路1310、1312、1314、1316耦接至基频输入BBIP1322、BBQP1324、BBIN1326以及BBQN1328。在本实施例中，采用差分信号，其以「P」、「N」作为字尾的以表示差分信号的正负。

为了供应25％和33％工作周期，在本实施例中使用四个锁存器1302、1304、1306以及1308。另外，如前所述，依据LOREF1312以及LOREF1314从本地振荡器模块630所接收到的输入信号而定，锁存器1302、1304、1306以及1308会产生相位位移输出至混频器模块1310、1312、1314以及1316。

在本实施例中，锁存器1302、1304、1306以及1308会产生具有25％或33％工作周期的相位位移信号至相对应的混频器模块1310、1312、1314以及1316，其中该混频器模块会将该相位位移信号乘上对应的基频信号1322、1324、1326以及1328，以产生输出射频信号RFP1330以及RFN1340。

图14所示为依据本发明一实施例的使用具有可编程工作周期的频率及相位转换电路的接收器架构1400的示意图。在此范例中，接收器架构1400会接收信号RFP1410以及RFN1420。接收器架构1400包含有一本地振荡器模块1430以及多个切片接收器模块1450，其中每一切片包含有本地振荡器驱动器/同步器，可用来驱动多个切片的混频器(未显示)。

图15所示为依据本发明一实施例的使用具有可编程工作周期的频率及相位转换电路的传送器架构1500的实施例的示意图。传送器架构1500会使用多个传送器切片1550中的一个或是多个。在此范例中，每一传送器切片1550包含有多个本地振荡器输入信号，用来从一独立的本地振荡器模块1530接收本地振荡器信号1540。在某些实施例中，切换输入304可致能电路及/或信号路径，并可藉由图2中的控制器214的设定，以形成一可编程工作周期电路。

在本实施例中，每一传送器切片1550包含有一或多个以上的切片本地振荡器驱动器/同步器，以驱动传送器切片1550上的若干切片混频器(未显示)。在此每一个别传送器切片1550包含有两个射频输出1330、1340用来输出欲合并的射频信号。N相位工作周期波形会在本地一切片中产生，且降低相对的相位误差。对25％工作周期来说，需要本地振荡器相位0°、90°、180°和270°(即共四个相位)。对33％工作周期来说，需要本地振荡器相位0°至330°且间隔30°的相位(即共12个相位)。

在此架构下，噪声临界路径为有关于切片中除4的本地振荡器参考信号的四条时钟波形(LO11531、LO31533、LO21532、LO41534)的全局布线(因为走线较长)。在33％工作周期的情况下，针对每一子切片，除4的本地振荡器参考信号406至412不相同。因此，总共需要12个相位(0°至330°，间隔为30°)。因此，当致能一全局布线机制以提供33％工作周期时，共需要12个全局布线而非所述的架构中的最多四个布线，可降低不匹配和功耗。在其它33％工作周期的范例中，噪声临界路径的数目可以从12条降低至4条。

图16所示为依据本发明一实施例的接收驱动/同步模块1600的模块示意图。其可被包含在图14的接收器架构1400中。接收驱动/同步模块1600包含有串联的锁存器1602、1604、1606以及1608以构成一位移寄存器电路。接收驱动/同步模块1600又包含多个混频器模块1610、1612、1614、1616耦接至接收信号RFP1330以及RFN1340。

在本实施例中，锁存器1602、1604、1606以及1608会产生25％或是33％工作周期的相位位移信号来对应混频器模块1610、1612、1614、1616，其中该些混频器模块会将该些相位位移信号与接收到的输出信号RFP1081、RFN1082相乘以输出基频信号BBIP1618、BBQP1620、BBIN1622、BBQN1624。

上述关于本发明的观念可以通过半导体实现在任何集成电路中，包含射频及/或同步时钟应用。例如可以将本发明实现在单独的半导体设计中，或是实现在专用集成电路及/或任何其它子***中。

本发明可利用任何适当的形式来实现，包含硬件、软件、固件或是以上的任意组合。至少部分本发明可选择性地被实现为运行在一个或多个数据处理器及/或数字信号处理器或可配置的模块元件(例如FPGA)上的电脑软件。因此，本发明的实施例的元件和组件在物理上、功能上和逻辑上以任何合适的方式来实现。实际上，本发明的功能可以实现在单一单元、多个单元或作为其他功能单元的一部分。

虽然本发明已经结合一些实施例进行了说明，但本发明并不限定于此说明书中的特定形式阐述。相反地，本发明的范围仅受到权利要求限定。此外，虽然发明特征可能系结合特定实施例来描述，但本领域的技术人员应当理解所描述的实施例的各种特征可以根据本发明进行组合。在权利要求中，术语“包含”不排除其他元件或步骤的存在。

此外，尽管多个手段、元件或方法系被单独列出，但应可利用例如单一单元、处理器或是控制器来实现。另外，尽管各个特征可以被包含在不同的权利要求中，但应可被有利地组合，且包含在不同权利要求中并不意味着特征的组合是不可行的及/或有利的。另外，在一类权利要求中所包含的特征不意味着限于该类别，而是表示该特征同样适用于其它权利要求类别。

此外，特征在权利要求中的顺序并不意味着必须执行的任何特定顺序，且方法权利要求中各个步骤的顺序并不意味着这些步骤必须按照该顺序来执行。相反地，可以以任何合适的顺序来执行这些步骤。此外，单数引用不排除多个。因此，「一」、「第一」、「第二」等用语并不排除多个。

虽然本发明已以具体实施例揭露如上，然其仅为了易于说明本发明的技术内容，而并非将本发明狭义地限定于该实施例，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许更动与润饰，因此本发明的保护范围当视本申请的权利要求所界定者为准。

Claims (20)

1.一种频率及相位转换电路，用以提供多个不同工作周期的时钟信号，其特征在于，该频率及相位转换电路包含有：

一本地振荡器模组，包含有多个频率转换模组，用来接收至少一输入时钟信号，其中该至少一输入时钟信号的多个相位可被选择以提供该多个不同工作周期的时钟信号；以及

至少一频率转换模组，包含有多个混频器配置，用来接收至少一基频输入信号以及该至少一输入时钟信号被选取的多个相位，并输出该至少一基频输入信号的频率及相位转换表示；

其中该多个混频器配置的至少一个被重复使用以实现该多个不同工作周期的时钟信号。

2.如权利要求1所述的频率及相位转换电路，其特征在于，每一该频率转换模组中致能的混频器配置的数目少于该频率及相位转换电路所提供的多个不同工作周期的时钟信号的相位的总数。

3.如权利要求2所述的频率及相位转换电路，其特征在于，为了输出一所需数目的相位移动波形，在该至少一频率转换模组中被致能的该混频器配置的数目与该多个不同工作周期中当前所选取的工作周期的值成反比。

4.如权利要求2所述的频率及相位转换电路，其特征在于，跨越多个频率转换模组所致能的该混频器配置的数目等于所致能的本地振荡器相位的数目。

5.如权利要求1所述的频率及相位转换电路，其特征在于，为了输出一所需数目的相位移动波形，被致能的该混频器配置的最小数目和该频率及相位转换电路所提供的最小工作周期的值成反比。

6.如权利要求1所述的频率及相位转换电路，其特征在于，该本地振荡器模组包含有多个除法器，用来接收多个输入时钟信号并进行除法运算，以提供多个可选工作周期。

7.如权利要求6所述的频率及相位转换电路，其特征在于，该本地振荡器模组包含有至少一多工器，用来接收该多个除法器中所提供的多个输出信号，并依据所选工作周期来输出一组所选的时钟信号。

8.如权利要求7所述的频率及相位转换电路，其特征在于，该本地振荡器模组包含有一输入，用来接收一可切换控制信号，以从所提供的多个可选工作周期中选择一工作周期。

9.如权利要求1所述的频率及相位转换电路，其特征在于，该本地振荡器模组还包含有非同步逻辑电路，连同至少一除2N电路，以产生具有偶数工作周期的时钟信号，其中N为非零的正整数。

10.如权利要求1所述的频率及相位转换电路，其特征在于，该频率转换模组包含有一配置，该配置中具有串联的锁存器，并从一多工器接收一输出来当作该些串联锁存器的时钟信号。

11.如权利要求10所述的频率及相位转换电路，其特征在于，每一该频率转换模组中所致能的锁存器的最小数目和所选的工作周期成反比。

12.如权利要求11所述的频率及相位转换电路，其特征在于，被致能的串联锁存器数目包含有至少四个锁存器，用来提供25％工作周期时钟信号，以及被致能的串联锁存器数目包含有至少三个锁存器，用来提供33％工作周期时钟信号。

13.如权利要求10所述的频率及相位转换电路，其特征在于，该串联锁存器配置包含有以下其中之一：一组串联的D型触发器、一组串联的位移寄存器。

14.如权利要求1所述的频率及相位转换电路，其特征在于，该多个混频器配置包含有多个混频器，用来接收多个基频差分输入信号，使得每一混频器配置包含有至少两差分混频器级。

15.如权利要求1所述的频率及相位转换电路，其特征在于，该多个混频器配置包含有多个混频器，用来接收多个基频输入信号，使得每一混频器配置包含有至少两混频器级用作正交抑制。

16.如权利要求1所述的频率及相位转换电路，其特征在于，包含有多个频率转换模组切片，且具有合并输出。

17.一种集成电路，用来提供多个不同的工作周期，其特征在于，该集成电路包含有一频率及相位转换电路切片，包含有多个混频器配置，用来接收至少一基频输入信号以及至少一输入时钟信号的被选取的多个相位，并输出该至少一基频输入信号的一频率以及相位转换表示，其中该多个混频器配置的至少一个被重复使用以实现该多个不同的工作周期。

18.一种无线通信单元，用来提供多个不同工作周期的时钟信号，其特征在于，该无线通信单元包含有一频率及相位转换电路，其中该频率及相位转换电路包含有：

一本地振荡模组，包含有多个频率转换模组，用来接收至少一输入时钟信号，其中可选择该至少一输入时钟信号的多个相位以提供多个不同工作周期时钟信号；以及

至少一频率转换模组，包含有多个混频器配置，用来接收至少一基频输入信号以及该至少一输入时钟信号的被选取的多个相位，并输出该至少一基频输入信号的一频率以及相位转换表示，其中该多个混频器配置的至少一个被重复使用以实现该多个不同工作周期的时钟信号。

19.如权利要求18所述的频率及相位转换电路，其特征在于，为了输出一所需数目的相位移动波形，被致能的该混频器配置的最小数目和该频率及相位转换电路所提供的最小工作周期成反比。

20.一种频率以及相位转换方法，用以提供多个不同工作周期的时钟信号，其特征在于，该方法包含有：

使用一本地振荡器产生电路来接收至少一输入时钟信号，其中可选择该至少一输入时钟信号的多个相位以提供多个不同工作周期时钟信号；

在一频率转换模组中致能多个混频器配置；

使用多个混频器配置来接收至少一基频输入信号以及该至少一输入时钟信号的被选取的多个相位；以及

输出该至少一基频输入信号的一频率以及相位转换表示；

其中该多个混频器配置的至少一个被重复使用以实现该多个不同工作周期的时钟信号。