CN105144579A - 低功率架构 - Google Patents

低功率架构 Download PDF

Info

Publication number
CN105144579A
CN105144579A CN201480013290.1A CN201480013290A CN105144579A CN 105144579 A CN105144579 A CN 105144579A CN 201480013290 A CN201480013290 A CN 201480013290A CN 105144579 A CN105144579 A CN 105144579A
Authority
CN
China
Prior art keywords
voltage
signal
clock signal
data
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480013290.1A
Other languages
English (en)
Other versions
CN105144579B (zh
Inventor
M·J·布鲁诺利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Priority to CN201710515078.0A priority Critical patent/CN107302350B/zh
Publication of CN105144579A publication Critical patent/CN105144579A/zh
Application granted granted Critical
Publication of CN105144579B publication Critical patent/CN105144579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits

Landscapes

  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本文描述了用于在阈下区域附近或阈下区域中操作晶体管以降低功耗的***和方法。在一个实施例中，一种用于低功率操作的方法包括经由包括多个晶体管的时钟路径(225)将时钟信号(Ck)发送到触发器(150)，其中该时钟信号具有与高于时钟路径(225)中的晶体管的阈值电压的高电压(VH)相对应的高状态。该方法还包括经由包括多个晶体管的数据路径(135)将数据信号(D)发送到该触发器(150)，其中该数据信号具有与低于数据路径(135)中的晶体管的阈值电压的低电压(VL)相对应的高状态。该方法还包括在触发器(150)处使用时钟信号(Ck)来锁存数据信号(D)。

Description

低功率架构
相关申请
本申请依据35U.S.C.§119(e)要求于2013年3月15日提交的美国临时申请No.61/800,116的优先权，其整个说明书通过援引纳入于此。
背景
领域
本公开的各方面一般涉及低功率设备，且更具体地涉及其中晶体管在阈下区域附近或阈下区域中操作以降低功耗的低功率设备。
背景技术
设备中的晶体管可以在阈下区域附近或阈下区域中操作以显著降低该设备的功耗。例如，阈下操作使每周期的能耗被最小化。
概述
以下给出对一个或多个实施例的简化概述以提供对此类实施例的基本理解。此概述不是所有构想到的实施例的详尽综览，并且既非旨在标识所有实施例的关键性或决定性要素亦非试图界定任何或所有实施例的范围。其唯一的目的是要以简化形式给出一个或更多个实施例的一些概念以作为稍后给出的更加具体的说明之序。
根据一方面，本文中描述了一种低功率设备。该低功率设备包括：用于传播时钟信号的时钟路径，其中时钟路径包括多个晶体管；以及配置成生成时钟信号的时钟源，该时钟信号具有与高于时钟路径中的晶体管的阈值电压的高电压相对应的高状态。该低功率设备还包括：用于传播数据信号的数据路径，其中该数据路径包括多个晶体管；以及配置成生成数据信号的数据源，该数据信号具有与低于数据路径中的晶体管的阈值电压的低电压相对应的高状态。该设备还包括触发器，其配置成接收来自时钟路径的时钟信号，接收来自数据路径的数据信号，以及使用时钟信号来锁存数据信号。
第二方面涉及一种用于低功率操作的方法。该方法包括经由包括多个晶体管的时钟路径将时钟信号发送到触发器，其中该时钟信号具有与高于时钟路径中的晶体管的阈值电压的高电压相对应的高状态。该方法还包括经由包括多个晶体管的数据路径将数据信号发送到该触发器，其中该数据信号具有与低于数据路径中的晶体管的阈值电压的低电压相对应的高状态。该方法还包括在触发器处使用时钟信号来锁存数据信号。
第三方面涉及一种用于调谐电压的设备。该设备包括：用于传播数据信号的数据路径；配置成接收来自数据路径的数据信号、接收时钟信号、以及使用时钟信号来锁存数据信号的第一触发器；以及配置成接收来自数据路径的数据信号、接收时钟信号的经延迟版本、以及使用时钟信号的经延迟版本来锁存数据信号的第二触发器。该设备还包括：配置成检测第一和第二触发器的输出之间的失配的电路；以及基于检测到的失配来调整电压的电压调整器。
第四方面涉及一种用于调谐电压的方法。该方法包括：经由数据路径将数据信号发送到第一和第二触发器；在第一触发器处使用时钟信号来锁存数据信号；以及在第二触发器处使用时钟信号的经延迟版本来锁存数据信号。该方法还包括：检测第一和第二触发器的输出之间的失配；以及基于检测到的失配来调整电压。
为能达成前述及相关目的，这一个或多个实施例包括在下文中充分描述并在权利要求中特别指出的特征。以下说明和所附插图详细阐述了这一个或更多个实施例的某些解说性方面。但是，这些方面仅仅是指示了可采用各个实施例的原理的各种方式中的若干种，并且所描述的实施例旨在涵盖所有此类方面及其等效方案。
附图简述
图1A示出了根据本公开的一实施例的高电压时钟信号。
图1B示出了根据本公开的一实施例的时钟树。
图2A示出了根据本公开的另一实施例的高电压时钟信号。
图2B示出了根据本公开的另一实施例的时钟树。
图3示出了CMOS传输门的示例。
图4示出了单NFET传输门的示例。
图5示出了具有CMOS传输门的触发器的示例。
图6示出了具有单NFET传输门的触发器的示例。
图7示出了根据本公开的一实施例的在时钟树的末端具有电压转换器的时钟树的示例。
图8A示出了根据本公开的一实施例的至转换器的时钟信号输入的示例。
图8B示出了根据本公开的一实施例的从转换输出的经转换时钟信号的示例。
图9示出了根据本公开的一实施例的转换器的示例性实现。
图10示出了低压差(LDO)调节器的示例。
图11示出了根据本公开的一实施例的开关电容器DC-DC转换器。
图12示出了根据本公开的一实施例的用于调整低功率电源电压的调谐电路。
图13示出了反相器的示例性实现。
图14示出了反相器的另一示例性实现。
图15是解说根据本公开的一实施例的用于低功率操作的方法1500的流程图。
图16是解说根据本公开的一实施例的用于调谐电压的方法1600的流程图。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。
在一***中，时钟信号可以在时钟源处生成并经由时钟树分发给该***中的不同设备(例如，触发器)。时钟树可以分支到用于将时钟信号分发给不同设备的多个时钟路径。时钟树可包括沿每一时钟路径的一个或多个缓冲器(例如，反相器)。
数据信号可以从该***中的数据源发起，并沿数据路径向下传播到该***中的设备(例如，触发器)。该***可包括沿数据路径的一个或多个缓冲器(例如，反相器)和/或其他类型的逻辑。对于触发器的示例，触发器可以接收来自数据路径的数据信号和来自时钟树的时钟信号。触发器可以使用时钟信号来定时该数据信号在触发器处的锁存。例如，触发器可以在时钟信号的每一上升沿或下降沿处锁存数据信号的逻辑值。为了使触发器正确地锁存数据信号的逻辑值，逻辑值应当在时钟的上升沿或下降沿之后稳定(不改变)达一段时间(称为置留时间)。未能满足这一定时条件造成置留违反，这可使触发器进入亚稳状态。在常规***中，时钟树和数据路径中的传播延迟被调整(例如，使用缓冲器)以确保这一定时条件被满足。
然而，控制数据和时钟传播延迟的定时对于其中晶体管故意在阈下区域中操作的***(即，其中提供给晶体管的旨在导通晶体管的最大栅极电压小于该晶体管的阈值电压的***)而言非常困难。这是因为当晶体管在阈下区域中操作时，晶体管的电流与栅极电压呈指数相关，从而使得晶体管的电流对晶体管的阈值电压(Vt)和/或电源电压呈指数地敏感。因而，在阈下区域中操作的晶体管之间的阈值电压和/或电源电压的甚至非常小的变化也可能导致其电流的很大变化。这进而导致缓冲器和/或用晶体管实现的其他逻辑之间的延迟的很大变化，并且因此导致时钟树和数据路径中的传播延迟的很大变化。传播延迟的很大变化使得非常难以控制触发器处时钟信号相对于数据信号的定时以满足置留条件。例如，具有相同数量的缓冲器的两个路径可能由于Vt和/或电源电压变化而具有非常不同的延迟。
本公开的实施例使用高电压时钟信号来解决以上问题，同时仍然使用低电压数据信号来降低功耗(例如，数据信号具有与阈下电压相对应的高状态)。就此，图1A示出了根据一个实施例的高电压时钟信号110的电压-时间图。高电压时钟信号110的电压可以在高电压(VH)与接地之间摆动，其中VH可以大于时钟树中的晶体管的阈值电压。例如，VH可以比阈值电压高几百毫伏，且可以是用来对其中使用高电压时钟信号110的便携式设备供电的电池的电压。
图1B示出了对应时钟源120和时钟树125的示例。时钟源120生成高电压时钟信号110，它经由时钟树125被分发给各设备。时钟树125可包括由VH供电的缓冲器，VH可以高于缓冲器中的晶体管的阈值电压。当VH高于时钟树125中的晶体管的阈值电压时，这些晶体管在强反型区域中操作，并且因此比在阈下区域中操作的晶体管快得多。结果，高电压时钟信号110的传播延迟比数据信号的传播延迟短得多，如下文进一步讨论的。
图1B还示出了数据源130和数据路径135的示例。数据源130发起数据信号。数据信号的电压可具有在低电压(VL)与接地之间的摆幅，其中VL约为或低于数据路径135中的晶体管的阈值电压。例如，VL可以是约300mV。图1A示出了VL相对于VH的示例。数据路径135可包括由VL供电的多个缓冲器、计算逻辑和/或其他类型的逻辑器件。这使得数据路径135中的晶体管在阈下区域中操作，并且因此比时钟树125中的晶体管(其可在强反型区域中操作)慢得多。结果，高电压时钟信号的传播延迟比数据信号的传播延迟短得多。
因为数据路径135中的晶体管在阈下区域中操作，因此数据信号的传播延迟可在宽范围上变化，这取决于晶体管的阈值电压和/或其他因素。然而，高电压时钟信号的传播延迟比这一范围内的甚至最短传播延迟都短得多。因而，在高电压时钟信号和数据信号被输入到触发器150(其一个示例在图1B中示出)时，高电压时钟信号实际上被保证比数据信号提前至少置留时间传播到触发器150。因而，高电压时钟信号防止置留违反。
图2A示出了根据另一实施例的高电压时钟信号210的电压-时间图。高电压时钟信号210的电压可以在VH与VL之间摆动。如下文进一步讨论的，这允许来自时钟树的电荷被倾入用来对在阈下区域中操作的逻辑供电的低功率电源中。电压差VH-VL可以处于或高于时钟树中的晶体管的阈值电压。图2A还示出了具有在VL与接地之间的电压摆幅的数据信号212的示例，其中VL可对应于逻辑1且接地可对应于逻辑0。将明白，图2A中示出的数据沿和时钟沿的相对位置仅是示例性的且可变化(例如，取决于相对传播延迟)。
图2B示出了对应时钟源220和时钟树225的示例。时钟源220生成高电压时钟信号210，它经由时钟树225被分发给各设备。时钟树125可包括在VH与VL之间被供电的缓冲器，如图2B所示。因为电压差VH-VL处于或高于时钟树225中的晶体管的阈值电压，因此这些晶体管比在阈下区域中操作的晶体管快得多。结果，高电压时钟信号210的传播延迟比数据路径135中的数据信号的传播延迟短得多，从而防止置留违反。
高电压时钟信号110/210的时钟频率也可被调整以防止设立违反。在数据信号没有足够快地传播到触发器以使数据信号能在触发器准入(clockin)数据信号的时钟沿之前在触发器处安定到稳定值时，设立违反可发生。在这发生时，时钟频率可被减慢以向数据信号提供更多时间来在时钟沿之前安定。与数据相比，时钟沿转变得非常快，因为时钟沿转变斜率由VH而非VL来确定。
与VH相比，使用VL来操作数据和/或逻辑显著地降低功耗。这显著地延长了极低功率设备的电池寿命，诸如电池供电的医疗设备、跟踪设备、以及能一直开启达延长的时间段(例如，几年)但因为该设备的低功耗而由电池供电的“一直开启”设备。
高电压时钟信号110/210可被用于通过用单个NFET代替触发器中的至少一个CMOS传输门来减少触发器中的门计数(晶体管的数量)。就此，图3示出了通常用在触发器中以传输触发器内的数据信号的逻辑值的CMOS传输门305的示例。CMOS传输门包括并联耦合的PFET310和NFET320。PFET310和NFET320的栅极由互补信号来驱动。例如，NFET320的栅极可由时钟信号来驱动，而PFET310的栅极可由时钟信号的反相信号来驱动，或反之。PFET310被用来传输高逻辑值，而NFET320被用来传输低逻辑值。
图4示出包括单个NFET420而没有PFET的传输门405的示例。当驱动NFET420的栅极的时钟信号的高状态对应于大约与高逻辑值相同的电压时，单个NFET420可能不能传输高逻辑值。这是因为NFET420的栅极处的电压在传输门420的输出440处降低了NFET420的栅-源电压(例如，在NFET420导通时约为Vt)。如果高逻辑值对应于低于Vt的电压，则输出440处的电压可降至零。
根据本公开的各实施例的高电压时钟信号110/210允许单个NFET420传输高逻辑值。这是因为高电压时钟信号110/210的高状态对应于比数据信号的高逻辑值(VL)更高的电压(VH)。结果，甚至在NFET420的栅极处的电压(VH)在输出440处降低了NFET420的栅-源电压时，输出440处的电压也仍然可以是约VL。这假定电压差VH-VL足够大(例如，至少与NFET420的阈值电压Vt一样大)以吸收在NFET420导通时NFET420的栅-源电压。
就此，图5和6解说根据本公开的各实施例的使用高电压时钟信号110/210的门计数减少的示例。图5示出了包括CMOS传输门510、三态反相器520、以及反相器530的触发器505的示例。三态反相器520和反相器530形成可开关锁存器，并且CMOS传输门510被用来将逻辑数据值传输到该锁存器。
图6示出了触发器605的示例，其中CMOS传输门510被第一单NFET传输门610代替，且三态反相器520被第二单NFET传输门620和反相器630代替。与图5的触发器505相比，这将触发器605的门计数减少了至少两个。背靠背反相器630和640形成通过第二单NFET传输门620来开关的锁存器。在这一示例中，数据信号可具有在VL与接地之间的电压摆幅以降低功耗，如上所讨论的。触发器605中的反相器中的一者或多者可由VL供电以在阈下区域中操作对应的晶体管来节省功率。单NFET传输门610和620被高电压时钟信号或其反相信号来进行时钟定时。如上所讨论的，高电压时钟信号使得能使用单NFET传输门来减少门计数。
扫描复用器中的门计数也可被减少。常规扫描复用器包括用于在测试一个或多个触发器的功能性的扫描路径与正常操作的数据路径之间切换复用器的PFET和NFET。因为数据在VL处操作，所以复用器的门计数可通过用单个NFET代替复用器中的PFET和NFET对并将该单个NFET的栅极耦合到VH或接地(取决于该单个NFET被导通还是截止)而被减少。在正常操作中，单个NFET要么总是导通要么总是截止，因为在正常操作中，复用器总是切换到数据路径。因而，单个NFET不消耗与翻转NFET相关联的动态功率，并且NFET的栅极可被硬连线到VH或接地。
如上所讨论的(例如，关于图2A和2B)，高电压时钟信号210的电压在VH与VL之间摆动。因而，高电压时钟信号210具有与VL的电压相对应的低状态。在一些应用中，VL可能没有低到足以完全截止传输门，从而导致漏泄电流可能过高。因此，在一个实施例中，在高电压时钟信号210被输入到对应设备(例如，触发器)之前，电压转换器可被置于时钟树的末端。图7示出了处于与触发器150相对应的时钟树225末端的电压转换器710的示例。转换器710将高电压时钟信号210转换成具有较低的低状态电压的经转换高电压时钟信号。图8A示出了具有在VH与VL之间的电压摆幅的高电压时钟信号210的示例。图8B示出了从电压转换器810输出的经转换高电压时钟信号810。与高电压时钟信号210相比，经转换高电压时钟信号810可由于转换器710中的内部延迟而被稍微延迟。在这一示例中，经转换高电压时钟信号810具有在VH与接地之间的电压摆幅(全电压摆幅)。经转换高电压时钟信号810被输入到触发器150，使得触发器中的逻辑使用经转换时钟信号来进行时钟定时。例如，经转换时钟信号810可被用来对传输门进行时钟定时，其中经转换时钟信号810的较低的低状态电压减小了传输门在截止状态中的漏泄电流。
图9示出了根据本公开的一实施例的电压转换器910的示例性实现。电压转换器910可被用来实现图7中所示的转换器710以提供具有全电压摆幅的经转换时钟信号。转换器910包括第一反相器915、第二反相器920、第一PFET925、第二PFET930、以及第一NFET935和第二NFET940。第一和第二反相器915和920串联耦合且在VH与VL之间被供电。第一PFET925和第二PFET930的源极耦合到VH，第一NFET935的漏极耦合到第一PFET925的漏极，第二NFET940的漏极耦合到第二PFET930的漏极，并且第一NFET935和第二NFET940的源极耦合到接地。第一PFET925的栅极由第二反相器920的输出来驱动，且第二PFET930的栅极由第一反相器915的输出来驱动。第一NFET935的栅极交叉耦合到第二PFET930和第二NFET940的漏极。第二NFET940的栅极交叉耦合到第一PFET925和第一NFET935的漏极。晶体管950的输出从节点945取得。
高电压时钟信号210可被输入到第一反相器915。在输入时钟信号处于高状态时，第一PFET925的栅极用电压VH驱动为高，且第二PFET930的栅极用电压VL驱动为低。这使得第一PFET925截止且第二PFET930导通(假定VH-VL足以导通第二PFET930)。这使得第二PFET930将节点945处的电压拉升到约VH。
在输入时钟信号处于低状态时，第一PFET925的栅极用电压VL驱动为低，且第二PFET930的栅极用电压VH驱动为高。这使得第一PFET925导通且第二PFET930截止。结果，第一PFET925将第一PFET925的漏极处的电压拉升到约VH。这一电压耦合到第二NFET940的栅极，这导通第二NFET940。这使得第二NFET940将节点945处的电压拉低到约接地。
因而，转换器910的输出处的经转换时钟信号具有约全电压摆幅(在VH与接地之间)。附加反相器可被添加到转换器910的输出以将经转换时钟信号反相。附加反相器可以在VH与接地之间被供电。将明白，图9中所示的电路仅是示例性的，且转换器可以使用其他电路设计来实现。
低电压VL可由低压差(LDO)调节器来提供。图10示出了包括放大器1010和FET1020(例如，PFET)的LDO的示例。参考电压Vref和节点1025处的电压被输入到放大器1010。使用负反馈，放大器1010在使Vref与节点1025处的电压之差最小化的方向上驱动FET1020的栅极，并且从而将节点1025处的电压调节到约Vref。Vref可被设置成提供期望的低电压VL(例如，使用带隙参考)以在阈下区域中操作逻辑。尽管LDO可适用于提供稳定VL，但LDO可能是低效的。这是因为至该逻辑的负载1030的电流必须通过FET1020。这造成跨耗散功率的FET1020的IR下降，并且因此浪费能量。
因此，在一些实施例中，低电压VL由开关电容器DC-DC转换器来提供。图11示出了根据本公开的一实施例的DC-DC转换器1105。转换器1105包括第一开关1110、第二开关1120、第三开关1125、第四开关1130以及电容器C。电容器C可包括来自时钟树的电容。例如，电容器C可包括时钟树中的一个或多个电容器。这允许用于在时钟树中传播时钟信号的电荷被倾入低功率电源来在VL处操作逻辑，从而提供改进的功率效率。
在图11中，相位Φ1可对应于时钟信号的高状态且相位Φ2可对应于时钟信号的低状态。在相位Φ1，第一和第四开关1110和1130闭合且第二和第三开关1120和1125断开。结果，电容器C耦合到VH，且电容器C的顶端被充电到VH。跨电容器C的电压被充电到约VH-VL。
在相位Φ2，第一和第四开关1110和1130断开且第二和第三开关1120和1125闭合。结果，电容器C耦合在低功率电源与接地之间。假定VH-VL>VL，这使得来自电容器C的电荷被倾入低功率电源的存储电容器CS。该电荷向在VL处操作的逻辑的负载1140提供能量。负载1140可包括数据路径中的逻辑的负载(例如，缓冲器)和/或在VL处操作的触发器中的逻辑的负载(例如，反相器)。
因而，DC-DC转换器1105中的电容器C的顶端处的电压在约VH与VL之间切换。这允许电容器C包括来自时钟树的电容器，因为时钟树中的电容器也在VH与VL之间切换以操作高电压时钟信号210。因而，用来在时钟树中传播时钟的电荷可被重用来对低电压电源充电。时钟树中的电容器可包括时钟树的每一反相器的输出节点的电容，其中每一反相器被用作缓冲器。每一反相器可以在VH与VL之间对相应输出节点充电和放电以传播时钟信号。在输出节点被放电到VL时，电荷可被倾入低功率电源。
在一些实施例中，来自时钟树的电容可有效地与电容器C并联。对于时钟的真信号，时钟树中的PFET驱动器可以像相位Φ1上的开关1110那样动作，并且在相位Φ2，时钟树中的NFET驱动器可以像开关1120那样动作。对于时钟的假信号，开关可有效地在相反的相位上操作。时钟树的电容可以共享与电容器C相同的顶部连接，但时钟树电容的底极板可分布在VL、接地以及其他信号之间。
在以上示例中，时钟树中的每一反相器可以使用PFET和NFET来实现(其示例在图13中示出)，其中每一反相器导通相应PFET来对相应时钟树电容充电并导通相应NFET来对相应时钟树电容放电。在以上示例中讨论的PFET驱动器中的一些或全部可对应于反相器的PFET，且在以上示例中讨论的NFET驱动器中的一些或全部可对应于反相器的NFET。因而，反相器的PFET可充当对相应电容充电(例如，到VH)的开关，且反相器的NFET可充当对相应电容放电(例如，到VL)的开关。
电容器C的电容可被调整，使得每时钟周期放电到低功率电源的存储电容器CS的电荷量大约补充负载1140每时钟周期所消耗的电荷量。为此，电容器C可包括与来自时钟树的电容器并联耦合的可变电容器(未示出)。该可变电容器的电容可被调整，使得每时钟周期放电到低功率电源的存储电容器CS的电荷量大约补充负载1140每时钟周期所消耗的电荷量以维持期望的低电压。如果时钟树的电容不能向低功率电源提供足够电荷，则一个或多个附加电容器可被添加到电容器C。将明白，图11中所示的DC-DC转换器仅是示例性的，且DC-DC转换器可以使用其他配置来实现。
与在阈值电压之上操作相比，在阈下电压处操作数据路径/逻辑节省大量功率。然而，如上所讨论的，时钟是不可靠的。本公开的各实施例使用高电压时钟连同如上所讨论的解决定时问题的阈下数据路径/逻辑。然而，在高电压处运行时钟消耗更多功率。高电压时钟所消耗的附加功率中的一些如图11所解说且在上文讨论地被恢复并被用来向数据路径/逻辑提供阈下电压。结果是功率非常高效的解决方案，而没有以上讨论的定时问题。
功耗可通过减小低功率电源电压VL来降低。然而，如果VL被减小过多，则该***停止正确地工作。例如，为使触发器正确地锁存数据信号的逻辑值，数据信号需要在被触发器用来准入(clockin)数据信号的时钟沿(称为设立时间)之前稳定达一时间段。然而，在VL减小时，对应数据路径中的传播延迟增加。这是因为在VL减小时数据路径中的逻辑(例如，缓冲器)的速度减缓。最终，传播延迟增加到数据信号不能在触发器处及时安定到稳定值以满足设立时间条件的程度。结果，设立违反发生，且触发器可进入亚稳状态。因此，功耗可通过将低功率电源电压VL降至该***正确起作用所需的最小电压(最低工作电压)而被最小化。
图12示出了根据一个实施例的用于将低功率电源电压VL调谐到接近或处于***所需的最小电压的电压以防止给定时钟频率处的设立违反的调谐电路1205。调谐电路1205包括第一测试单元1208-1。测试单元1208-1包括正常触发器1210、测试触发器1220、以及异或(XOR)门1250。正常触发器1210是被用来锁存***中的数据信号并将经锁存的数据输出给***中的计算逻辑的触发器。测试触发器1220(阴影触发器)可被用来近似正常触发器1210所需的最小VL以防止设立违反，如下文进一步讨论的。测试触发器1220和正常触发器1210可以使用相同电路来实现，使得测试触发器1220模仿正常触发器1210。
测试触发器1220和正常触发器1210耦合到同一数据路径1235的末端。结果，测试触发器1220和正常触发器1210处的数据信号的定时大致相同。测试触发器1220和正常触发器1210的时钟输入耦合到沿时钟路径1225的不同点，其中与测试触发器1220相比，时钟路径1225上的时钟信号在到达正常触发器1210之前必须传播通过延迟元件1227。结果，测试触发器1220接收到由正常触发器1210接收到的时钟信号的更早版本。时钟信号的更早版本提前约等于延迟元件1227的时间延迟的量。
正常触发器1210的输出耦合至异或门1250的第一输入，而测试触发器1220的输出耦合至异或门1250的第二输入。正常触发器1210的输出还耦合到计算逻辑。在正常触发器1210和测试触发器1220的输出相匹配时，异或门1250输出逻辑0。这可指示触发器1210和1220两者正确工作。在正常触发器1210和测试触发器1220的输出不相匹配时，异或门1250输出逻辑0。这可指示在测试触发器1220处已发生设立违反，如下文进一步讨论的。
为了确定正常触发器1210正确工作的最小VL，在VL降低时，异或门1250的输出可被监视。最初，异或门1250的输出可以是逻辑0，从而指示触发器1210和1220两者正确工作。在VL降低时，数据路径1235的传播延迟增加。在某个时刻，在测试触发器1220处将开始发生设立违反但在正常触发器1210处不发生。这是因为测试触发器1220使用由正常触发器1210所使用的时钟信号的更早版本来对数据信号进行时钟定时。因而，尽管测试触发器1220可能开始经历设立违反，但正常触发器1210可能仍然正确工作。然而，这可指示如果VL再降低，则正常触发器1210也将开始经历设立违反。因而，测试触发器1220开始经历设立违反的电压可被用作正常触发器1210所需的最小低功率电源电压VL的近似以防止设立违反。
在测试触发器1220开始经历设立违反时，测试触发器1220和正常触发器1210的输出停止相匹配，并且异或门1250输出逻辑1。因而，异或门1250开始输出逻辑1的电压可被用作正常触发器1210所需的最小低功率电源电压VL的近似以防止设立违反。
如图12所示，调谐电路1205可包括多个测试单元1208-1到1208-N，其中每一测试单元包括与***中的正常触发器配对的测试触发器以及耦合到相应测试触发器和正常触发器的输出的异或门。测试单元1208-1到1208-N中的每一者可以使用图12中针对测试单元1208-1所示的电路来实现。为易于解说，图12中仅示出了测试单元1208-2和1208-N的异或门。在操作中，每一测试单元1208-1到1208-N在相应测试触发器和正常触发器的输出相匹配时可以输出0，而在相应测试触发器和正常触发器的输出不相匹配时输出1。
测试单元1208-1和1208-N可以分布在芯片上以测试芯片的不同区域，其可由于芯片上的工艺-电压-温度(PVT)变化而经历不同传播延迟。测试单元1208-1和1208-N可具有不同数据路径和/或不同数量的时钟缓冲器。
调谐电路1205还可包括编码器1260和电压调整器1270。测试单元1208-1到1208-N的输出耦合到编码器1260。编码器1260可被配置成对输出逻辑1的测试单元1208-1到1208-N的数量进行计数，并且将计数值输出给电压调整器1270。电压调整器1270可以使用该计数值来确定最小低功率电源电压VL。例如，电压调整器1270可以逐渐降低VL，同时监视计数值。电压调整器1270可以在计数值达到阈值时停止降低VL。电压调整器1270随后可继续监视计数值。如果计数值升高到阈值之上(例如，达某一时间段)，则电压调整器1270可增大VL，直至计数值落回到阈值。在这一上下文中，阈值对应于某一误差率(例如，由于设立违反)，且不应与晶体管的阈值电压混淆。
电压调整器1270可以使用各种技术来调整低功率电源电压VL。例如，在VL由LDO调节器提供时，电压调整器1270可以通过调整输入到LDO的参考电压Vref来调整VL。在VL由DC-DC转换器(例如，DC-DC转换器1105)提供时，电压调整器1270可以通过调整DC-DC转换器电容器(例如，电容器C)的电容来调整VL例如，电压调整器1270可以通过减小电容来降低VL且通过增大电容来增大VL。在这一示例中，DC-DC转换器电容器可包括用于调整电容的可变电容器。DC-DC转换器电容器还可包括一个或多个固定电容器(例如，与可变电容器并联耦合)。
在一个实施例中，可变电容器可包括多个单独的电容器和用于独立地将各单独电容器切入或切出设定可变电容器的电容的电容器组的多个开关。在这一实施例中，电压调整器1270可以通过使用开关将各单独电容器中的一者或多者切入电容器组以达成期望电容来调整可变电容器的电容。通过相应开关被切入电容器组的各单独电容器对可变电容器的电容作出贡献，而通过相应开关被切出电容器组的各单独电容器没有贡献。
现在将描述根据本公开的一实施例的用于调谐低功率电源电压VL的方法。首先，时钟频率可被设置成满足所需工作负荷。工作负荷可取决于对应***的特定应用。例如，对于医疗设备中的***，工作负荷可取决于医疗设备(例如，起搏器)监视患者心率的频率。对于配置成在用户接口(例如，键区或触摸屏)上检测到用户输入时唤醒计算设备的***，工作负荷可取决于该***检查用户接口以发现用户输入的频率。
在时钟频率被设置之后，低功率电源电压VL可被调整到对应于该时钟频率的最低工作电压。这可以例如使用调谐电路1205来完成。在这一示例中，电压调整器1270可逐渐减小低功率电源电压VL，同时监视来自编码器1260的计数值，并在计数值达到阈值时停止减小低功率电源电压。
在一个实施例中，存储器(例如，SRAM和/或DRAM)可以在高电压时钟信号210的电压差之间(VH与VL之间)被供电。电压差可以高于存储器中的晶体管的阈值电压，从而使得存储器能以更快的速度操作。在这一实施例中，存储器中的NFET中的一者或多者可被反偏置以降低漏泄电流。例如，NFET可通过将NFET的体绑定到接地来被反偏置。这创建了源-体偏置VL，这降低了NFET的漏泄电流。
虽然在以上讨论的示例中低电压VL被描述为低于阈值电压，但将明白，低电压VL也可以约为阈值电压，在这种情况下晶体管在阈下区域附近操作。这仍然可提供功率节省，尽管不如通过在阈下区域中操作晶体管所达成的那么多。如本文所使用的，晶体管的阈值电压可以指使晶体管进入强反型区域的栅极电压。
图13示出了可被用作时钟路径和/或数据路径中的缓冲器的示例性互补对反相器1300。互补对反相器1300包括PFET1310和NFET1320。PFET1310的源极耦合到电源(例如，VH或VL)，NFET1320的源极耦合到接地或VL，PFET1310和NFET1320的漏极耦合到反相器1300的输出，且PFET1310和NFET1320的栅极耦合到反相器1300的输入。
在反相器1300被用于时钟树反相器时，PFET1310的源极可耦合到VH且NFET1320的源极可耦合到低功率电源。在反相器1300被驱动为高时，PFET1310导通并将相应电容充电到VH，并且在反相器被驱动为低时，NFET1320导通且将相应电容放电到低功率电源，从而将电荷倾入低功率电源。在这一示例中，PFET1310可以充当开关1110且NFET1320可以充当开关1120。
图14示出了可被用作缓冲器的另一示例性反相器1400。反相器1400类似于图13中的互补对反相器1300，并且进一步包括耦合在PFET1310的漏极与反相器的输出之间的共栅PFET1410以及耦合在反相器的输出与NFET1320的漏极之间的共栅NFET1420。共栅PFET1410的栅极由DC电压Vb1来偏置，且共栅NFET1420的栅极由DC电压Vb2来偏置。
图15是解说根据本公开的一实施例的用于低功率操作的方法1500的流程图。
在步骤1510，经由包括多个晶体管的时钟路径将时钟信号发送到触发器，其中时钟信号具有与高于时钟路径中的晶体管的阈值电压的高电压相对应的高状态。例如，时钟信号(例如，时钟信号110/210)可由时钟源(例如，时钟源120/220)生成。时钟路径(例如，时钟路径125/225)可包括包含晶体管(例如，晶体管1310和1320)的缓冲器(例如，反相器)，其中时钟信号的高状态与高于时钟路径中的晶体管的阈值电压的高电压(例如，VH)相对应。
在步骤1520，经由包括多个晶体管的数据路径将数据信号发送到触发器，其中数据信号具有与低于数据路径中的晶体管的阈值电压的低电压相对应的高状态。例如，数据信号(例如，数据信号212)可由数据源(例如，数据源130)生成。数据路径(例如，数据路径135)可包括包含晶体管(例如，晶体管1310和1320)的缓冲器(例如，反相器)，其中数据信号的高状态与低于数据路径中的晶体管的阈值电压的低电压(例如，VL)相对应。这允许数据路径中的晶体管在阈下区域中操作以降低功耗。将明白，步骤1520中的多个晶体管不一定是数据路径中的所有晶体管。
在步骤1530，在触发器处使用时钟信号来锁存数据信号。例如，触发器(例如，触发器150)可以在时钟信号的上升沿和/或下降沿上锁存来自数据信号的数据值。
图16是解说根据本公开的一实施例的用于调谐电压的方法1600的流程图。
在步骤1610，经由数据路径将数据信号发送到第一和第二触发器。例如，数据信号(例如，数据信号212)可经由包括通过被调谐的电压供电的缓冲器(例如，反相器)的数据路径(例如，数据路径1235)发送。
在步骤1620，在第一触发器处使用时钟信号来锁存数据信号。在步骤1630，在第二触发器处使用时钟信号的经延迟版本来锁存数据信号。例如，第二触发器(例如，触发器1210)处的时钟信号可通过延迟元件(例如，延迟元件1227)相对于第一触发器(例如，触发器1220)处的时钟信号被延迟。同样，第一触发器(例如，1220)处的时钟信号可被称为第二触发器(例如，1210)处的时钟信号的早期版本。
在步骤1640，检测第一和第二触发器的输出之间的失配。例如，可通过将第一和第二触发器(例如，触发器1210和1220)的输出耦合到异或门(例如，异或门1250)来检测第一和第二触发器的输出之间的失配。异或门在这些输出相匹配时输出逻辑0而在这些输出不相匹配时输出逻辑1。因而，在这一示例中，在从异或门输出逻辑1时，检测到失配。
在步骤1650，基于检测到的失配来调整电压。在一个实施例中，芯片可包括包含第一和第二触发器的多个触发器对，其中可以在每一触发器对处执行步骤1610-1640。在这一实施例中，触发器对当中检测到的失配数量可被计数以产生计数值，并且可以基于该计数值来调整电压。例如，可以在计数值低于阈值的情况下降低电压。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员来说都将是显而易见的，且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例，而是应被授予与本文中所公开的原理和新颖特征相一致的最广范围。

Claims (30)

1.一种低功率设备，包括：
用于传播时钟信号的时钟路径，其中所述时钟路径包括多个晶体管；
配置成生成所述时钟信号的时钟源，所述时钟信号具有与高于所述时钟路径中的晶体管的阈值电压的高电压相对应的高状态；
用于传播数据信号的数据路径，其中所述数据路径包括多个晶体管；
配置成生成所述数据信号的数据源，所述数据信号具有与低于所述数据路径中的晶体管的阈值电压的低电压相对应的高状态；以及
触发器，其配置成接收来自所述时钟路径的所述时钟信号，接收来自所述数据路径的所述数据信号，以及使用所述时钟信号来锁存所述数据信号。
2.如权利要求1所述的低功率设备，其特征在于，所述时钟信号具有大约在所述高电压与所述低电压之间的电压摆幅。
3.如权利要求2所述的低功率设备，其特征在于，还包括转换器，其耦合在所述时钟路径与所述触发器之间且被配置成转换来自所述时钟路径的所述时钟信号的电压摆幅以产生经转换时钟信号，其中所述触发器使用所述经转换时钟信号来锁存所述数据信号。
4.如权利要求3所述的低功率设备，其特征在于，所述转换器被配置成增大所述时钟信号的电压摆幅。
5.如权利要求1所述的低功率设备，其特征在于，所述触发器包括由所述低电压供电的多个晶体管。
6.如权利要求1所述的低功率设备，其特征在于，还包括用于将所述高电压转换成低功率电源处的所述低电压的开关电容器DC-DC转换器，其中所述低功率电源被用来对所述数据路径中的晶体管供电。
7.如权利要求6所述的低功率设备，其特征在于，所述开关电容器DC-DC转换器包括：
电容器；以及
配置成交替地对所述电容器充电和将所述电容器放电到所述低功率电源的多个开关。
8.如权利要求7所述的低功率设备，其特征在于，所述电容器包括来自所述时钟路径的电容。
9.如权利要求7所述的低功率设备，其特征在于，所述多个开关被配置成通过将所述电容器的端子耦合到具有约在所述高电压处的电压的高电压电源来对所述电容器充电。
10.如权利要求9所述的低功率设备，其特征在于，所述多个开关被配置成通过将所述电容器的所述端子耦合到所述低功率电源来将所述电容器放电。
11.一种用于低功率操作的方法，包括：
经由包括多个晶体管的时钟路径将时钟信号发送到触发器，其中所述时钟信号具有与高于所述时钟路径中的晶体管的阈值电压的高电压相对应的高状态；
经由包括多个晶体管的数据路径将数据信号发送到所述触发器，其中所述数据信号具有与低于所述数据路径中的晶体管的阈值电压的低电压相对应的高状态；以及
在所述触发器处使用所述时钟信号来锁存所述数据信号。
12.如权利要求11所述的方法，其特征在于，所述时钟信号具有大约在所述高电压与所述低电压之间的电压摆幅。
13.如权利要求12所述的方法，其特征在于，进一步包括转换所述时钟信号上的电压摆幅以产生经转换时钟信号，其中在所述触发器处使用所述经转换时钟信号来锁存所述数据信号。
14.如权利要求13所述的方法，其特征在于，转换所述时钟信号的电压摆幅包括增大所述时钟信号的电压摆幅。
15.如权利要求11所述的方法，其特征在于，进一步包括使用所述低电压对所述触发器中的多个晶体管供电。
16.如权利要求11所述的方法，其特征在于，进一步包括：
将所述高电压转换成低功率电源处的所述低电压；以及
使用所述低功率电源对所述数据路径中的所述多个晶体管供电。
17.如权利要求16所述的方法，其特征在于，将所述高电压转换成所述低电压包括交替地对电容器充电和将所述电容器放电到所述低功率电源。
18.如权利要求17所述的方法，其特征在于，所述电容器包括来自所述时钟路径的电容。
19.如权利要求17所述的方法，其特征在于，对所述电容器充电包括将所述电容器的端子耦合到具有约处于所述高电压处的电压的高电压电源。
20.如权利要求19所述的方法，其特征在于，将所述电容器放电包括将所述电容器的所述端子耦合到所述低功率电源。
21.一种用于调谐电压的设备，包括：
用于传播数据信号的数据路径；
配置成接收来自所述数据路径的所述数据信号、接收时钟信号、以及使用所述时钟信号来锁存所述数据信号的第一触发器；
配置成接收来自所述数据路径的所述数据信号、接收所述时钟信号的经延迟版本、以及使用所述时钟信号的经延迟版本来锁存所述数据信号的第二触发器；
配置成检测所述第一和第二触发器的输出之间的失配的电路；以及
基于检测到的失配来调整所述电压的电压调整器。
22.如权利要求21所述的设备，其特征在于，所述数据路径包括多个晶体管，并且所述电压被用来对所述数据路径中的晶体管供电。
23.如权利要求22所述的设备，其特征在于，所述电压低于所述数据路径中的晶体管的阈值电压。
24.如权利要求21所述的设备，其特征在于，所述电路被配置成接收包括所述第一和第二触发器的多个触发器对的检测到的失配，以及对接收到的失配的数量进行计数以产生计数值，并且所述电压调整器被配置成基于所述计数值来调整所述电压。
25.如权利要求24所述的设备，其特征在于，所述电压调整器被配置成在所述计数值低于阈值的情况下降低所述电压。
26.一种用于调谐电压的方法，包括：
经由数据路径将数据信号发送到第一和第二触发器；
在所述第一触发器处使用时钟信号来锁存所述数据信号；
在所述第二触发器处使用所述时钟信号的经延迟版本来锁存所述数据信号；
检测所述第一和第二触发器的输出之间的失配；以及
基于检测到的失配来调整所述电压。
27.如权利要求26所述的方法，其特征在于，所述数据路径包括多个晶体管，并且所述方法还包括用所述电压对所述数据路径中的晶体管供电。
28.如权利要求27所述的方法，其特征在于，所述电压低于所述数据路径中的晶体管的阈值电压。
29.如权利要求26所述的方法，其特征在于，进一步包括：
接收包括所述第一和第二触发器的多个触发器对的失配；以及
对接收到的失配的数量进行计数以产生计数值，其中调整所述电压包括基于所述计数值来调整所述电压。
30.如权利要求29所述的方法，其特征在于，调整所述电压包括在所述计数值低于阈值的情况下降低所述电压。
CN201480013290.1A 2013-03-15 2014-03-14 低功率架构 Active CN105144579B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710515078.0A CN107302350B (zh) 2013-03-15 2014-03-14 用于调谐电压的方法和设备

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361800116P 2013-03-15 2013-03-15
US61/800,116 2013-03-15
PCT/US2014/029721 WO2014145066A2 (en) 2013-03-15 2014-03-14 Low power architectures

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710515078.0A Division CN107302350B (zh) 2013-03-15 2014-03-14 用于调谐电压的方法和设备

Publications (2)

Publication Number Publication Date
CN105144579A true CN105144579A (zh) 2015-12-09
CN105144579B CN105144579B (zh) 2018-06-01

Family

ID=51524865

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710515078.0A Active CN107302350B (zh) 2013-03-15 2014-03-14 用于调谐电压的方法和设备
CN201480013290.1A Active CN105144579B (zh) 2013-03-15 2014-03-14 低功率架构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710515078.0A Active CN107302350B (zh) 2013-03-15 2014-03-14 用于调谐电压的方法和设备

Country Status (8)

Country Link
US (2) US9184733B2 (zh)
EP (1) EP2974018B1 (zh)
JP (2) JP6262330B2 (zh)
KR (2) KR101965375B1 (zh)
CN (2) CN107302350B (zh)
ES (1) ES2706477T3 (zh)
HU (1) HUE042764T2 (zh)
WO (1) WO2014145066A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110546922A (zh) * 2016-11-23 2019-12-06 德吉润股份有限公司 分布式控制同步环形网络架构
CN115328255A (zh) * 2022-09-11 2022-11-11 北京工业大学 一种基于电压比较器的低功耗轻重负载转换ldo电路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2706477T3 (es) 2013-03-15 2019-03-29 Qualcomm Inc Arquitecturas de baja potencia
US10120967B2 (en) * 2014-07-25 2018-11-06 Plsense Ltd. Methods and apparatuses for SW programmable adaptive bias control for speed and yield improvement in the near/sub-threshold domain
US9768775B2 (en) * 2014-10-30 2017-09-19 Plsense Ltd. Methods and apparatuses for sub-threhold clock tree design for optimal power
US9355696B1 (en) * 2014-11-06 2016-05-31 Xilinx, Inc. Calibration in a control device receiving from a source synchronous interface
US9712141B2 (en) * 2015-12-03 2017-07-18 Apple Inc. Modulation of power supply voltage for varying propagation delay
KR102491690B1 (ko) * 2016-08-17 2023-01-26 에스케이하이닉스 주식회사 클락 검출기 및 클락 검출 방법
US10352997B2 (en) 2017-08-03 2019-07-16 Samsung Electronics Co., Ltd. Method of measuring clock jitter, clock jitter measurement circuit, and semiconductor device including the same
CN107733402B (zh) * 2017-10-18 2020-10-30 东南大学 面向近阈值低电压的时序监测单元及监测***

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020051510A1 (en) * 2000-10-19 2002-05-02 Hidemi Noguchi Phase/frequency comparator
US20090278520A1 (en) * 2008-05-08 2009-11-12 Perreault David J Power Converter with Capacitive Energy Transfer and Fast Dynamic Response
CN102257569A (zh) * 2009-01-12 2011-11-23 拉姆伯斯公司 时钟转发的低功率信号传输***

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2863453B2 (ja) * 1994-01-19 1999-03-03 松下電器産業株式会社 半導体集積回路の設計方法及び論理合成方法
US5568429A (en) * 1995-07-05 1996-10-22 Sun Microsystems, Inc. Low power data latch with overdriven clock signals
US5646557A (en) * 1995-07-31 1997-07-08 International Business Machines Corporation Data processing system and method for improving performance of domino-type logic using multiphase clocks
JP3562060B2 (ja) * 1995-09-29 2004-09-08 株式会社デンソー 半導体集積回路装置
US6252418B1 (en) * 1999-03-31 2001-06-26 International Business Machines Corporation Reduced area active above-supply and below-ground noise suppression circuits
JP3327249B2 (ja) * 1999-05-11 2002-09-24 日本電気株式会社 Ｐｌｌ回路
US6570227B2 (en) * 1999-06-23 2003-05-27 Bae Systems Information And Electronics Systems Integration, Inc. High-performance high-density CMOS SRAM cell
US6587907B1 (en) * 2000-05-01 2003-07-01 Hewlett-Packard Development Company, L.P. System and method for generating a clock delay within an interconnect cable assembly
JP3632151B2 (ja) * 2000-06-06 2005-03-23 日本電信電話株式会社 断熱充電レジスタ回路
JP3418712B2 (ja) * 2000-09-29 2003-06-23 富士通カンタムデバイス株式会社 位相比較回路
KR100400042B1 (ko) * 2000-10-23 2003-09-29 삼성전자주식회사 Ｃｐ 플립플롭
JP3614125B2 (ja) 2000-10-23 2005-01-26 三星電子株式会社 Ｃｐフリップフロップ
JP4754159B2 (ja) * 2001-02-16 2011-08-24 富士通株式会社 データ伝送速度の１／２周波数クロックを用いる光受信機のタイミング抽出回路及び光送受信機のデューティずれ対応回路
JP4137528B2 (ja) * 2002-06-13 2008-08-20 セイコーインスツル株式会社 電源変換回路
CN2684433Y (zh) * 2003-05-05 2005-03-09 X-L新纳基有限责任公司 一种配电***中的导线漏电检测及断路装置
JP3776895B2 (ja) * 2003-05-14 2006-05-17 沖電気工業株式会社 位相調整回路
US7486702B1 (en) * 2003-08-11 2009-02-03 Cisco Technology, Inc DDR interface for reducing SSO/SSI noise
KR101045295B1 (ko) * 2004-04-29 2011-06-29 삼성전자주식회사 Ｍｔｃｍｏｓ 플립-플롭, 그를 포함하는 ｍｔｃｍｏｓ회로, 및 그 생성 방법
JP2006074631A (ja) * 2004-09-03 2006-03-16 Koninkl Philips Electronics Nv レベルシフタ及び電圧変換装置
US7173494B2 (en) * 2005-01-20 2007-02-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for operating a feedback system for a voltage controlled oscillator that involves correcting for offset related to the feedback system
KR100670682B1 (ko) 2005-02-04 2007-01-17 주식회사 하이닉스반도체 반도체 기억 소자에서의 데이터 출력 회로 및 방법
US7420403B2 (en) * 2005-12-08 2008-09-02 Electronics And Telecommunications Research Institute Latch circuit and flip-flop
CN101098116B (zh) * 2006-06-30 2010-06-16 比亚迪股份有限公司 一种直流无刷电机的模拟无级调速方法
JP2008166910A (ja) * 2006-12-27 2008-07-17 Matsushita Electric Ind Co Ltd クロック信号生成装置及びアナログ−デジタル変換装置
US20080258790A1 (en) 2007-04-17 2008-10-23 Texas Instruments Incorporated Systems and Devices for Sub-threshold Data Capture
GB0708324D0 (en) 2007-04-30 2007-06-06 Univ Catholique Louvain Ultra-low-power circuit
KR100896188B1 (ko) * 2007-05-25 2009-05-12 삼성전자주식회사 레벨 변환 플립-플롭, 및 레벨 변환 플립-플롭의 동작 방법
JP2009070980A (ja) * 2007-09-12 2009-04-02 Sony Corp 半導体集積回路
US8103898B2 (en) * 2008-01-04 2012-01-24 Micron Technology, Inc. Explicit skew interface for mitigating crosstalk and simultaneous switching noise
US7671654B2 (en) * 2008-06-27 2010-03-02 Freescale Semiconductor, Inc. Device having clock generating capabilities and a method for generating a clock signal
US8416587B2 (en) * 2008-11-20 2013-04-09 Silergy Technology Synchronous rectifier control circuits and methods of controlling synchronous rectifiers
JP2012516629A (ja) * 2009-01-27 2012-07-19 アギア システムズ インコーポレーテッド 性能監視用クリティカルパス回路
JP4791581B2 (ja) * 2009-08-01 2011-10-12 株式会社半導体理工学研究センター サブスレッショルドディジタルｃｍｏｓ回路のための電源電圧制御回路及び制御方法
CN102044966B (zh) * 2009-10-26 2013-01-09 立锜科技股份有限公司 具有自适应电压位置控制的电源转换器控制电路及其控制方法
JP2011135297A (ja) * 2009-12-24 2011-07-07 Panasonic Corp フリップフロップ回路及び分周回路
CN101841901B (zh) * 2009-12-30 2013-01-02 中国科学院电子学研究所 射频信道闭环自动增益控制装置及方法
JP2012165606A (ja) * 2011-02-09 2012-08-30 Handotai Rikougaku Kenkyu Center:Kk 電源装置
JP5724775B2 (ja) * 2011-09-12 2015-05-27 ソニー株式会社 集積回路
US8633753B2 (en) * 2012-02-09 2014-01-21 Analog Devices, Inc. Clock distribution system and method for a multi-bit latch
JP2014140100A (ja) * 2013-01-21 2014-07-31 Sony Corp 位相比較回路及びデータ受信装置
ES2706477T3 (es) 2013-03-15 2019-03-29 Qualcomm Inc Arquitecturas de baja potencia

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020051510A1 (en) * 2000-10-19 2002-05-02 Hidemi Noguchi Phase/frequency comparator
US20090278520A1 (en) * 2008-05-08 2009-11-12 Perreault David J Power Converter with Capacitive Energy Transfer and Fast Dynamic Response
CN102257569A (zh) * 2009-01-12 2011-11-23 拉姆伯斯公司 时钟转发的低功率信号传输***

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IK JOON CHANG等: "Robust Level Converter for Sub-Threshold/Super-Threshold Operation:100 mV to 2.5 V", 《IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110546922A (zh) * 2016-11-23 2019-12-06 德吉润股份有限公司 分布式控制同步环形网络架构
CN110546922B (zh) * 2016-11-23 2022-05-10 德吉润股份有限公司 环形网络
CN115328255A (zh) * 2022-09-11 2022-11-11 北京工业大学 一种基于电压比较器的低功耗轻重负载转换ldo电路

Also Published As

Publication number Publication date
WO2014145066A3 (en) 2014-11-06
JP6517312B2 (ja) 2019-05-22
KR101965375B1 (ko) 2019-04-03
JP2018077871A (ja) 2018-05-17
EP2974018B1 (en) 2018-11-21
HUE042764T2 (hu) 2019-07-29
US20160013775A1 (en) 2016-01-14
CN105144579B (zh) 2018-06-01
US20140266369A1 (en) 2014-09-18
ES2706477T3 (es) 2019-03-29
KR20150129789A (ko) 2015-11-20
US9184733B2 (en) 2015-11-10
KR20190033665A (ko) 2019-03-29
JP6262330B2 (ja) 2018-01-17
US9595944B2 (en) 2017-03-14
WO2014145066A2 (en) 2014-09-18
KR101970612B1 (ko) 2019-08-13
EP2974018A2 (en) 2016-01-20
JP2016521400A (ja) 2016-07-21
CN107302350A (zh) 2017-10-27
CN107302350B (zh) 2020-11-27

Similar Documents

Publication Publication Date Title
CN105144579A (zh) 低功率架构
US20100176892A1 (en) Ultra Low Power Oscillator
US9742382B2 (en) Flip-flop for reducing dynamic power
US8004908B2 (en) Double edge triggered flip-flop circuit
CN105471410A (zh) 具有低时钟功率的触发器
KR20140113271A (ko) 클럭 캐스코드 상보 스위치 로직을 이용한 집적 클럭 게이팅 장치
CN106796813B (zh) 时钟选通触发器
US20150236676A1 (en) Reduced dynamic power d flip-flop
US7280000B2 (en) Apparatus and method for reducing power consumption within an oscillator
US8593193B1 (en) Complementary semi-dynamic D-type flip-flop
Saini et al. Low power dual edge triggered flip-flop
US8552785B2 (en) Pulse generator
CN101529723B (zh) 具有电容器比值可选工作周期的和到s-r锁存器的单输入亚阈值导电比较器的低压振荡器
Patel et al. Comparative analysis of adiabatic logic techniques
CN210274006U (zh) 一种提供任意频率及占空比的时钟发生电路与芯片
Chen et al. A dual-edged triggered explicit-pulsed level converting flip-flop with a wide operation range
US8482333B2 (en) Reduced voltage swing clock distribution
US10135425B1 (en) Power saving latches
JP3033719B2 (ja) 低消費電力半導体集積回路
CN115051561A (zh) 电压转换电路
CN114499506A (zh) 振荡器及时钟产生电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant