DE102014107271A1 - Halbleitermodul - Google Patents

Halbleitermodul Download PDF

Info

Publication number
DE102014107271A1
DE102014107271A1 DE102014107271.5A DE102014107271A DE102014107271A1 DE 102014107271 A1 DE102014107271 A1 DE 102014107271A1 DE 102014107271 A DE102014107271 A DE 102014107271A DE 102014107271 A1 DE102014107271 A1 DE 102014107271A1
Authority
DE
Germany
Prior art keywords
metallization layer
section
semiconductor
extensions
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014107271.5A
Other languages
English (en)
Other versions
DE102014107271B4 (de
Inventor
Andre Arens
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014107271.5A priority Critical patent/DE102014107271B4/de
Priority to US14/709,605 priority patent/US9668350B2/en
Priority to CN201510266831.8A priority patent/CN105097756B/zh
Publication of DE102014107271A1 publication Critical patent/DE102014107271A1/de
Application granted granted Critical
Publication of DE102014107271B4 publication Critical patent/DE102014107271B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

Die Erfindung betrifft ein Halbleitermodul (10), das eine Leiterplatte (10) aufweist, wenigstens einen in die Leiterplatte (10) eingebetteten ersten Halbleiterchip (1) und wenigstens einen in die Leiterplatte (10) eingebetteten zweiten Halbleiterchip (2). Jeder erste Halbleiterchip (1) weist einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12) auf, und jeder zweite Halbleiterchip (2) weist einen ersten Lastanschluss (21) und einen zweiten Lastanschluss (22) auf. Die Leiterplatte (10) umfasst außerdem eine strukturierte erste Metallisierungsschicht (4), die einen ersten Abschnitt (41) und einen zweiten Abschnitt (42) aufweist, sowie eine strukturierte zweite Metallisierungsschicht (5), die einen ersten Abschnitt (51), einen zweiten Abschnitt (52) und einen dritten Abschnitt (53) aufweist. Der erste Abschnitt (51) der zweiten Metallisierungsschicht (5) besitzt eine kammförmige Struktur mit mehreren ersten Fortsätzen (511), und der zweite Abschnitt (42) der ersten Metallisierungsschicht (4) besitzt eine kammförmige Struktur mit mehreren zweiten Fortsätzen (422). Der erste Abschnitt (51) der zweiten Metallisierungsschicht (5) und der zweite Abschnitt (42) der ersten Metallisierungsschicht (4) sind dadurch elektrisch leitend miteinander verbunden, dass die Leiterplatte (10) eine Anzahl erster Durchkontaktierungen (61) aufweist, von denen eine jede sowohl an einem der ersten Fortsätze (511) mit dem ersten Abschnitt (51) der zweiten Metallisierungsschicht (5) als auch an einem der zweiten Fortsätze (422) mit dem zweiten Abschnitt (42) der ersten Metallisierungsschicht (4) dauerhaft elektrisch leitend verbunden ist.

Description

  • Bei herkömmlichen Halbleitermodulen werden häufig Halbleiterchips verwendet, die jeweils zwei Lastanschlüsse aufweisen, welche auf einander entgegengesetzten Seiten des betreffenden Halbleiterchips angeordnet sind. Zu ihrer elektrischen Verschaltung werden die Halbleiterchips auf einem Trägersubstrat montiert. Hierzu werden sie an einem ihrer Lastanschlüsse an eine Metallisierung des Trägersubstrats gelötet, während der andere der Lastanschlüsse durch einen oder mehrere Bonddrähte angeschlossen wird. Unter anderem aufgrund der Verwendung von Bonddrähten besitzen derartige Halbleitermodule eine hohe Induktivität, die während des Betriebs des Halbleitermoduls zu unerwünschten Überspannungen führen kann.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein niederinduktives Halbleitermodul bereitzustellen. Diese Aufgabe wird durch ein Halbleitermodul gemäß Patentanspruch 1 gelöst.
  • Ein derartiges Halbleitermodul weist eine Leiterplatte mit einer strukturierten ersten Metallisierungsschicht und einer strukturierten zweiten Metallisierungsschicht auf, sowie wenigstens einen in die Leiterplatte eingebetteten ersten Halbleiterchip und wenigstens einen in die Leiterplatte eingebetteten zweiten Halbleiterchip. Die erste Metallisierungsschicht besitzt einen ersten Abschnitt und einen zweiten Abschnitt, und die zweite Metallisierungsschicht einen ersten Abschnitt, einen zweiten Abschnitt und einen dritten Abschnitt. Von den ersten Halbleiterchips und von den zweiten Halbleiterchips weist ein jeder einen ersten Lastanschluss und einen zweiten Lastanschluss auf. Weiterhin besitzt der erste Abschnitt der zweiten Metallisierungsschicht eine kammförmige Struktur mit mehreren ersten Fortsätzen, und der zweite Abschnitt der ersten Metallisierungsschicht besitzt eine kammförmige Struktur mit mehreren zweiten Fortsätzen.
  • Um den ersten Abschnitt der zweiten Metallisierungsschicht und den zweiten Abschnitt der ersten Metallisierungsschicht elektrisch leitend miteinander zu verbinden, weist die Leiterplatte eine Anzahl erster Durchkontaktierungen auf, von denen eine jede sowohl an einem der ersten Fortsätze mit dem ersten Abschnitt der zweiten Metallisierungsschicht als auch an einem der zweiten Fortsätze mit dem zweiten Abschnitt der ersten Metallisierungsschicht dauerhaft elektrisch leitend verbunden ist.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren erläutert. Es zeigen:
  • 1 ein Schaltbild einer Halbleiteranordnung mit einem Halbleitermodul und einem Zwischenkreismodul.
  • 2A eine Draufsicht auf ein Halbleitermodul.
  • 2B eine Schnittansicht des Halbleitermoduls gemäß 2A in einer Schnittebene E1-E1.
  • 2C eine Schnittansicht des Halbleitermoduls gemäß 2A in einer Schnittebene E2-E2.
  • 3 eine Draufsicht die erste Metallisierungsschicht der Leiterplatte des Halbleitermoduls gemäß 2A.
  • 4 eine Draufsicht die zweite Metallisierungsschicht der Leiterplatte des Halbleitermoduls gemäß 2A.
  • 5 eine Schnittansicht einer Halbeitermodulanordnung mit einem Halbleitermodul gemäß 2B und einem an diesem angeschlossenen Zwischenkreiskondensatormodul.
  • Sofern nicht anders angegeben, bezeichnen in den Figuren gleiche Bezugszeichen gleiche oder gleichwirkende Elemente.
  • 1 zeigt ein Schaltbild einer Halbeitermodulanordnung mit einem Halbleitermodul 10 und einem Zwischenkreiskondensatormodul 20. Das Halbleitermodul 10 weist eine Halbbrückenschaltung mit wenigstens einem ersten Halbleiterchip 1 und wenigstens einem zweiten Halbleiterchip 2. Im Fall von mehr als einem ersten Halbleiterchip 1 sind die ersten Halbleiterchips 1 elektrisch parallel geschaltet. Entsprechend sind die zweiten Halbleiterchips 2 im Fall von mehr als einem zweiten Halbleiterchip 2 elektrisch parallel geschaltet. In dem gezeigten Beispiel sind die ersten Halbleiterchips 1 und die zweiten Halbleiterchips 2 als MOSFETs ausgebildet. Ebenso könnten die ersten Halbleiterchips 1 und die zweiten Halbleiterchips 2 auch als IGBTs ausgebildet sein, als Thyristoren, oder als beliebige andere steuerbare Halbleiterbauelemente, oder als Dioden. Prinzipiell kann die Menge der ersten und zweiten Halbleiterchips 1, 2 aber verschiedene Typen von Halbleiterbauelementen enthalten.
  • Jeder der ersten Halbleiterchips 1 weist einen ersten Lastanschluss 11 und einen zweiten Lastanschluss 12 auf. Auch jeder der zweiten Halbleiterchips 2 weist einen ersten Lastanschluss 21 und einen zweiten Lastanschluss 22 auf. Bei dem ersten und zweiten Lastanschluss eines ersten oder zweiten Halbleiterchips kann es sich beispielsweise um einen Drain-Anschluss und einen Source-Anschluss dieses Halbleiterchips handeln, oder um einen Source-Anschluss und einen Drain-Anschluss, oder um einen Emitter-Anschluss und einen Kollektor-Anschluss, oder um einen Kollektor-Anschluss und einen Emitter-Anschluss, oder um einen Anoden-Anschluss und einen Kathoden-Anschluss, oder um einen Kathoden-Anschluss und einen Anoden-Anschluss.
  • Optional können die ersten Halbleiterchips 1 jeweils noch einen Steueranschluss 13 aufweisen, und/oder die zweiten Halbleiterchips 2 können optional jeweils noch einen Steueranschluss 23 aufweisen. Bei solchen Steueranschlüssen 13, 23 kann es sich um Gate- oder Basisanschlüsse handeln. Mit Hilfe der Steueranschlüsse kann eine zwischen dem ersten und zweiten Lastanschluss desselben Halbleiterchips ausgebildete Laststrecke eingeschaltet (= elektrisch leitender Zustand) werden, oder ausgeschaltet (= elektrisch sperrender Zustand).
  • Im Fall von zwei oder mehr ersten Halbleiterchips 1 sind deren erste Lastanschlüsse 11 elektrisch leitend miteinander verbunden, und auch deren zweite Lastanschlüsse 12 sind elektrisch leitend miteinander verbunden. Soweit die mindestens zwei ersten Halbleiterchips 1 dabei jeweils einen Steueranschluss 13 aufweisen, sind auch diese elektrisch leitend miteinander verbunden (in 1 der Übersichtlichkeit halber nicht gezeigt). Alternativ kann jedem der Steueranschlüsse 13 auch ein Gatewiderstand vorgeschaltet sein. In diesem Fall werden die Steueranschlüsse 13 nicht direkt über eine oder mehrere niederohmige Verbindungsleitungen miteinander verbunden, sondern diejenigen Anschlüsse der Gatewiderstände, die elektrisch dem zugehörigen Steueranschluss 13 abgewandt sind.
  • Entsprechend sind im Fall von zwei oder mehr zweiten Halbleiterchips 2 deren erste Lastanschlüsse 21 elektrisch leitend miteinander verbunden, und auch deren zweite Lastanschlüsse 22 sind elektrisch leitend miteinander verbunden. Soweit die mindestens zwei zweiten Halbleiterchips 2 dabei jeweils einen Steueranschluss 23 aufweisen, sind auch diese elektrisch leitend miteinander verbunden (in 1 der Übersichtlichkeit halber nicht gezeigt). Alternativ kann jedem der Steueranschlüsse 23 auch ein Gatewiderstand vorgeschaltet sein. In diesem Fall werden die Steueranschlüsse 23 nicht direkt über eine oder mehrere niederohmige Verbindungsleitungen miteinander verbunden, sondern diejenigen Anschlüsse der Gatewiderstände, die elektrisch dem zugehörigen Steueranschluss 13 abgewandt sind.
  • Unabhängig davon, wie viele erste Halbleiterchips 1 und wie viele zweite Halbleiterchips 2 vorhanden sind, sind die ersten Lastanschlüsse 21 der zweiten Halbleiterchips 2 mit den zweiten Lastanschlüsse 12 der ersten Halbleiterchips 1 miteinander sowie mit einem Phasenausgang Ph elektrisch leitend verbunden. Hierdurch entsteht eine Halbbrückenschaltung, zu deren Betrieb die ersten Lastanschlüsse 11 der ersten Halbleiterchips 1 an ein erstes elektrisches Versorgungspotential V1 und die zweiten Lastanschlüsse 22 der zweiten Halbleiterchips 2 an ein vom ersten elektrischen Versorgungspotential V1 verschiedenes zweites elektrisches Versorgungspotential V2 angeschlossen werden können. Bei dem Ausführungsbeispiel gemäß 1 ist V1 größer als V2, allerdings kann V1 – je nach Art der ersten und zweiten Halbleiterchips 1, 2, – grundsätzlich auch kleiner als V2 gewählt werden.
  • Sind die Laststrecken eines, mehrerer oder sämtlicher erster Halbleiterchips 1 eingeschaltet und zugleich die Laststrecken sämtlicher zweiter Halbleiterchips 2 ausgeschaltet, so liegt an dem Phasenausgang Ph (abgesehen von einem geringen Spannungsabfall über den Laststrecken der ersten Halbleiterchips 1) das erste Versorgungspotential V1 an. Entsprechend umgekehrt liegt an dem Phasenausgang Ph (abgesehen von einem geringen Spannungsabfall über den Laststrecken der zweiten Halbleiterchips 2) das zweite Versorgungspotential V2 an, wenn die Laststrecken eines, mehrerer oder sämtlicher zweiter Halbleiterchips 2 eingeschaltet und zugleich die Laststrecken sämtlicher erster Halbleiterchips 1 ausgeschaltet sind.
  • Das Zwischenkreiskondensatormodul 20 weist einen oder mehrere Kondensatoren C auf, die im Fall von wenigstens zwei Kondensatoren C elektrisch parallel geschaltet sind. Das Zwischenkreiskondensatormodul 20 ist elektrisch dadurch an das Halbleitermodul 10 angeschlossen, dass von den beiden Anschlüssen dieser Parallelschaltung ist einer an die ersten Lastanschlüsse 11 sämtlicher erster Halbleiterchips 1 angeschlossen ist, und der andere an die zweiten Lastanschlüsse 22 sämtlicher zweiter Halbleiterchips 2.
  • 2A zeigt eine Draufsicht auf ein Halbleitermodul 10, das zum Beispiel eine Schaltung enthalten kann, wie sie bezugnehmend auf 1 erläutert wurde. Das Halbleitermodul 10 weist eine Leiterplatte auf, in die sämtliche ersten Halbleiterchips 1 und sämtliche zweiten Halbleiterchips 2 eingebettet sind. In der Ansicht gemäß 2A sind die Positionen der ersten und zweiten Halbleiterchips 1, 2 verdeckt und deshalb nur gestrichelt dargestellt. Die 2B und 2C zeigen Schnittansichten des Halbleitermoduls 10 gemäß 2A in Schnittebenen E1-E1 bzw. E2-E2.
  • Das Halbleitermodul 10 weist eine Leiterplatte 70 mit einer ersten Metallisierungsschicht 4 und einer zweiten Metallisierungsschicht 5 auf, sowie ein zwischen der ersten Metallisierungsschicht 4 und der zweiten Metallisierungsschicht 5 angeordnetes Dielektrikum 7. Die ersten Halbleiterchips 1 und die zweiten Halbleiterchips 2 sind ebenfalls zwischen der ersten Metallisierungsschicht 4 und der zweiten Metallisierungsschicht 5 angeordnet und damit in die Leiterplatte 70 eingebettet. Außerdem weist die Leiterplatte 70 eine optionale Durchgangsöffnung 15 zur Aufnahme einer Befestigungsschraube auf. Die erste Metallisierungsschicht 4 und/oder die zweite Metallisierungsschicht 5 können, jeweils optional, als ebene Schicht ausgebildet sein.
  • Jeder der ersten Halbleiterchips 1 weist einen ersten Lastanschluss 11 und einen zweiten Lastanschluss 12 auf, die an einander entgegengesetzten Seiten des betreffenden ersten Halbleiterchips 1 angeordnet sind. Entsprechend weist jeder zweite Halbleiterchip 2 einen ersten Lastanschluss 21 und einen zweiten Lastanschluss 22 auf. Die ersten Lastanschlüsse 11 und 21 befinden sich jeweils an der der ersten Metallisierungsschicht 4 zugewandten Seite des betreffenden Halbleiterchips 1, 2, und die zweiten Lastanschlüsse 12 und 22 jeweils an der der zweiten Metallisierungsschicht 5 zugewandten Seite des betreffenden Halbleiterchips 1, 2.
  • Die erste Metallisierungsschicht 4 weist mindestens zwei Abschnitte auf, nämlich einen ersten Abschnitt 41 und einen zweiten Abschnitt 42. Außerdem weist die zweite Metallisierungsschicht 5 mindestens drei Abschnitte auf, nämlich einen ersten Abschnitt 51, einen zweiten Abschnitt 52 und einen dritten Abschnitt 53. Die Abschnitte 41, 42, 51, 52, 53 sind jeweils zusammenhängend. Das bedeutet, dass zwei beliebige Stellen des betreffenden, zusammenhängenden Abschnitts elektrisch leitend miteinander verbunden sind. Weiterhin sind verschiedene der Abschnitte 41, 42, 51, 52, 53 voneinander beabstandet und nicht oder zumindest nicht dauerhaft elektrisch leitend miteinander verbunden.
  • Der zweite Lastanschluss 12 eines jeden ersten Halbleiterchips 1 ist mit dem ersten Abschnitt 51 der zweiten Metallisierungsschicht 5 dauerhaft elektrisch leitend verbunden, der erste Lastanschluss 21 eines jeden zweiten Halbleiterchips 2 ist mit dem zweiten Abschnitt 42 der ersten Metallisierungsschicht 4 dauerhaft elektrisch leitend verbunden. Um die Parallelschaltung der Laststrecken der ersten Halbleiterchips 1 mit der Parallelschaltung der Laststrecken der zweiten Halbleiterchips 2 wie in 1 gezeigt in Reihe zu schalten, sind die zweiten Lastanschlüsse 12 der ersten Halbleiterchips 1 und die ersten Lastanschlüsse 21 der zweiten Halbleiterchips 2 dauerhaft elektrisch leitend miteinander verbunden, was mit Hilfe einer Mehrzahl von ersten Durchkontaktierungen 61 erfolgt, die jeweils den zweiten Abschnitt 42 der ersten Metallisierungsschicht 4 und den ersten Abschnitt 51 der zweiten Metallisierungsschicht 5 dauerhaft elektrisch leitend miteinander verbinden.
  • Hierzu weist der erste Abschnitt 51 der zweiten Metallisierungsschicht 5 eine kammförmige Struktur mit mehreren ersten Fortsätzen 511 auf, und der zweite Abschnitt 42 der ersten Metallisierungsschicht 4 weist ebenfalls eine kammförmige Struktur mit mehreren zweiten Fortsätzen 422 auf. Eine jede der ersten Durchkontaktierungen 61 ist zwischen einem der ersten Fortsätze 511 und einem der zweiten Fortsätze 422 angeordnet und dabei an diesen Fortsätzen 511 und 422 an die zweite Metallisierungsschicht 5 bzw. an die erste Metallisierungsschicht 4 angeschlossen. Jeweils einer der ersten Fortsätze 511 und einer der zweiten Fortsätze 422 bilden ein Paar, so dass eine Mehrzahl, beispielsweise wenigstens 3, wenigstens 4 oder wenigstens 5, verschiedene Paare (511; 422) vorliegen, zwischen denen jeweils eine andere der ersten Durchkontaktierungen 61 angeordnet und an den Fortsätzen 511 und 422 dieses Paares mit dem ersten Abschnitt 51 der zweiten Metallisierungsschicht 5 bzw. mit dem zweiten Abschnitt 42 der ersten Metallisierungsschicht 4 dauerhaft elektrisch leitend verbunden ist. Indem die mit Hilfe der ersten Durchkontaktierungen 61 realisierte, dauerhaft elektrisch leitende Verbindung zwischen dem ersten Abschnitt 51 der zweiten Metallisierungsschicht 5 bzw. mit dem zweiten Abschnitt 42 der ersten Metallisierungsschicht 4 an den deren die jeweilige kammförmige Struktur bildenden Fortsätzen 511 bzw. 422 erfolgt, entsteht eine sehr niederinduktive elektrische Verbindung zwischen den zweiten Lastanschlüssen 12 der ersten Halbleiterchips 1 und den ersten Lastanschlüssen 21 der zweiten Halbleiterchips 2.
  • Optional kann das Halbleitermodul 10 noch eine weitere, mit Hilfe von Durchkontaktierungen und kammförmigen Strukturen realisierte dauerhaft elektrisch leitende Verbindung zwischen einem Abschnitt der ersten Metallisierungsschicht 4 und einem Abschnitt der zweiten Metallisierungsschicht 5 aufweisen, wie dies beispielhaft zwischen dem ersten Abschnitt 41 der ersten Metallisierungsschicht 4 und dem dritten Abschnitt 53 der zweiten Metallisierungsschicht 5 der Fall ist.
  • Hierzu weist der erste Abschnitt 41 der ersten Metallisierungsschicht 4 eine kammförmige Struktur mit mehreren dritten Fortsätzen 413 auf, und der dritte Abschnitt 53 der zweiten Metallisierungsschicht 5 weist eine kammförmige Struktur mit mehreren vierten Fortsätzen 534 auf. Eine jede der zweiten Durchkontaktierungen 62 ist zwischen einem der dritten Fortsätze 413 und einem der vierte Fortsätze 534 angeordnet und dabei an diesen Fortsätzen 534 und 413 an die zweite Metallisierungsschicht 5 bzw. an die erste Metallisierungsschicht 4 angeschlossen. Jeweils einer der dritten Fortsätze 413 und einer der vierten Fortsätze 534 bilden ein Paar, so dass eine Mehrzahl, beispielsweise wenigstens 3, wenigstens 4 oder wenigstens 5, verschiedene Paare (413; 534) vorliegen, zwischen denen jeweils eine andere der zweiten Durchkontaktierungen 62 angeordnet und an den Fortsätzen 534 und 413 dieses Paares mit dem dritten Abschnitt 53 der zweiten Metallisierungsschicht 5 bzw. mit dem ersten Abschnitt 41 der ersten Metallisierungsschicht 4 dauerhaft elektrisch leitend verbunden ist.
  • In 2A sind außerdem noch – jeweils gepunktet – Montagefläche für die Montage von elektrischen Anschlusslaschen (zum Beispiel von Anschlusslaschen 65, 66, wie sie bezugnehmend auf 5 noch erläutert werden) dargestellt, an denen die Anschlusslaschen auf der zweiten Metallisierungsschicht 5 montiert werden können.
  • 3 zeigt nur die erste Metallisierungsschicht 4 mit ihren ersten und zweiten Abschnitten 41 bzw. 42 in Draufsicht. Entsprechend zeigt 4 nur die zweite Metallisierungsschicht 5 mit ihren ersten, zweiten und dritten Abschnitten 51, 52 bzw. 53, ebenfalls in Draufsicht. Die Blickrichtungen der 3 und 4 sind dabei identisch mit der Blickrichtung gemäß 2A. Soweit sich in 4 die zweite Metallisierungsschicht 5 nicht bis zum seitlichen Rand der Leiterplatte 70 erstreckt, ist dieser seitliche Rand anhand einer gestrichpunkteten mit Einfachstrichen und Doppelpunkten dargestellt. In beiden 3 und 4 sind außerdem die Positionen der ersten und zweiten Durchkontaktierungen 61 bzw. 62 anhand gestrichelter Kreise dargestellt.
  • Gemäß einer in 3 dargestellten Option können die kammförmige Struktur des ersten Abschnitts 41 der ersten Metallisierungsschicht 4 und die kammförmige Struktur des zweiten Abschnitts 42 der ersten Metallisierungsschicht 4 ineinander greifen, wodurch die zweiten Fortsätze 422 und die dritten Fortsätze 413 entlang einer geraden Linie hintereinander angeordnet sind.
  • Entsprechend können gemäß einer in 4 dargestellten Option die kammförmige Struktur des ersten Abschnitts 51 der zweiten Metallisierungsschicht 5 und die kammförmige Struktur des dritten Abschnitts 53 der zweiten Metallisierungsschicht 5 ineinander greifen, wodurch die ersten Fortsätze 511 und die vierten Fortsätze 534 entlang einer geraden Linie hintereinander angeordnet sind.
  • Durch die elektrisch leitende Verbindung zweier Abschnitte verschiedener (z. B. jeweils ebener, voneinander beabstandeter und parallel zueinander verlaufender) Metallisierungsschichten einer Leiterplatte sowie mit Hilfe von Durchkontaktierungen, die jeweils sowohl an einem Fortsatz einer kammartigen Struktur eines dieser Abschnitte an diesen einen Abschnitt als auch an einem Fortsatz einer kammartigen Struktur des anderen dieser Abschnitte an diesen anderen Abschnitt dauerhaft elektrisch leitend angeschlossen sind, lässt sich ein elektrisches Potential niederinduktiv von der einen Metallisierungsschicht in die andere Metallisierungsschicht transferieren. Hierdurch kann auf die Verwendung von Bonddrähten zur Herstellung einer elektrisch leitenden Verbindung der beiden Abschnitte verzichtet werden. Der Vorteil der niederinduktiven elektrisch leitenden Verbindung besteht darin, dass das Auftreten schädlicher Überspannungen, beispielsweise beim Abschalten eines die ersten oder zweiten Halbleiterchips 1, 2 durchfließenden elektrischen Stroms, vermieden werden kann.
  • Mit Hilfe derartiger elektrischer Verbindungen lässt sich zum Beispiel auch ein sehr einfacher Aufbau des Halbleitermoduls 10 erreichen. Beispielsweise kann eine Leiterplatte 70 nur genau zwei in verschiedenen Ebenen zueinander parallel verlaufende Metallisierungsschichten aufweisen. Grundsätzlich kann eine Leiterplatte 70 aber auch mehr als zwei in mindestens drei paarweise verschiedenen Ebenen angeordnete, zueinander parallel verlaufende Metallisierungsschichten 4, 5 aufweisen.
  • Bei den gezeigten Ausführungsbeispielen können die erste und/oder die zweite Metallisierungsschicht 4, 5, beispielsweise zum Verschalten der Gateanschlüsse 13 und 23 (1) noch weitere Leiterbahnen aufweisen, die jedoch in den Figuren der Übersichtlichkeit halber nicht dargestellt sind.
  • 5 zeigt noch eine Halbleiteranordnung, bei der ein Zwischenkreiskondensatormodul 20 an das Halbleitermodul 10 gemäß 2B angeschlossen ist. Das Zwischenkreiskondensatormodul 20 weist eine weitere Leiterplatte 90 mit wenigstens einer strukturierten Metallisierungsschicht 8 auf einem dielektrischen Träger 9 auf. Die weitere Leiterplatte 90 ist mit einem oder mehreren Zwischenkreiskondensatoren C bestückt, die im Fall von mehreren Zwischenkreiskondensatoren C wie bezugnehmend auf 1 erläutert elektrisch parallel geschaltet sein können.
  • Die elektrische Verbindung zwischen dem Halbleitermodul 10 und dem Zwischenkreiskondensatormodul 20 erfolgt mit Hilfe von wenigstens zwei Anschlusslaschen 65, 66 des Halbleitermoduls 10, von denen eine jede an einem Ende stoffschlüssig und elektrisch leitend mit einem Abschnitt 52, 53 der zweiten Metallisierungsschicht 5 verbunden ist. An ihren anderen Enden können die Anschlusslaschen 65, 66, jeweils auf beliebige Weise, beispielsweise durch Einpressen oder Einlöten, mit verschiedenen Abschnitten 81 bzw. 82 der Metallisierungsschicht 8 verbunden sein. Hierzu kann ein jeder der Abschnitte 81 und 82 eine Einpressöffnung oder Lötöffnung aufweisen. Alternativ zu einer weiteren Leiterplatte 90 kann die elektrische Verbindung der bestückten ersten Leiterplatte 70 mit dem oder den Zwischenkreiskondensatoren C auch mit Hilfe einer metallischen Verschienung erfolgen, die wenigstens zwei Blechstreifen enthält.

Claims (12)

  1. Halbleitermodul (10), das aufweist: eine Leiterplatte (10) mit einer strukturierten ersten Metallisierungsschicht (4), die einen ersten Abschnitt (41) und einen zweiten Abschnitt (42) aufweist, sowie mit einer strukturierten zweiten Metallisierungsschicht (5), die einen ersten Abschnitt (51), einen zweiten Abschnitt (52) und einen dritten Abschnitt (53) aufweist; wenigstens einen in die Leiterplatte (10) eingebetteten ersten Halbleiterchip (1), von denen ein jeder einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12) aufweist; wenigstens einen in die Leiterplatte (10) eingebetteten zweiten Halbleiterchip (2), von denen ein jeder einen ersten Lastanschluss (21) und einen zweiten Lastanschluss (22) aufweist; wobei der erste Abschnitt (51) der zweiten Metallisierungsschicht (5) eine kammförmige Struktur mit mehreren ersten Fortsätzen (511) aufweist; der zweite Abschnitt (42) der ersten Metallisierungsschicht (4) eine kammförmige Struktur mit mehreren zweiten Fortsätzen (422) aufweist; und der erste Abschnitt (51) der zweiten Metallisierungsschicht (5) und der zweite Abschnitt (42) der ersten Metallisierungsschicht (4) dadurch elektrisch leitend miteinander verbunden sind, dass die Leiterplatte (10) eine Anzahl erster Durchkontaktierungen (61) aufweist, von denen eine jede sowohl an einem der ersten Fortsätze (511) mit dem ersten Abschnitt (51) der zweiten Metallisierungsschicht (5) als auch an einem der zweiten Fortsätze (422) mit dem zweiten Abschnitt (42) der ersten Metallisierungsschicht (4) dauerhaft elektrisch leitend verbunden ist.
  2. Halbleitermodul (10) nach Anspruch 1, bei dem ein jeder der ersten Halbleiterchips (1) und ein jeder der zweiten Halbleiterchips (2) zwischen der ersten Metallisierungsschicht (4) und der zweiten Metallisierungsschicht (5) angeordnet ist.
  3. Halbleitermodul (10) nach Anspruch 1 oder 2, bei dem bei einem jeden der ersten Halbleiterchips (1) dessen erster Lastanschluss (11) an der der ersten Metallisierungsschicht (4) zugewandten Seite des betreffenden ersten Halbleiterchips (1) angeordnet ist; und dessen zweiter Lastanschluss (12) an der der zweiten Metallisierungsschicht (5) zugewandten Seite des betreffenden ersten Halbleiterchips (1) angeordnet ist.
  4. Halbleitermodul (10) nach einem der vorangehenden Ansprüche, bei dem bei einem jeden der zweiten Halbleiterchips (2) dessen erster Lastanschluss (21) an der der ersten Metallisierungsschicht (4) zugewandten Seite des betreffenden zweiten Halbleiterchips (2) angeordnet ist; und dessen zweiter Lastanschluss (22) an der der zweiten Metallisierungsschicht (5) zugewandten Seite des betreffenden zweiten Halbleiterchips (2) angeordnet ist.
  5. Halbleitermodul (10) nach einem der vorangehenden Ansprüche, bei dem der zweite Lastanschluss (12) eines jeden ersten Halbleiterchips (1) mit dem ersten Abschnitt (51) der zweiten Metallisierungsschicht (5) dauerhaft elektrisch leitend verbunden ist; und/oder der erste Lastanschluss (21) eines jeden zweiten Halbleiterchips (2) mit dem zweiten Abschnitt (42) der ersten Metallisierungsschicht (4) dauerhaft elektrisch leitend verbunden ist.
  6. Halbleitermodul (10) nach einem der vorangehenden Ansprüche, bei dem eine jede der ersten Durchkontaktierungen (61) zwischen einem anderen Paar (511, 422) aus jeweils einem der ersten Fortsätze (511) und einem der zweiten Fortsätze (422) angeordnet ist.
  7. Halbleitermodul (10) nach einem der vorangehenden Ansprüche, bei dem der zweite Abschnitt (42) der ersten Metallisierungsschicht (4) und der erste Abschnitt (51) der zweiten Metallisierungsschicht (5) nicht durch eine Drahtbondverbindung elektrisch leitend miteinander verbunden sind.
  8. Halbleitermodul (10) nach einem der vorangehenden Ansprüche, bei dem der erste Lastanschluss (11) eines jeden der ersten Halbleiterchips (1) mit dem ersten Abschnitt (41) der ersten Metallisierungsschicht (4) dauerhaft elektrisch leitend verbunden ist; und/oder der zweite Lastanschluss (22) eines jeden der zweiten Halbleiterchips (2) mit dem zweiten Abschnitt (52) der zweiten Metallisierungsschicht (5) dauerhaft elektrisch leitend verbunden ist.
  9. Halbleitermodul (10) nach Anspruch 8, bei dem der erste Abschnitt (41) der ersten Metallisierungsschicht (4) eine kammförmige Struktur mit mehreren dritten Fortsätzen (413) aufweist; der dritte Abschnitt (53) der zweiten Metallisierungsschicht (5) eine kammförmige Struktur mit mehreren vierten Fortsätzen (534) aufweist; und der erste Abschnitt (41) der ersten Metallisierungsschicht (4) und der dritte Abschnitt (53) der zweiten Metallisierungsschicht (5) dadurch elektrisch leitend miteinander verbunden sind, dass die Leiterplatte (10) eine Anzahl zweiter Durchkontaktierungen (62) aufweist, von denen eine jede sowohl an einem der dritten Fortsätze (413) mit dem ersten Abschnitt (41) der ersten Metallisierungsschicht (4) als auch an einem der vierten Fortsätze (534) mit dem dritten Abschnitt (53) der zweiten Metallisierungsschicht (5) dauerhaft elektrisch leitend verbunden ist.
  10. Halbleitermodul (10) nach Anspruch 9, bei dem die kammförmige Struktur des ersten Abschnitts (41) der ersten Metallisierungsschicht (4) und die kammförmige Struktur des zweiten Abschnitts (42) der ersten Metallisierungsschicht (4) ineinander greifen; und/oder die kammförmige Struktur des ersten Abschnitts (51) der zweiten Metallisierungsschicht (5) und die kammförmige Struktur des dritten Abschnitts (53) der zweiten Metallisierungsschicht (5) ineinander greifen.
  11. Halbleitermodul (10) nach einem der vorangehenden Ansprüche, bei dem der erste Abschnitt (41) der ersten Metallisierungsschicht (4) und der dritte Abschnitt (53) der zweiten Metallisierungsschicht (5) nicht durch eine Drahtbondverbindung elektrisch leitend miteinander verbunden sind.
  12. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem die erste Metallisierungsschicht (4) als ebene Schicht ausgebildet ist; und/oder die zweite Metallisierungsschicht (5) als ebene Schicht ausgebildet ist.
DE102014107271.5A 2014-05-23 2014-05-23 Halbleitermodul Active DE102014107271B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102014107271.5A DE102014107271B4 (de) 2014-05-23 2014-05-23 Halbleitermodul
US14/709,605 US9668350B2 (en) 2014-05-23 2015-05-12 Semiconductor module with low inductance load connections
CN201510266831.8A CN105097756B (zh) 2014-05-23 2015-05-22 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014107271.5A DE102014107271B4 (de) 2014-05-23 2014-05-23 Halbleitermodul

Publications (2)

Publication Number Publication Date
DE102014107271A1 true DE102014107271A1 (de) 2015-11-26
DE102014107271B4 DE102014107271B4 (de) 2019-11-07

Family

ID=54431604

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014107271.5A Active DE102014107271B4 (de) 2014-05-23 2014-05-23 Halbleitermodul

Country Status (3)

Country Link
US (1) US9668350B2 (de)
CN (1) CN105097756B (de)
DE (1) DE102014107271B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346765B (zh) * 2016-05-04 2019-11-26 通用电气公司 桥臂电路封装组件及全桥电路封装组件
CN109541424B (zh) * 2018-10-10 2020-02-21 广东省崧盛电源技术有限公司 一种测试pdfn封装mos管电应力装置及开关电源

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280194A (en) * 1988-11-21 1994-01-18 Micro Technology Partners Electrical apparatus with a metallic layer coupled to a lower region of a substrate and metallic layer coupled to a lower region of a semiconductor device
JP2002033456A (ja) * 2000-07-18 2002-01-31 Seiko Epson Corp 半導体集積回路における容量素子及びその電源配線
ATE311017T1 (de) * 2001-09-28 2005-12-15 Siemens Ag Anordnung mit leistungshalbleiterbauelementen zur leistungssteuerung hoher ströme und anwendung der anordnung
DE10205450A1 (de) * 2002-02-08 2003-08-28 Infineon Technologies Ag Schaltungsträger und Herstellung desselben
TW200518345A (en) * 2003-08-08 2005-06-01 Renesas Tech Corp Semiconductor device
US7791208B2 (en) * 2007-09-27 2010-09-07 Infineon Technologies Ag Power semiconductor arrangement
US8664043B2 (en) * 2009-12-01 2014-03-04 Infineon Technologies Ag Method of manufacturing a laminate electronic device including separating a carrier into a plurality of parts
US8987879B2 (en) * 2011-07-06 2015-03-24 Infineon Technologies Ag Semiconductor device including a contact clip having protrusions and manufacturing thereof
US9123983B1 (en) * 2012-07-20 2015-09-01 Hittite Microwave Corporation Tunable bandpass filter integrated circuit
US9337159B2 (en) * 2013-12-13 2016-05-10 Infineon Technologies Ag Semiconductor package with integrated microwave component
US10211158B2 (en) * 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module

Also Published As

Publication number Publication date
CN105097756B (zh) 2018-02-02
US20150342055A1 (en) 2015-11-26
DE102014107271B4 (de) 2019-11-07
US9668350B2 (en) 2017-05-30
CN105097756A (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
DE102015115271B4 (de) Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
DE102008049193B4 (de) Niederinduktive Leistungshalbleiteranordnung
DE19928788B4 (de) Elektronisches Keramikbauelement
DE102015101086B4 (de) Leistungshalbleitermodulanordnung
DE102011088322B4 (de) VERBINDUNGSSYSTEM ZUM ELEKTRISCHEN ANSCHLIEßEN ELEKTRISCHER GERÄTE, LEISTUNGSHALBLEITERMODULSYSTEM, VERFAHREN ZUM VERBINDEN EINES ELEKTRISCH LEITENDEN ERSTEN ANSCHLUSSES UND EINES ELEKTRISCH LEITENDEN ZWEITEN ANSCHLUSSES, UND VERFAHREN ZUR HERSTELLUNG
DE1069235B (de)
DE112015000733T5 (de) Schaltungsbaugruppe, Struktur aus verbundenen Sammelschienen und elektrischer Verteiler
DE2938712A1 (de) Bedruckte schaltungsplatte
DE112016000839T5 (de) Substrateinheit
DE102017215419A1 (de) Kondensatoreinheit und Baugruppe für eine Leistungselektronik
DE102014000126A1 (de) Leiterplatte, Schaltung und Verfahren zur Herstellung einer Schaltung
DE102016212032A1 (de) Halbleitermodul
DE112016000588B4 (de) Schaltungsanordnung
DE102015113514A1 (de) Schweissen und Löten von Transistorzuleitungen
EP3032581A1 (de) Schaltzellenanordnung für Wechselrichter
DE102013215588A1 (de) Leiterplattenanordnung, Steuervorrichtung für ein Kühlerlüftermodul und Verfahren
DE102014107271B4 (de) Halbleitermodul
DE112016000586T5 (de) Schaltungsanordnung
DE102013100700B3 (de) Verfahren zur herstellung einer halbleitermodulanordnung
EP2091081B1 (de) Schaltungsanordnung mit Bondverbindung
DE112015003374B4 (de) Schaltungsanordnung
DE3626151A1 (de) Spannungszufuehrung fuer eine integrierte halbleiterschaltung
DE102015115819A1 (de) Leiterbrückenelement sowie Bestückungsgurt und Leiterplatten mit einem solchen
DE112018004107T5 (de) Strommessvorrichtung
DE202013105809U1 (de) Leistungshalbleitermodul und Kontaktierungsanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative