CN105097652A - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN105097652A CN105097652A CN201410191465.XA CN201410191465A CN105097652A CN 105097652 A CN105097652 A CN 105097652A CN 201410191465 A CN201410191465 A CN 201410191465A CN 105097652 A CN105097652 A CN 105097652A
- Authority
- CN
- China
- Prior art keywords
- wafer
- electrolysis
- pinch
- metal
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体器件的制造方法,所述方法包括:提供晶圆,所述晶圆的硅通孔中已填充第一金属层,所述第一金属层存在夹断现象;提供电解池,对所述晶圆进行电解,以去除存在夹断现象的部分所述第一金属层,并形成凹槽;在所述凹槽的底部和侧壁形成种子层;进行电化学镀步骤,以在所述种子层上形成第二金属层。根据本发明的制造工艺通过对硅通孔中金属层存在夹断现象的晶圆进行再处理,实现晶圆的再利用,降低成产成本,进而提高器件的良品率。
Description
技术领域
本发明涉及半导体制造工艺,尤其涉及一种半导体器件的制造方法。
背景技术
硅通孔技术(TSV,Through-Silicon-Via)是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通,实现芯片之间互连的技术。与以往的IC封装键合和使用凸点的叠加技术不同,TSV能够使芯片在三维方向堆叠的密度最大,外形尺寸最小,并且大大改善芯片速度和低功耗的性能。
现有硅通孔的制作方法包括以下步骤:步骤一、提供半导体衬底,刻蚀所述半导体衬底,形成凹槽;步骤二、在所述凹槽的侧壁和底部沉积形成氧化物隔离层;步骤三、在所述凹槽的侧壁和底部上依次形成扩散阻挡层和种子层;步骤四、使用电化学电镀(Electro-ChemicalPlating,ECP)的方法形成金属层填充所述凹槽。步骤五、执行平坦化步骤,得到硅通孔。
需要注意的是,目前在ECP过程中硅通孔中填充的金属材料可能发生夹断(pinchoff)现象,如图1a和图1b所示。这种夹断现象的发生与ECP镀液的使用寿命以及化学试剂中添加剂浓度的变化都可能有关,通常在镀液即将超过使用寿命、加速剂浓度低于预定浓度8~10%以及抑制剂浓度超过预定浓度8~12%时,都可能引起硅通孔中填充金属材料夹断的现象产生,目前对于发生这种缺陷的晶圆没有再处理利用的方法,只能进行报废,大大增加了生产成本。
因此,有必要提出一种新的制造方法,以解决上述技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题,本发明提出了一种半导体器件的制造方法,包括下列步骤:
提供晶圆,所述晶圆的硅通孔中已填充第一金属层,所述第一金属层存在夹断现象;提供电解池,对所述晶圆进行电解,以去除存在夹断现象的部分所述第一金属层,并形成凹槽;在所述凹槽的底部和侧壁形成种子层;进行电化学镀步骤,以在所述种子层上形成第二金属层。
优选地,所述第二金属层为铜金属。
优选地,所述电解采用单步电解法。
优选地,所述电解使用恒流源。
优选地,所述电解以所述晶圆为阳极,以位于所述电解池底部的与所述第一金属层材质相同的金属块为阴极。
优选地,电解过程的电流密度为0.3~0.8mA/cm2。
优选地,电解时间小于30min。
优选地,所述种子层为铜种子层。
优选地,在大于900W的交流高偏压功率下沉积所述铜种子层,以使所述种子层中的铜具有[111]晶面。
优选地,在进行所述电解前还包括执行第一化学机械研磨的步骤。
优选地,在进行所述电解前还包括采用X射线检查所述晶圆中的所述第一金属层是否有夹断发生以及范围大小。
优选地,进行所述电解时,提供挡板以遮挡硅通孔中金属层未发生夹断的晶圆区域。
优选地,所述挡板材质为硅。
优选地,所述挡板的直径为80~150mm。
优选地,进行所述电化学电镀工艺之后,还包括执行第二化学机械研磨的步骤。
综上所示,根据本发明的制造工艺通过对硅通孔中金属层存在夹断现象的晶圆进行再处理,实现晶圆的再利用,降低成产成本,进而提高器件的良品率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1a-图1b为晶圆的硅通孔中填充的金属材料发生夹断现象的SEM图;
图2a-图2d为根据本发明实施例一的步骤依次实施所获得器件的剖面示意图;
图3为根据本发明实施例一的方法依次实施的步骤的流程图;
图4为根据本发明实施例二提供的硅通孔中填充的金属材料发生夹断现象的剖面示意图;
图5为根据本发明实施例二的方法电解时挡板的放置方式图;
图6为根据本发明实施例二的方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的步骤,以便阐释本发明提出的本发明的制造工艺。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
实施例一
下面将附图2a~2d以及流程图3对本发明实施例一进行更详细的描述。
首先,参考附图2a,执行步骤301,提供晶圆200,所述晶圆200的硅通孔201中已填充第一金属层203,所述第一金属层203存在夹断204现象。
所述晶圆200已完成硅通孔制程中的电化学镀(Electro-ChemicalPlating,ECP)的制程。作为一个实例,所述硅通孔中填充的第一金属层为金属铜。所述硅通孔201的底部和侧壁形成有扩散阻挡层202,具体地,所述扩散阻挡层优选为TaN。由于ECP过程中有机添加剂浓度的变化以及化学试剂使用时间的增加都可能导致硅通孔中填充的金属材料层发生夹断的问题,若不进行处理,则晶圆就可能报废。
参考附图2b,执行步骤302,提供电解池,对所述晶圆200进行电解,以去除存在夹断现象的部分所述第一金属层,并形成凹槽205。
针对上述晶圆200,进行修补,以降低报废率和生产成本。提供电解池,所述电解池可在ECP机台中新加入,也可用原ECP机台的电镀池进行改装。电解过程以晶圆200为阳极,以位于所述电解池底部的与硅通孔中填充金属材料材质相同的金属块为阴极,作为一个实例,金属块为铜金属块。具体地,使用恒流源,单步电解法即可满足本实施例电解的需要,此过程设置电流密度为0.3~0.8mA/cm2。电解时间可根据需要调整,一般控制时间小于30min。电解完成后,晶圆200的硅通孔201中发生夹断的金属材料层被电解去除,形成凹槽205。
参考附图2c,执行步骤303,在凹槽205的底部和侧壁形成种子层206。
种子层可以采用物理气相沉积、原子层沉积、化学气相沉积或等离子增强化学气相沉积等方法制作,材料可以是金属,如铜、金等,但并不限于上述材料。具体地,优选为金属铜。
作为一个实例,电解后的晶圆通过PVD法进行新的种子层的沉积,所述种子层206为铜种子层。由于原来的扩散阻挡层202不会被电解,因此可以直接进行种子层的沉积。扩散阻挡层中TaN的存在有利于获得[111]晶面的铜种子层,因此在无需进行新扩散阻挡层沉积的情况下,尽量使用>900W的交流高偏压功率进行种子层的沉积,以确保所获种子层中的铜为[111]晶面,以保证处理后的晶圆在种子层PVD沉积制程与ECP制程之间有足够的排队等待时间。
参考图2d,执行步骤304,进行电化学镀步骤,以在所述种子层206上形成第二金属层207。
在本发明中通过电化学镀(ECP)的方法进行金属材料填充。作为一个实例,金属材料为铜金属。将形成有种子层206的晶圆200,置入电镀设备的包含有铜离子的电镀液中,一般为硫酸铜等,然后将半导体器件接阴极,电镀液接阳极,并在阴极和阳极之间通电,在电场作用下,就形成了铜层。进行电化学镀铜(ECP)时,铜镀层厚度(μm)=电流密度(ASF)×电镀时间(min)×电镀效率×0.0202;一般电镀铜电流效率为90-100%,在电镀时需要使用添加剂,所述添加剂为平坦剂(LEVELER),加速剂(ACCELERATORE)和抑制剂(SUPPRESSOR)。通过重新ECP,将凹槽205中填满第二金属层207,这样就实现了对硅通孔中填充的金属层发生夹断现象的晶圆的再利用,降低了报废率及成产成本。
实施例二
下面将结合附图4、附图5以及流程图6对本发明另一具体实施例进行详细的描述。
首先,执行步骤601,采用X射线检查晶圆的硅通孔中填充的第一金属层是否有夹断发生以及范围大小。
接着,执行步骤602,执行第一化学机械研磨。
参考图4所示,提供晶圆400,由于所述晶圆400的硅通孔401中已经完成第一金属层404的填充,且通过X射线检查金属层存在夹断现象403。执行第一化学机械研磨(CMP),去除硅通,401表面的金属层404,直到露出扩散阻挡层402,所述扩散阻挡层材料为TaN。值得注意的是,执行此步骤的过程中,为了保证扩散阻挡层不被研磨破坏,控制第一化学机械研磨的研磨量,研磨停止于扩散阻挡层402之上,或者可以保留极少厚度的表面金属层。
接着,执行步骤603,提供电解池,对晶圆进行电解,以去除存在夹断现象的部分所述第一金属层,并形成凹槽。
目前发现的金属层夹断现象通常首先发生在晶圆的边缘区域,随着镀液的使用时间变长以及有机添加剂浓度与目标量偏离越来越远,发生夹断的区域会逐渐向晶圆的中心区域扩展,因此提供一系列挡板,所述挡板的直径为80~150mm不等,材质为硅,在经过步骤501,通过X-Ray检查后,确定夹断发生的区域范围,选择一块直径较为合适的挡板遮挡所述晶圆的硅通孔中金属层未发生夹断的区域,如图5所示。
挡板放置好后,进行电解,电解过程以晶圆为阳极,以位于所述电解池底部的与硅通孔中填充的金属材料材质相同的金属块为阴极,作为一个实例,金属块为铜金属块。使用恒流源,单步电解法即可满足本实施例电解的需要,此过程设置电流密度为0.3~0.8mA/cm2。电解时间可根据需要调整,一般控制时间不大于30min。被挡板遮挡的晶圆区域,电解效率低。电解完成后,晶圆的硅通孔中发生夹断部分的金属材料层被电解去除,形成凹槽。
接着,执行步骤604,在凹槽的底部和侧壁形成种子层。此步骤与实施例一中步骤303类似,在此不作赘述。
接着,执行步骤605,进行电化学镀步骤,以在所述种子层上形成第二金属层。此步骤与实施例一中步骤304类似,在此不作赘述。
最后,执行步骤606,进行第二化学机械研磨。
最后还需进行化学机械研磨(CMP)工艺,平坦化所述第一金属层至半导体衬底表面,以形成硅通孔。在该步骤中可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。
在本发明实施例二中,在对晶圆进行处理之前先对晶圆进行第一化学机械研磨制程,将半导体衬底表面的金属层研磨去除,随后进行电解,这样做有两个优点:首先,不需要对表面的金属层进行电解,可以节省时间,增加每小时流片数(WPH);其次,如果没有第一化学机械研磨的制程,在电化学镀ECP结束后,被挡板挡住而没有发生电解的区域其表面金属层厚度比进行过电解制程的区域要厚,这样会增加随后的第二化学机械研磨的难度。
综上所述,根据本发明提出的对硅通孔中填充的金属层发生夹断现象的晶圆进行再处理的方法,可通过在ECP机台中添加一个专门用于电解的电解池来实现,此电解池中使用的化学试剂与正常ECP中的化学试剂完全一致,并且不需要向其中加入有机添加剂。通过再处理工艺对晶圆进行补救,可降低成产成本。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (15)
1.一种半导体器件的制造方法,包括:
提供晶圆,所述晶圆的硅通孔中已填充第一金属层,所述第一金属层存在夹断现象;
提供电解池,对所述晶圆进行电解,以去除存在夹断现象的部分所述第一金属层,并形成凹槽;
在所述凹槽的底部和侧壁形成种子层;
进行电化学镀步骤,以在所述种子层上形成第二金属层。
2.如权利要求1所述的方法,其特征在于,所述第二金属层为铜金属。
3.如权利要求1所述的方法,其特征在于,所述电解采用单步电解法。
4.如权利要求1所述的方法,其特征在于,所述电解使用恒流源。
5.如权利要求1所述的方法,其特征在于,所述电解以所述晶圆为阳极,以位于所述电解池底部的与所述第一金属层材质相同的金属块为阴极。
6.如权利要求1所述的方法,其特征在于,电解过程的电流密度为0.3~0.8mA/cm2。
7.如权利要求1所述的方法,其特征在于,电解时间小于30min。
8.如权利要求1所述的方法,其特征在于,所述种子层为铜种子层。
9.如权利要求8所述的方法,其特征在于,在大于900W的交流高偏压功率下沉积所述铜种子层,以使所述种子层中的铜具有[111]晶面。
10.如权利要求1所述的方法,其特征在于,在进行所述电解前还包括执行第一化学机械研磨的步骤。
11.如权利要求1所述的方法,其特征在于,在进行所述电解前还包括采用X射线检查所述晶圆中的所述第一金属层是否有夹断发生以及范围大小。
12.如权利要求1所述的方法,其特征在于,进行所述电解时,提供挡板以遮挡硅通孔中金属层未发生夹断的晶圆区域。
13.如权利要求12所述的方法,其特征在于,所述挡板材质为硅。
14.如权利要求12所述的方法,其特征在于,所述挡板的直径为80~150mm。
15.如权利要求1所述的方法,其特征在于,进行所述电化学电镀工艺之后,还包括执行第二化学机械研磨的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410191465.XA CN105097652B (zh) | 2014-05-07 | 2014-05-07 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410191465.XA CN105097652B (zh) | 2014-05-07 | 2014-05-07 | 一种半导体器件的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105097652A true CN105097652A (zh) | 2015-11-25 |
CN105097652B CN105097652B (zh) | 2018-12-21 |
Family
ID=54577783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410191465.XA Active CN105097652B (zh) | 2014-05-07 | 2014-05-07 | 一种半导体器件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097652B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111162011A (zh) * | 2020-01-02 | 2020-05-15 | 长江存储科技有限责任公司 | 存储器的制作方法及存储器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002012589A2 (en) * | 2000-08-09 | 2002-02-14 | Applied Materials, Inc. | Barrier layer structure for copper metallization and method of forming the structure |
US6387800B1 (en) * | 1999-12-20 | 2002-05-14 | Taiwan Semiconductor Manufacturing Company | Method of forming barrier and seed layers for electrochemical deposition of copper |
US20050124166A1 (en) * | 2002-01-24 | 2005-06-09 | Applied Materials, Inc. | In situ application of etch back for improved deposition into high-aspect-ratio features |
CN101661922A (zh) * | 2009-07-30 | 2010-03-03 | 广州市香港科大***研究院 | 一种高深宽比硅通孔铜互连线及其制备方法 |
US20100285660A1 (en) * | 2006-10-17 | 2010-11-11 | Enthone Inc. | Copper deposition for filling features in manufacture of microelectronic devices |
CN102054759A (zh) * | 2009-11-10 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 铜互连结构的形成方法 |
CN102446829A (zh) * | 2011-09-23 | 2012-05-09 | 上海华力微电子有限公司 | 一种用于在硅片的通孔中进行电镀铜的装置 |
-
2014
- 2014-05-07 CN CN201410191465.XA patent/CN105097652B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6387800B1 (en) * | 1999-12-20 | 2002-05-14 | Taiwan Semiconductor Manufacturing Company | Method of forming barrier and seed layers for electrochemical deposition of copper |
WO2002012589A2 (en) * | 2000-08-09 | 2002-02-14 | Applied Materials, Inc. | Barrier layer structure for copper metallization and method of forming the structure |
US20050124166A1 (en) * | 2002-01-24 | 2005-06-09 | Applied Materials, Inc. | In situ application of etch back for improved deposition into high-aspect-ratio features |
US20100285660A1 (en) * | 2006-10-17 | 2010-11-11 | Enthone Inc. | Copper deposition for filling features in manufacture of microelectronic devices |
CN101661922A (zh) * | 2009-07-30 | 2010-03-03 | 广州市香港科大***研究院 | 一种高深宽比硅通孔铜互连线及其制备方法 |
CN102054759A (zh) * | 2009-11-10 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 铜互连结构的形成方法 |
CN102446829A (zh) * | 2011-09-23 | 2012-05-09 | 上海华力微电子有限公司 | 一种用于在硅片的通孔中进行电镀铜的装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111162011A (zh) * | 2020-01-02 | 2020-05-15 | 长江存储科技有限责任公司 | 存储器的制作方法及存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN105097652B (zh) | 2018-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Pu et al. | Achieving ultrahigh‐rate planar and dendrite‐free zinc electroplating for aqueous zinc battery anodes | |
CN105492659B (zh) | 金属填充微细结构体的制造方法 | |
CN103456685B (zh) | 一种不需使用cmp的tsv与第一层再布线层的制造方法 | |
Jung et al. | Effect of current density and plating time on Cu electroplating in TSV and low alpha solder bumping | |
CN103484908B (zh) | Tsv电化学沉积铜方法 | |
KR101818655B1 (ko) | 실리콘 관통전극의 무결함 충전방법 및 충전방법에 사용되는 구리 도금액 | |
US11603602B2 (en) | Method for controlling electrochemical deposition to avoid defects in interconnect structures | |
KR20170117903A (ko) | 전기 도금 방법 및 전기 도금 장치 | |
Tian et al. | Copper pulse-reverse current electrodeposition to fill blind vias for 3-D TSV integration | |
CN103109365A (zh) | 微观特征中的种子层沉积 | |
CN105097652A (zh) | 一种半导体器件的制造方法 | |
CN102157436A (zh) | 一种降低金属损伤的电镀铜方法 | |
CN107346731B (zh) | 一种减少铜膜厚度的方法 | |
CN102157626B (zh) | 一种降低太阳能电池发射极和埋栅电极间接触电阻的方法 | |
Koo et al. | Electrochemical process for 3D TSV without CMP and lithographic processes | |
CN100577890C (zh) | 改善电镀薄膜均匀性的电镀方法 | |
CN104979276A (zh) | 一种半导体器件的制造方法 | |
CN107858715A (zh) | 一种电镀铜方法 | |
KR101617382B1 (ko) | Tsv 충전용 도금액 및 이를 이용한 tsv 내의 도금층 돌출 억제방법 | |
US6180526B1 (en) | Method for improving conformity of a conductive layer in a semiconductor device | |
TWI722290B (zh) | 配線用基板之製造方法 | |
CN107502935A (zh) | 一种电镀铜的方法 | |
KR101336255B1 (ko) | 스퍼터링에 의해 형성된 알루미늄 박막의 평탄화 방법 | |
CN116005220A (zh) | 电镀铜的方法 | |
US11598016B2 (en) | Electrochemical plating system and method of using |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |