CN111162011A - 存储器的制作方法及存储器 - Google Patents

存储器的制作方法及存储器 Download PDF

Info

Publication number
CN111162011A
CN111162011A CN202010000803.2A CN202010000803A CN111162011A CN 111162011 A CN111162011 A CN 111162011A CN 202010000803 A CN202010000803 A CN 202010000803A CN 111162011 A CN111162011 A CN 111162011A
Authority
CN
China
Prior art keywords
barrier layer
conductive layer
layer
phase structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010000803.2A
Other languages
English (en)
Other versions
CN111162011B (zh
Inventor
黄驰
吕术亮
马亮
李�远
孙祥烈
万先进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010000803.2A priority Critical patent/CN111162011B/zh
Priority to CN202111630356.XA priority patent/CN114420568A/zh
Publication of CN111162011A publication Critical patent/CN111162011A/zh
Application granted granted Critical
Publication of CN111162011B publication Critical patent/CN111162011B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29681—Tantalum [Ta] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开实施例公开了一种存储器的制作方法及存储器，所述方法包括：在第一衬底上形成具有第一晶相结构的第一阻挡层；形成覆盖所述第一阻挡层的第一导电层；其中，所述第一导电层具有第二晶相结构，具有所述第二晶相结构的所述第一导电层与具有所述第一晶相结构的所述第一阻挡层的晶格匹配度满足预设条件。

Description

存储器的制作方法及存储器
技术领域
本公开实施例涉及集成电路领域，特别涉及一种存储器的制作方法及存储器。
背景技术
在集成电路领域，为了在单位面积上获得更大的存储容量，晶圆键合(bonding)技术应运而生。具体地，通过导电层之间的键合，将不同功能的两个晶圆进行贴合，使得不同晶圆结合为一体。
然而，现有键合技术中，键合效果较差，通过贴合具有不同功能的两个晶圆形成的存储器良率较低。
发明内容
有鉴于此，本公开实施例提供一种存储器的制作方法及存储器。
根据本公开实施例的第一方面，提供一种存储器的制作方法，包括：
在第一衬底上形成具有第一晶相结构的第一阻挡层；
形成覆盖所述第一阻挡层的第一导电层；其中，所述第一导电层具有第二晶相结构，具有所述第二晶相结构的所述第一导电层与具有所述第一晶相结构的所述第一阻挡层的晶格匹配度满足预设条件。
可选地，所述方法还包括：
在所述第一衬底上形成第二阻挡层；其中，所述第一导电层向所述第二阻挡层扩散的扩散率，小于所述第一导电层向所述第一阻挡层扩散的扩散率；
所述在第一衬底上形成具有第一晶相结构的第一阻挡层，包括：
基于所述第二阻挡层的形貌，在所述第一衬底上形成覆盖所述第二阻挡层的具有所述第一晶相结构的所述第一阻挡层。
可选地，所述方法还包括：
在具有第二导电层的所述第一衬底上形成绝缘层；
在所述绝缘层中形成沟道；其中，所述第二导电层的至少部分区域通过所述沟道显露；
所述在所述第一衬底上形成第二阻挡层，包括：
基于所述沟道的形貌，在所述第一衬底上形成覆盖所述沟道侧壁和所述沟道底部的所述第二阻挡层；其中，所述第二阻挡层，位于所述绝缘层和所述第一阻挡层之间，且位于所述第二导电层和所述第一阻挡层之间。
可选地，所述方法还包括：
将第二衬底与形成有所述第一阻挡层及所述第一导电层的所述第一衬底贴合；其中，所述第二衬底与所述第一导电层连接。
可选地，所述方法还包括：
在所述第二衬底表面形成具有所述第二晶相结构的第三导电层；
所述将第二衬底与形成有所述第一阻挡层及所述第一导电层的所述第一衬底贴合，包括：
将所述第三导电层与所述第一导电层贴合。
可选地，所述第一阻挡层还具有第三晶相结构；
所述具有所述第二晶相结构的所述第一导电层与具有所述第一晶相结构的所述第一阻挡层的晶格匹配度满足预设条件，包括：
所述第二晶相结构的第一导电层与所述第一晶相结构的第一阻挡层具有第一晶格匹配度，所述第二晶相结构的第一导电层与所述第三晶相结构的第一阻挡层具有第二晶格匹配度，所述第一晶格匹配度大于所述第二晶格匹配度。根据本公开实施例的第二方面，提供一种存储器，包括：
第一衬底；
第一导电层；其中，所述第一导电层具有第二晶相结构；
具有第一晶相结构的第一阻挡层，位于所述第一衬底和所述第一导电层之间；其中，具有所述第一晶相结构的所述第一阻挡层和具有所述第二晶相结构的所述第一导电层的晶格匹配度满足预设条件。
可选地，所述存储器还包括：
第二阻挡层，位于所述第一衬底和所述第一阻挡层之间；其中，所述第一导电层向所述第二阻挡层扩散的扩散率，小于所述第一导电层向所述第一阻挡层扩散的扩散率。
可选地，所述存储器还包括：
第二导电层，位于所述第一衬底上；
绝缘层，覆盖所述第二导电层；其中，所述第二阻挡层，覆盖位于所述绝缘层中的沟道侧壁和沟道底部，位于所述绝缘层和所述第一阻挡层之间，且位于所述第二导电层和所述第一阻挡层之间。
可选地，所述存储器还包括：
第二衬底，与形成有所述第一阻挡层及所述第一导电层的所述第一衬底贴合；其中，所述第二衬底与所述第一导电层连接。
可选地，所述第二衬底还包括：
第三导电层，具有所述第二晶相结构，与所述第一导电层连接。
可选地，所述第一阻挡层还具有第三晶相结构；
其中，所述第二晶相结构的第一导电层与所述第一晶相结构的第一阻挡层具有第一晶格匹配度，所述第二晶相结构的第一导电层与所述第三晶相结构的第一阻挡层具有第二晶格匹配度，所述第一晶格匹配度大于所述第二晶格匹配度。可选地，组成所述第一阻挡层的材料包括：钽；
组成所述第一导电层的材料包括：铜。
通常，第一导电层具有多种晶相结构。相较于具有除第二晶相结构之外的其他晶相结构的第一导电层，具有第二晶相结构的第一导电层的扩散系数更高，在键合过程中发生扩散的效果更好。
由于具有第一晶相结构的第一阻挡层与具有第二晶相结构的第一导电层的晶格匹配度满足预设条件，因此，本公开实施例通过在第一衬底上形成具有第一晶相结构的第一阻挡层，然后形成覆盖第一阻挡层的第一导电层，具有第一晶相结构的第一阻挡层能够促进具有第二晶相结构的第一导电层的形成，有利于第一导电层在键合过程中发生扩散，增加键合界面的接触面积，减少键合过程中产生的缺陷，提高键合界面的质量，保证形成的存储器的良率。
附图说明
图1为本公开实施例提供的一种存储器制作方法的流程图；
图2a为本公开实施例提供的一种第一阻挡层的晶相结构；
图2b为本公开实施例提供的另一种第一阻挡层的晶相结构；
图3为本公开实施例提供的一种存储器的局部示意图；
图4为本公开实施例提供的另一种存储器的局部示意图；
图5为本公开实施例提供的又一种存储器的局部示意图；
图6为本公开实施例提供的又一种存储器的局部示意图；
图7a至图7c为本公开实施例提供的一种存储器的制作方法示意图；
图8a为本公开实施例提供的不同方法制作的一种存储器的X射线衍射图谱；
图8b为本公开实施例提供的不同方法制作的一种存储器的电阻率曲线图；
图9a为本公开实施例提供的不同方法制作的另一种存储器的X射线衍射图谱；
图9b为本公开实施例提供的不同方法制作的另一种存储器的电阻率曲线图；
图9c为本公开实施例提供的不同方法制作的另一种存储器的电子背散射衍射图；
图9d为本公开实施例提供的不同方法制作的另一种存储器中具有第二晶相结构的第一导电层的含量图。
具体实施方式
下面将结合附图和实施例对本发明的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在本申请实施例中，术语“A与B相连”包含A、B两者相互接触地A与B相连的情形，或者A、B两者之间还间插有其他部件而A非接触地与B相连的情形。
在本申请实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
需要说明的是，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
图1是根据一示例性实施例示出的一种存储器的制作方法的流程图。参照图1所示，该制作方法包括以下步骤：
S100：在第一衬底上形成具有第一晶相结构的第一阻挡层；
S110：形成覆盖第一阻挡层的第一导电层；其中，第一导电层具有第二晶相结构，具有第二晶相结构的第一导电层与具有第一晶相结构的第一阻挡层的晶格匹配度满足预设条件。
示例性地，步骤S100中，可通过物理气相沉积(Physical Vapor Deposition，PVD)的方式形成具有第一晶相结构的第一阻挡层。
具体地，以第一阻挡层的组成材料是钽(Ta)为例，通过物理气相沉积的方式形成第一阻挡层的方法可为：以氩粒子轰击钽靶材，使得钽靶材中的钽粒子从钽靶材中脱落，并沉积在位于钽靶材下方的第一衬底上。
步骤S110中，以第一导电层的组成材料是铜(Cu)为例，可通过物理气相沉积的方式形成第一导电层；或者，可通过物理气相沉积的方式形成厚度较小的种子层(seed)，然后基于该种子层，通过电化学镀膜(Electro-Chemical Planting，ECP)的方式形成第一导电层。
通常，第一阻挡层的组成材料在不同条件下会形成多种晶相结构。例如，当第一阻挡层的组成材料是钽时，钽的晶相结构可包括为α相和β相。图2a示出了一种α相钽的晶格结构，图2b示出了一种β相钽的晶格结构。如图2a和图2b所示，α相钽的晶格结构为体心立方(Body Centered Cubic，BCC)结构，β相钽的晶格结构不是体心立方结构。其中，α相钽的电阻率小于β相钽的电阻率。
铜膜生长过程中，铜晶格中铜粒子的生长具有(001)、(101)和(111)这三种取向。相较于沿(001)或(101)取向生长的铜粒子，沿(111)取向生长的铜粒子的扩散系数最高，因此，在键合过程中，沿(111)取向生长的铜粒子更容易在键合界面发生扩散，增加键合界面的接触面积，减少键合界面产生缺陷。
可以理解的是，为了提高键合界面的质量，当第一导电层为铜膜时，需要提高铜膜中沿(111)取向生长的铜粒子含量。此处，第二晶相结构为(111)取向生长的铜粒子组成的面心立方结构(Face Centered Cubic，FCC)。
示例性地，不同晶相结构的第一阻挡层的与具有第二晶相结构的第一导电层的晶格匹配度不同。因此，可通过先形成与具有第二晶相结构的第一导电层的晶格匹配度高的第一阻挡层，使得在第一导电层的形成过程中，促使第一导电层中第二晶相结构的晶胞含量增大，进而增加第一导电层的扩散系数。
可以理解的是，该预设条件可包括：具有第二晶相结构的第一导电层与具有第一晶相结构的第一阻挡层的晶格匹配度，大于预设阈值。具体地，预设阈值可为具有第二晶相结构的第一导电层与具有除第一晶相结构的之外的其他晶相结构的第一阻挡层的晶格匹配度。
示例性地，第一阻挡层还具有第三晶相结构；
所述具有所述第二晶相结构的所述第一导电层与具有所述第一晶相结构的所述第一阻挡层的晶格匹配度满足预设条件，包括：
第二晶相结构的第一导电层与第一晶相结构的第一阻挡层具有第一晶格匹配度，第二晶相结构的第一导电层与第三晶相结构的第一阻挡层具有第二晶格匹配度，第一晶格匹配度大于第二晶格匹配度。此处，预设阈值为第二晶格匹配度。具体地，第二晶相结构的第一导电层可为沿(111)方向生长的铜膜，第一晶相结构的第一阻挡层可为β相钽，第三晶相结构的第一阻挡层可为α相钽。β相钽与沿(111)方向生长的铜膜的晶格匹配度为第一晶格匹配度，α相钽与沿(111)方向生长的铜膜的晶格匹配度为第二晶格匹配度，因为第一晶格匹配度高于第二晶格匹配度，因此，相较于α相钽，β相钽更有利于促进铜膜中铜粒子按照(111)取向进行外延生长。
可以理解的是，为了增加键合界面的接触面积，减少键合界面产生缺陷，提高键合界面的可靠性，提高芯片性能，可选择β相钽作为具有第一晶相结构的第一阻挡层。
本公开实施例通过在第一衬底上形成具有第一晶相结构的第一阻挡层，然后形成覆盖第一阻挡层的第一导电层，具有第一晶相结构的第一阻挡层能够促进具有第二晶相结构的第一导电层的形成，有利于第一导电层在键合过程中发生扩散，增加键合界面的接触面积，减少键合过程中产生的缺陷，提高键合界面的质量，保证形成的存储器的良率。
在一些实施例中，所述方法还包括：
在第一衬底上形成第二阻挡层；其中，第一导电层向第二阻挡层扩散的扩散率，小于第一导电层向第一阻挡层扩散的扩散率；
S100可包括：
基于第二阻挡层的形貌，在第一衬底上形成覆盖第二阻挡层的具有第一晶相结构的第一阻挡层。
示例性地，第二阻挡层的组成材料可包括氮化钽(TaN)。此时，所述在第一衬底上形成第二阻挡层可包括：向暂存有第一衬底的腔体中通入氮气，并在该腔体中利用等离子体轰击钽靶材，使得从钽靶材中轰击出的钽粒子与氮粒子发生反应生成氮化钽，生成的氮化钽沉积在第一衬底表面，形成第二阻挡层。
在选择第一导电层的阻挡层材料时，通常需要阻挡层材料对于第一导电层的扩散具有较好的阻挡作用，并且阻挡层材料能够较好地附着在第一导电层表面。
由于氮化钽对铜的扩散阻挡作用强于钽对于铜的扩散阻挡作用，因此，相较于仅形成第一阻挡层而不形成第二阻挡层，本公开实施例通过在第一衬底上形成氮化钽第二阻挡层，然后基于第二阻挡层的形貌，在第一衬底上形成覆盖第二阻挡层的钽作为第一阻挡层，可以提高对于第一导电层的扩散阻挡效果。
同时，由于钽与铜之间可形成第一类共价键，形成的第一类共价键可以增大钽对铜的附着力；并且，钽与氮化钽之间也可形成第二类共价键，形成的第二类共价键可以增强钽对氮化钽的附着力，即钽既可以较好的附着在铜膜表面，又可以较好地附着氮化钽层表面。
由于钽对铜的附着力大于氮化钽对铜的附着力，所以，相较于仅形成第二阻挡层而不形成第一阻挡层，本公开实施例通过将第一阻挡层设置在第二阻挡层和第一导电层之间，可以通过第一阻挡层增强第二阻挡层与第一导电层之间的附着力，有利于提高存储器的质量。
由于第一导电层向第二阻挡层扩散的扩散率，小于第一导电层向第一阻挡层扩散的扩散率，因此，本公开实施例通过在第一衬底上形成第二阻挡层，然后基于第二阻挡层的形貌，在第一衬底上形成覆盖第二阻挡层的具有第一晶相结构的第一阻挡层，有利于提高对于第一导电层的扩散阻挡作用，提高存储器的可靠性和良率。
在一些实施例中，所述方法还包括：
在具有第二导电层的第一衬底上形成绝缘层；
在绝缘层中形成沟道；其中，第二导电层的至少部分区域通过沟道显露；
所述在第一衬底上形成第二阻挡层，包括：
基于沟道的形貌，在第一衬底上形成覆盖沟道侧壁和沟道底部的第二阻挡层；其中，第二阻挡层，位于绝缘层和第一阻挡层之间，且位于第二导电层和第一阻挡层之间。
示例性地，可通过化学气相沉积的方式在具有第二导电层的第一衬底上形成绝缘层。绝缘层的组成材料可包括：硅化物。以绝缘层的组成材料是氧化硅为例，可通过化学气相沉积的方式，利用四乙基正硅酸盐(Tetraethylorthosilicate，TEOS)与臭氧(O3)发生反应生成氧化硅。
示例性地，可通过湿法刻蚀的方式，利用液体刻蚀剂或者气体刻蚀剂与绝缘层发生反应，并排出反应产物，以在绝缘层中形成沟道。例如，当绝缘层为氧化硅层时，可以氢氟酸(HF)溶液刻蚀氧化硅层，以形成该沟道。
在一些实施例中，所述方法还包括：
将第二衬底与形成有第一阻挡层及第一导电层的第一衬底贴合；其中，第二衬底与第一导电层连接。
具体地，可将第一衬底表面的第一导电层与第二衬底表面的键合区域对准，在外界条件作用下(例如在200摄氏度至500摄氏度温度范围内)，具有第二晶相结构的第一导电层向第二衬底发生扩散，并在第一导电层与第二衬底之间形成共价键，第一导电层和第二衬底形成电连接，实现第一衬底和第二衬底的贴合。
在一些实施例中，所述方法还包括：
在第二衬底表面形成具有第二晶相结构的第三导电层；
所述将第二衬底与形成有第一阻挡层及第一导电层的第一衬底贴合，包括：
将第三导电层与第一导电层贴合。
示例性地，第三导电层的组成材料可与第一导电层的组成材料相同。
在第二衬底与第一衬底贴合时，第三导电层与第一导电层对准，第三导电层向第一导电层扩散，同时第一导电层也向第三导电层扩散，使得第三导电层与第一导电层之间形成共价键并融为一体。
本公开实施例中，通过在第二衬底表面形成具有第二晶相结构的第三导电层，有利于增加第一衬底与第二衬底贴合界面处的共价键强度，提高第一衬底与第二衬底贴合的可靠性，保证形成的芯片性能。
图3是根据一示例性实施例示出的一种存储器100的局部示意图。参照图3所示，存储器100包括：
第一衬底110；
第一导电层111；其中，第一导电层111具有第二晶相结构；
具有第一晶相结构的第一阻挡层112，位于第一衬底110和第一导电层111之间；其中，具有第一晶相结构的第一阻挡层112和具有第二晶相结构的第一导电层111的晶格匹配度满足预设条件。
存储器100可包括：三维(3D)存储器。例如，三维与非门闪存(3D NAND Flash)。
第一衬底110可包括：形成有场效应晶体管(MOS)或其他控制电路的晶圆片。第一衬底110还可包括：形成存储区域的晶圆片。
第一导电层111的组成材料可包括：铜、钨或铝等。
实际应用中，通常会按照第一导电层的组成材料选择第一阻挡层的阻挡材料，保证第一阻挡层对于第一导电层的扩散具有较好的阻挡作用，而且第一阻挡层能够较好地附着在第一导电层表面。
具体地，当第一导电层的组成材料为铜时，通常可选择钽、氮化钽等材料作为铜的阻挡层。本公开实施例中，第一阻挡层的组成材料可为钽。
铜膜生长过程中，铜晶格中铜粒子的生长具有(001)、(101)和(111)这三种取向。相较于沿(001)或(101)取向生长的铜粒子，沿(111)取向生长的铜粒子的扩散系数最高，因此，在键合过程中，沿(111)取向生长的铜粒子更容易在键合界面发生扩散，增加键合界面的接触面积，减少键合界面产生缺陷。
可以理解的是，该预设条件可包括：具有第二晶相结构的第一导电层与具有第一晶相结构的第一阻挡层的晶格匹配度，大于预设阈值。具体地，预设阈值可为具有第二晶相结构的第一导电层与具有除第一晶相结构的之外的其他晶相结构的第一阻挡层的晶格匹配度。
示例性地，第一阻挡层还具有第三晶相结构；
其中，第二晶相结构的第一导电层与第一晶相结构的第一阻挡层具有第一晶格匹配度，第二晶相结构的第一导电层与第三晶相结构的第一阻挡层具有第二晶格匹配度，第一晶格匹配度大于第二晶格匹配度。此处，预设阈值为第二晶格匹配度。
具体地，第二晶相结构的第一导电层可为沿(111)方向生长的铜膜。当第一阻挡层的组成材料是钽时，钽的晶相结构可包括为α相和β相。第一晶相结构的第一阻挡层可为β相钽，第三晶相结构的第一阻挡层可为α相钽，β相钽与沿(111)方向生长的铜膜的晶格匹配度为第一晶格匹配度，α相钽与沿(111)方向生长的铜膜的晶格匹配度为第二晶格匹配度。因为第一晶格匹配度高于第二晶格匹配度，因此，相较于α相钽，β相钽更有利于促进铜膜中铜粒子按照(111)取向进行外延生长。
可以理解的是，为了增加键合界面的接触面积，减少键合界面产生缺陷，提高键合界面的可靠性，提高芯片性能，可选择β相钽作为具有第一晶相结构的第一阻挡层。
本公开实施例通过在第一衬底上形成具有第一晶相结构的第一阻挡层，然后形成覆盖第一阻挡层的第一导电层，具有第一晶相结构的第一阻挡层能够促进具有第二晶相结构的第一导电层的形成，有利于第一导电层在键合过程中发生扩散，增加键合界面的接触面积，减少键合过程中产生的缺陷，提高键合界面的质量，保证形成的存储器的良率。
在一些实施例中，参照图4所示，存储器100还包括：
第二阻挡层113，位于第一衬底110和第一阻挡层112之间；其中，第一导电层111向第二阻挡层113扩散的扩散率，小于第一导电层111向第一阻挡层112扩散的扩散率。
当第一阻挡层为钽时，第二阻挡层的组成材料可包括氮化钽。
由于氮化钽对铜的扩散阻挡作用强于钽对于铜的扩散阻挡作用，但钽对通的附着作用强于氮化钽对于铜的附着作用，因此，可通过在第一衬底上形成氮化钽第二阻挡层，然后基于第二阻挡层的形貌，在第一衬底上形成覆盖第二阻挡层的钽作为第一阻挡层，可以在保证对于第一导电层的扩散阻挡效果的同时，通过第一阻挡层增强第二阻挡层与第一导电层之间的附着作用，有利于提高存储器的质量。
在一些实施例中，参照图5所示，存储器100还包括：
第二导电层114，位于第一衬底110上；
绝缘层115，覆盖第二导电层114；其中，第二阻挡层113，覆盖位于绝缘层115中的沟道侧壁和沟道底部，位于绝缘层115和第一阻挡层112之间，且位于第二导电层114和第一阻挡层112之间。
第二导电层114的组成材料可包括：金属、导电介质等。例如，钨、铜、铝、多晶硅等。
绝缘层的组成材料可包括：硅化物。例如，氧化硅等。
在一些实施例中，参照图6所示，存储器100还包括：
第二衬底120，与形成有第一阻挡层112及第一导电层111的第一衬底110贴合；其中，第二衬底120与第一导电层111连接。
第二衬底120可包括：形成有场效应晶体管或其他控制电路的晶圆片。第一衬底120还可包括：形成存储区域的晶圆片。
参照图6所示，第二衬底120还包括：
第三导电层121，具有第二晶相结构，与第一导电层111连接。
第三导电层121的组成材料可包括：金属、导电介质等。例如，钨、铜、铝、多晶硅等。
以第一衬底为具有存储区域的晶圆片，第二衬底为具有控制电路的晶圆片为例，通过将第一衬底和第二衬底进行贴合，并在第一衬底上的存储区域与第二衬底上的控制电路之间形成电连接，可通过第二衬底上的控制电路对第一衬底上的存储区进行控制，在实现存储器功能的同时，减少存储器芯片的面积。
以下结合上述任意实施例提供几个具体示例：
示例1：
晶圆级铜-铜键合(Wafer level Cu-Cu bonding)作为三维存储器的制备工艺过程中一项关键技术，能够通过将不同晶圆的贴合表面的铜膜进行键合，在不同晶圆之间形成电连接，实现不同晶圆的贴合。
本示例提供了一种存储器100的制作方法，结合图5和图6所示，该制作方法包括：
在具有第二导电层114的第一衬底110表面形成绝缘层115；
在绝缘层115中形成沟道；其中，第二导电层114的部分区域通过该沟道显露；
基于该沟道的形貌，形成覆盖该沟道侧壁和该沟道底部的第二阻挡层113；
基于第二阻挡层113的形貌，在形成有第二阻挡层113的沟道中形成覆盖第二阻挡层113的第一阻挡层112；其中，第一阻挡层112的晶相结构包括第一晶相结构；
基于第一阻挡层112的形貌，在形成有第一阻挡层112的沟道中形成第一导电层111；其中，第一导电层111具有第二晶相结构，具有第二晶相结构的第一导电层111与具有第一晶相结构的第一阻挡层112的晶格匹配度满足预设条件；
将具有第三导电层121的第二衬底120与形成有第一阻挡层112及第一导电层111的第一衬底110贴合；其中，第三导电层121与第一导电层111形成电连接。
示例性地，第一导电层111的组成材料为铜。
可以理解的是，虽然第二导电层114与第一导电层111之间设置有第一阻挡层112以及第二阻挡层113，但是第一阻挡层112和第二阻挡层113的电阻率较低，可以使得第二导电层114和第一导电层111形成电连接。
在传统的晶圆贴合工艺中，由于用于键合的铜膜的质量不高，导致在不同衬底的贴合过程中，两个衬底的贴合面之间经常出现空洞(void)和晶格位错等晶格缺陷。产生的晶格缺陷会增加贴合界面的接触电阻，降低形成的存储器的良率。
以高温键合方式为例，在键合界面处，不同衬底用于贴合的表面的铜膜发生扩散，通过来自不同衬底的铜粒子之间形成共价键，从而实现键合。因此，扩散系数高的铜膜在键合过程中发生的扩散现象更明显，有利于增加不同衬底的键合接触面积，提高键合质量和可靠性，进而提高形成的存储器芯片性能。
铜的晶格中铜粒子的生长通常具有(001)、(101)和(111)这三种取向。研究表明，相较于沿(001)或(101)取向生长的铜粒子，沿(111)取向生长的铜粒子的扩散系数最高，因此，在键合过程中，沿(111)取向生长的铜粒子更容易在键合界面发生扩散，增加键合界面的接触面积，减少键合界面产生的缺陷。
在形成铜膜之前，通常会在铜膜和绝缘层之间形成阻挡层，以阻挡铜向绝缘层中发生扩散，避免存储器失效。常用的铜膜的阻挡层可包括：氮化钽和钽。
相较于钽对于铜的阻挡作用，氮化钽对于铜的阻挡作用更好。但是，氮化钽的电阻率高于钽的电阻率，且氮化钽与铜之间的附着力小于钽与铜之间的附着力，因此，可采用氮化钽作为第二阻挡层，并在氮化钽与铜之间形成钽作为第一阻挡层，以提高氮化钽与铜之间的附着特性。
图7a至图7c是一种穿通型(Punch Through)的互连结构的工艺流程示意图。如图7a所示，在具有第二导电层114的第一衬底110上，形成绝缘层115，然后在绝缘层115中形成沟道116，第二导电层114的至少部分区域通过沟道116显露。
然后，基于沟道116的形貌形成氮化钽层作为第二阻挡层113，再用氩粒子(ArPlasma)轰击覆盖沟道116底部的氮化钽，以去除位于沟道116底部的氮化钽，直至通过沟道116底部显露出第二导电层114。此时，如图7b所示，第二阻挡层113覆盖沟道116的侧壁。
随后，如图7c所示，沉积一层钽作为第一阻挡层112，并基于第一阻挡层112的形貌在沟道中形成铜膜作为第一导电层111。此时，第一阻挡层，覆盖沟道116的底部，且位于第一导电层111和第二导电层114之间。
图8a示出了一种随着氩粒子轰击氮化钽的时间变化，形成在氮化钽上的钽的X射线衍射图谱。参照图8a可知，随着氩粒子轰击氮化钽层的时间从0秒(s)增加至16s，形成的钽中α相钽的特征峰强度增加，且β相钽的特征峰强度减弱。可以理解的是，当α相钽的特征峰强度增加，且β相钽的特征峰强度减弱时，说明形成的钽中α相钽的含量增加，β相钽的含量减少。其中，当氩粒子轰击氮化钽层的时间为0s时，表示未使用氩粒子轰击氮化钽层。
当氩粒子轰击氮化钽的时间为0s时，即未使用氩粒子轰击处理氮化钽时，氮化钽的晶格结构不是体心立方结构。此时，在未经过氩粒子轰击处理的氮化钽表面沉积的钽层中，β相钽的含量较高，且β相钽的含量高于α相钽的含量。
当使用氩粒子轰击氮化钽时，从晶格格点位置被轰击出来的氮粒子和钽粒子会重新结合形成体心立方结构的氮化钽，体心立方结构的氮化钽重新进行沉积并覆盖在未被轰击的氮化钽层表面。
由于体心立方结构的氮化钽的晶格结构与α相钽的晶格结构相同，因此，在经过氩粒子轰击处理的氮化钽表面继续沉积钽时，会增大生成的α相钽含量，使得沉积的钽中β相钽的含量减少。
因此，随着氩粒子轰击氮化钽层的时间从0秒(s)增加至16s，形成的钽中α相钽的特征峰强度增加，且β相钽的特征峰强度减弱。
图8b示出了形成有氮化钽和钽的第一衬底的电阻率与氩粒子轰击氮化钽时间之间的关系曲线。参照图8b可知，随着氩粒子轰击氮化钽时间从0s增加至16s，形成有氮化钽层和钽层的第一衬底的电阻率逐渐减小。
可以理解的是，由于α相钽的电阻率低于β相钽的电阻率，因此，当钽中α相钽的含量增加，且β相钽含量减小时，形成的钽层整体电阻率降低，使得具有氮化钽层和钽层的第一衬底的电阻率降低。
图9a示出了一种随着氩粒子轰击氮化钽的时间变化，形成有钽层和铜膜的第一衬底的X射线衍射图谱。参照图9a可知，随着氩粒子轰击氮化钽层的时间从0秒(s)增加至12s，(111)取向铜的特征峰强度减弱，α相钽的特征峰强度增加，且β相钽的特征峰强度减弱。
由于β相钽与具有面心立方结构且沿(111)方向生长的铜的晶格匹配度，高于α相钽与具有面向立方结构且沿(111)方向生长的铜的晶格匹配度，因此，相较于α相钽，β相钽更有利于促进铜膜中铜粒子按照(111)取向进行外延生长。
当氩粒子轰击氮化钽的时间为0s时，即未使用氩粒子轰击处理氮化钽时，氮化钽的晶格结构不是体心立方结构。此时，在未经过氩粒子轰击处理的氮化钽表面沉积的钽层中，β相钽的含量高于α相钽的含量。在β相钽表面沉积铜时，铜膜中按照(111)取向生长的铜粒子含量增加。
随着氩粒子轰击氮化钽的时间逐渐增大，形成的钽中α相钽的含量增加，且β相钽的含量减小，不利于促进形成的铜膜中铜粒子按照(111)取向进行外延生长。即随着氩粒子轰击氮化钽的时间逐渐增大，铜膜中按照(111)取向生长的铜粒子含量减小，使得(111)取向铜的特征峰强度减弱。
图9b示出了形成有钽层和铜膜的第一衬底的电阻率与氩粒子轰击氮化钽时间之间的关系曲线。参照图9b可知，随着氩粒子轰击氮化钽时间从0s增加至12s，形成有钽层和铜膜的第一衬底的电阻率逐渐减小。
可以理解的是，由于铜的电阻率小于钽的电阻率，因此，对于形成有钽层和铜膜的第一衬底，第一衬底的电阻率主要由钽层的电阻率决定。而由于α相钽的电阻率低于β相钽的电阻率，因此，当钽中α相钽的含量增加，且β相钽含量减小时，形成的钽的整体电阻率会降低，使得具有钽层和铜膜的第一衬底的电阻率降低。
图9c是通过电子背散射衍射(Electron Backscattered Diffraction，EBSD)获得的在不同氩粒子轰击时间下，形成有铜膜的第一衬底中不同取向生长的铜粒子的分布情况。图9d是在不同氩粒子轰击时间下，形成的铜膜中(111)取向生长的铜粒子的织构分数(texture fraction)。
结合图9c和图9d可知，相较于使用氩粒子轰击氮化钽层后沉积钽层、再沉积铜膜的方法，本公开示例提供的不使用氩粒子轰击氮化钽层，而直接在氮化钽层上沉积钽层作为第一阻挡层，随后在钽层上沉积铜膜作为第一导电层的方式，可以提高铜膜中(111)取向的铜粒子的含量，进而提高不同衬底之间铜结合的可靠性，提高芯片性能。
在本公开所提供的实施例中，应该理解到，所揭露的装置、***与方法，可以通过其他的方式实现。以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种存储器的制作方法，其特征在于，包括：
在第一衬底上形成具有第一晶相结构的第一阻挡层；
形成覆盖所述第一阻挡层的第一导电层；其中，所述第一导电层具有第二晶相结构，具有所述第二晶相结构的所述第一导电层与具有所述第一晶相结构的所述第一阻挡层的晶格匹配度满足预设条件。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述第一衬底上形成第二阻挡层；其中，所述第一导电层向所述第二阻挡层扩散的扩散率，小于所述第一导电层向所述第一阻挡层扩散的扩散率；
所述在第一衬底上形成具有第一晶相结构的第一阻挡层，包括：
基于所述第二阻挡层的形貌，在所述第一衬底上形成覆盖所述第二阻挡层的具有所述第一晶相结构的所述第一阻挡层。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
在具有第二导电层的所述第一衬底上形成绝缘层；
在所述绝缘层中形成沟道；其中，所述第二导电层的至少部分区域通过所述沟道显露；
所述在所述第一衬底上形成第二阻挡层，包括：
基于所述沟道的形貌，在所述第一衬底上形成覆盖所述沟道侧壁和所述沟道底部的所述第二阻挡层；其中，所述第二阻挡层，位于所述绝缘层和所述第一阻挡层之间，且位于所述第二导电层和所述第一阻挡层之间。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
将第二衬底与形成有所述第一阻挡层及所述第一导电层的所述第一衬底贴合；其中，所述第二衬底与所述第一导电层连接。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：
在所述第二衬底表面形成具有所述第二晶相结构的第三导电层；
所述将第二衬底与形成有所述第一阻挡层及所述第一导电层的所述第一衬底贴合，包括：
将所述第三导电层与所述第一导电层贴合。
6.根据权利要求1所述的方法，其特征在于，
所述第一阻挡层还具有第三晶相结构；
所述具有所述第二晶相结构的所述第一导电层与具有所述第一晶相结构的所述第一阻挡层的晶格匹配度满足预设条件，包括：
所述第二晶相结构的第一导电层与所述第一晶相结构的第一阻挡层具有第一晶格匹配度，所述第二晶相结构的第一导电层与所述第三晶相结构的第一阻挡层具有第二晶格匹配度，所述第一晶格匹配度大于所述第二晶格匹配度。
7.一种存储器，其特征在于，包括：
第一衬底；
第一导电层；其中，所述第一导电层具有第二晶相结构；
具有第一晶相结构的第一阻挡层，位于所述第一衬底和所述第一导电层之间；其中，具有所述第一晶相结构的所述第一阻挡层和具有所述第二晶相结构的所述第一导电层的晶格匹配度满足预设条件。
8.根据权利要求7所述的存储器，其特征在于，所述存储器还包括：
第二阻挡层，位于所述第一衬底和所述第一阻挡层之间；其中，所述第一导电层向所述第二阻挡层扩散的扩散率，小于所述第一导电层向所述第一阻挡层扩散的扩散率。
9.根据权利要求8所述的存储器，其特征在于，所述存储器还包括：
第二导电层，位于所述第一衬底上；
绝缘层，覆盖所述第二导电层；其中，所述第二阻挡层，覆盖位于所述绝缘层中的沟道侧壁和沟道底部，位于所述绝缘层和所述第一阻挡层之间，且位于所述第二导电层和所述第一阻挡层之间。
10.根据权利要求7所述的存储器，其特征在于，所述存储器还包括：
第二衬底，与形成有所述第一阻挡层及所述第一导电层的所述第一衬底贴合；其中，所述第二衬底与所述第一导电层连接。
11.根据权利要求10所述的存储器，其特征在于，所述第二衬底还包括：
第三导电层，具有所述第二晶相结构，与所述第一导电层连接。
12.根据权利要求7所述的存储器，其特征在于，
所述第一阻挡层还具有第三晶相结构；
其中，所述第二晶相结构的第一导电层与所述第一晶相结构的第一阻挡层具有第一晶格匹配度，所述第二晶相结构的第一导电层与所述第三晶相结构的第一阻挡层具有第二晶格匹配度，所述第一晶格匹配度大于所述第二晶格匹配度。
13.根据权利要求7所述的存储器，其特征在于，
组成所述第一阻挡层的材料包括：钽；
组成所述第一导电层的材料包括：铜。
CN202010000803.2A 2020-01-02 2020-01-02 存储器的制作方法及存储器 Active CN111162011B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010000803.2A CN111162011B (zh) 2020-01-02 2020-01-02 存储器的制作方法及存储器
CN202111630356.XA CN114420568A (zh) 2020-01-02 2020-01-02 存储器的制作方法及存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010000803.2A CN111162011B (zh) 2020-01-02 2020-01-02 存储器的制作方法及存储器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111630356.XA Division CN114420568A (zh) 2020-01-02 2020-01-02 存储器的制作方法及存储器

Publications (2)

Publication Number Publication Date
CN111162011A true CN111162011A (zh) 2020-05-15
CN111162011B CN111162011B (zh) 2022-02-08

Family

ID=70560876

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010000803.2A Active CN111162011B (zh) 2020-01-02 2020-01-02 存储器的制作方法及存储器
CN202111630356.XA Pending CN114420568A (zh) 2020-01-02 2020-01-02 存储器的制作方法及存储器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111630356.XA Pending CN114420568A (zh) 2020-01-02 2020-01-02 存储器的制作方法及存储器

Country Status (1)

Country Link
CN (2) CN111162011B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675098A (zh) * 2021-08-18 2021-11-19 芯盟科技有限公司 半导体结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020187624A1 (en) * 2001-06-11 2002-12-12 Min Woo Sig Method for forming metal line of semiconductor device
US20060060976A1 (en) * 2004-09-07 2006-03-23 Stmicroelectronics Sa Integrated circuit comprising copper lines and process for forming copper lines
CN104103573A (zh) * 2013-04-02 2014-10-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105097652A (zh) * 2014-05-07 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105336670A (zh) * 2014-07-14 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020187624A1 (en) * 2001-06-11 2002-12-12 Min Woo Sig Method for forming metal line of semiconductor device
US20060060976A1 (en) * 2004-09-07 2006-03-23 Stmicroelectronics Sa Integrated circuit comprising copper lines and process for forming copper lines
CN104103573A (zh) * 2013-04-02 2014-10-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105097652A (zh) * 2014-05-07 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105336670A (zh) * 2014-07-14 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675098A (zh) * 2021-08-18 2021-11-19 芯盟科技有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN111162011B (zh) 2022-02-08
CN114420568A (zh) 2022-04-29

Similar Documents

Publication Publication Date Title
US6720262B2 (en) Method of forming copper interconnections and thin films using chemical vapor deposition with catalyst
US7790617B2 (en) Formation of metal silicide layer over copper interconnect for reliability enhancement
JP3501265B2 (ja) 半導体装置の製造方法
TWI518843B (zh) 內連線結構及形成內連線結構的方法
JP2000150647A (ja) 配線構造およびその製造方法
US20110097897A1 (en) Method for manufacturing semiconductor device
US9761528B2 (en) Interconnection structure
CN106486416B (zh) 金属互联结构的形成方法
US5960314A (en) Semiconductor processing method of providing an electrically conductive interconnecting plug between an elevationally conductive node and an elevationally outer electrically conductive node
WO2023178112A1 (en) Expansion control for bonding
CN208738213U (zh) 半导体互连结构
US20090108452A1 (en) Semiconductor device and method for manufacturing the same
US20030001265A1 (en) Thin titanium nitride layers used in conjunction with tungsten
CN111162011B (zh) 存储器的制作方法及存储器
US7098537B2 (en) Interconnect structure diffusion barrier with high nitrogen content
JP3816091B1 (ja) 半導体装置及びその製造方法
CA1294716C (en) Method of manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material
US6861349B1 (en) Method of forming an adhesion layer with an element reactive with a barrier layer
CN105244338B (zh) 用于半导体器件的接触及其形成方法
CN110957265A (zh) 半导体互连结构及其制备方法
CN214203679U (zh) 铜钨电连接结构
JP2000124310A (ja) 半導体装置およびその製造方法
JP2001524754A (ja) Ｃｖｄアルミニウム及びｐｖｄアルミニウム集積を用いた新しいホール充填技術
JP4006720B2 (ja) 半導体装置及びその製造方法
TWI242260B (en) Method of inhibiting crystal grain size on metal surfaces in a high temperature environment of semiconductor process, method of manufacturing metal interconnect, and method of manufacturing metal-insulator-metal capacitor on metal interconnect structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant