CN105097555A - FinFET及其制造方法 - Google Patents

FinFET及其制造方法 Download PDF

Info

Publication number
CN105097555A
CN105097555A CN201510574924.7A CN201510574924A CN105097555A CN 105097555 A CN105097555 A CN 105097555A CN 201510574924 A CN201510574924 A CN 201510574924A CN 105097555 A CN105097555 A CN 105097555A
Authority
CN
China
Prior art keywords
layer
semiconductor
ridge
break
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510574924.7A
Other languages
English (en)
Other versions
CN105097555B (zh
Inventor
朱慧珑
许淼
梁擎擎
尹海洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201510574924.7A priority Critical patent/CN105097555B/zh
Publication of CN105097555A publication Critical patent/CN105097555A/zh
Application granted granted Critical
Publication of CN105097555B publication Critical patent/CN105097555B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了一种FinFET及其制造方法。该制造FinFET的方法包括：在半导体衬底的内部形成掺杂穿通阻止层；利用半导体衬底位于掺杂穿通阻止层上方的部分形成半导体鳍片；形成横跨半导体鳍片的栅堆叠，该栅堆叠包括栅极电介质和栅极导体，并且栅极电介质将栅极导体和半导体鳍片隔开；形成围绕栅极导体的栅极侧墙；以及在半导体鳍片位于栅堆叠两侧的部分中形成源区和漏区。掺杂穿通阻止层将半导体鳍片和半导体衬底隔开，从而可以断开源区和漏区之间经由半导体衬底的漏电流路径。

Description

FinFET及其制造方法
本申请是2012年11月30日向中国专利局递交的题为“FinFET及其制造方法”的发明专利申请No.201210507134.3的分案申请。
技术领域
本发明涉及半导体技术，更具体地，涉及FinFET及其制作方法。
背景技术
随着半导体器件的尺寸越来越小，短沟道效应愈加明显。为了抑制短沟道效应，提出了在SOI晶片或块状半导体衬底上形成的FinFET。FinFET包括在半导体材料的鳍片(fin)的中间形成的沟道区，以及在鳍片两端形成的源/漏区。栅电极在沟道区的两个侧面包围沟道区(即双栅结构)，从而在沟道各侧上形成反型层。由于整个沟道区都能受到栅极的控制，因此能够起到抑制短沟道效应的作用。
在批量生产中，与使用SOI晶片相比，使用半导体衬底制造的FinFET成本效率更高，从而广泛采用。然而，在使用半导体衬底的FinFET中难以控制半导体鳍片的高度，并且在源区和漏区之间可能形成经由半导体衬底的导电路径，从而产生漏电流的问题。
在半导体鳍片下方形成掺杂穿通阻止层(punch-through-stopperlayer)，可以减小源区和漏区之间的漏电流。然而，为了形成穿通阻止层而执行的离子注入可能在半导体鳍片的沟道区中引入不期望的掺杂剂。该附加的掺杂使得在FinFET的沟道区中存在着随机掺杂浓度波动。
由于半导体鳍片的高度变化和随机掺杂浓度波动，FinFET的阈值电压不期望地发生随机变化。
发明内容
本发明的目的是在基于半导体衬底的FinFET中减小源区和漏区之间的漏电流，并且减小阈值电压的随机变化。
根据本发明的一方面，提供一种制造FinFET的方法，包括：在半导体衬底的内部形成掺杂穿通阻止层；利用半导体衬底位于掺杂穿通阻止层上方的部分形成半导体鳍片；形成横跨半导体鳍片的栅堆叠，该栅堆叠包括栅极电介质和栅极导体，并且栅极电介质将栅极导体和半导体鳍片隔开；形成围绕栅极导体的栅极侧墙；以及在半导体鳍片位于栅堆叠两侧的部分中形成源区和漏区。
根据本发明的另一方面，提供一种FinFET，包括：半导体衬底；位于半导体衬底上的掺杂穿通阻止层；位于掺杂穿通阻止层上的半导体鳍片；横跨半导体鳍片的栅堆叠，该栅堆叠包括栅极电介质和栅极导体，并且栅极电介质将栅极导体和半导体鳍片隔开；以及位于半导体鳍片两端的源区和漏区，其中掺杂穿通阻止层和半导体鳍片均由半导体衬底形成。
在本发明的FinFET中，采用掺杂穿通阻止层将半导体鳍片和半导体衬底隔开，从而可以断开源区和漏区之间经由半导体衬底的漏电流路径。在形成该FinFET的过程中，可以采用顶部保护层和/或侧壁保护层避免对半导体鳍片的不期望的掺杂，从而可以减小阈值电压的随机变化。在一个优选的实施例中，在应力作用层中形成的源区和漏区可以向半导体鳍片中的沟道区施加合适的应力以提供载流子的迁移率。在另一个或进一步优选的实施例中，采用后栅工艺形成栅堆叠，从而获得高质量的栅极电介质和期望的功函数。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1-11是示出了根据本发明的第一实施例的制造半导体器件的方法的各个阶段的半导体结构的示意图。
图12-13示出了根据本发明的第二实施例的制造半导体器件的方法的一部分阶段的半导体结构的示意图。
图14-16示出了根据本发明的第三实施例的制造半导体器件的方法的一部分阶段的半导体结构的示意图。
图17-20示出了根据本发明的第四实施例的制造半导体器件的方法的一部分阶段的半导体结构的示意图。
图21-22示出了根据本发明的第五实施例的制造半导体器件的方法的一部分阶段的半导体结构的示意图。
图23示出了根据本发明的第六实施例的制造半导体器件的方法的一部分阶段的半导体结构的示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在......上面”或“在......上面并与之邻接”的表述方式。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
除非在下文中特别指出，FinFET的各个部分可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体，如GaAs、InP、GaN、SiC，以及IV族半导体，如Si、Ge。栅极导体可以由能够导电的各种材料形成，例如金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅极导体或者是其他导电材料，例如为TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、HfRu、RuOx和所述各种导电材料的组合。栅极电介质可以由SiO2或介电常数大于SiO2的材料构成，例如包括氧化物、氮化物、氧氮化物、硅酸盐、铝酸盐、钛酸盐，其中，氧化物例如包括SiO2、HfO2、ZrO2、Al2O3、TiO2、La2O3，氮化物例如包括Si3N4，硅酸盐例如包括HfSiOx，铝酸盐例如包括LaAlO3，钛酸盐例如包括SrTiO3，氧氮化物例如包括SiON。并且，栅极电介质不仅可以由本领域的技术人员公知的材料形成，也可以采用将来开发的用于栅极电介质的材料。
本发明可以各种形式呈现，以下将描述其中一些示例。
参照图1-11描述根据本发明的第一实施例的制造半导体器件的方法的示例流程，其中，在图10a-11a中示出了半导体结构的俯视图及截面图的截取位置，在图1-9、10b-11b中示出在半导体鳍片的宽度方向上沿线A-A截取的半导体结构的截面图，在图10c-11c中示出在半导体鳍片的A长度方向上沿线B-B截取的半导体结构的截面图。
如图1所示，通过已知的沉积工艺，如电子束蒸发(EBM)、化学气相沉积(CVD)、原子层沉积(ALD)、溅射等，在半导体衬底101(例如Si衬底)上形成顶部保护层102(例如，氮化硅)。在一个示例中，顶部保护层102例如是厚度约为50-100nm的氮化硅层。正如下文将要描述的，在半导体衬底101中将形成半导体鳍片。
然后，例如通过旋涂在顶部保护层102上形成光致抗蚀剂层PR1，并通过其中包括曝光和显影的光刻工艺将光致抗蚀剂层PR1形成用于限定半导体鳍片的形状(例如，条带)的图案。
采用光致抗蚀剂层PR1作为掩模，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，去除顶部保护层102的暴露部分，并且进一步蚀刻半导体衬底101至预定的深度，如图2所示。通过控制蚀刻的时间，可以控制半导体衬底101中的蚀刻深度，从而在半导体衬底101中形成开口，并且在开口之间限定脊状物。顶部保护层102位于脊状物的顶部表面上。
然后，通过在溶剂中溶解或灰化去除光致抗蚀剂层PR1。通过上述已知的沉积工艺，在半导体结构的表面上形成第一绝缘层103(例如，氧化硅)，以填充半导体衬底101中的开口。在一个示例中，采用合适的沉积工艺(例如高密度等离子体化学气相沉积HDP-CVD)使得第一绝缘层103在开口内的部分的厚度大于第一绝缘层103位于顶部保护层102上的部分的厚度。在另一个示例中，第一绝缘层103位于顶部保护层102上的部分的厚度可能太大，可以通过附加的化学机械抛光(CMP)平整半导体结构的表面，从而减小该部分的厚度，或者以顶部保护层102作为停止层而完全去除该部分。
采用顶部保护层102作为硬掩模，通过选择性的蚀刻工艺(例如，反应离子蚀刻)，回蚀刻第一绝缘层103，如图3所示。该蚀刻不仅去除第一绝缘层103位于顶部保护层102上的部分，而且减小第一绝缘层103位于开口内的部分的厚度。控制蚀刻的时间，使得第一绝缘层103位于开口内的部分用作隔离层，并且限定开口的深度。该开口暴露脊状物的上部的侧面，并且开口的深度应当大致等于将要形成的半导体鳍片的高度。
然后，通过上述已知的沉积工艺，在半导体结构的表面上形成共形的氮化物层(例如，氮化硅)。在一个示例中，该氮化物层的厚度约为10-20nm。
通过各向异性的蚀刻工艺(例如，反应离子蚀刻)，去除氮化物层在第一绝缘层103的暴露表面上横向延伸的部分，使得氮化物层位于脊状物的侧面上的垂直部分保留，从而形成侧壁保护层104，如图4所示。结果，脊状物的顶部覆盖有顶部保护层102，脊状物的上部的侧面覆盖有侧壁保护层104，脊状物的下部的侧面与第一绝缘层103邻接。
然后，采用顶部保护层102和侧壁保护层104作为硬掩模，通过选择性的蚀刻工艺(例如，反应离子蚀刻)，回蚀刻第一绝缘层103，如图5所示。该蚀刻减小了第一绝缘层103的厚度，并且暴露脊状物的下部的侧面的一部分。控制蚀刻的时间，使得脊状物的下部的暴露侧面的高度h(即第一绝缘层103的厚度的减小量)为预定的值。
然后，采用共形掺杂(conformaldoping)在半导体衬底的表面上形成共形的掺杂剂层105，如图6所示。掺杂剂层105包括顶部保护层102、侧壁保护层104、第一绝缘层103的表面以及脊状物的下部的暴露侧面中的包含掺杂剂的表面层。
针对不同类型的FinFET可以采用不同的掺杂剂。在N型FinFET中可以使用P型掺杂剂，例如B，在P型FinFET中可以使用N型掺杂剂，例如P、As。掺杂剂层105将用于形成掺杂穿通阻止层，使得穿通阻止层的掺杂类型与源区和漏区的掺杂类型相反，从而可以断开源区和漏区之间的漏电流路径。
然后，通过上述已知的沉积工艺，在半导体结构的表面上形成第二绝缘层106(例如，氧化硅)。采用顶部保护层102和侧壁保护层104作为硬掩模，通过选择性的蚀刻工艺(例如，反应离子蚀刻)，回蚀刻第二绝缘层106，如图7所示。该蚀刻减小了第二绝缘层106的厚度。控制蚀刻的时间，使得第二绝缘层106的顶部表面至少高于侧壁保护层104的底部，从而第二绝缘层106至少覆盖掺杂剂层105位于脊状物的侧面上的部分。
然后，通过选择性的蚀刻工艺(例如，反应离子蚀刻)，相对于第二绝缘层106，去除顶部保护层102和侧壁保护层104，如图8所示。该蚀刻还去除了掺杂剂层105位于顶部保护层102和侧壁保护层104的表面上的部分。
然后，采用热退火，将掺杂剂层105位于脊状物的侧面上的部分向内推入直至连通，从而在半导体衬底101的脊状物中形成掺杂穿通阻止层107，如图9所示。该脊状物位于掺杂穿通阻止层107之上的部分形成半导体鳍片108。并且，半导体鳍片108与半导体衬底101之间由掺杂穿通阻止层107隔开。由于在脊状物的宽度方向上，热退火推入的掺杂剂从两侧向中间扩散，因此掺杂穿通阻止层107存在着沿半导体鳍片的宽度方向的掺杂浓度分布，使得掺杂穿通阻止层107中间部分的掺杂浓度小于两端部分的掺杂浓度。
然后，通过上述已知的沉积工艺，在半导体结构的表面上形成栅极电介质109(例如，氧化硅或氮化硅)。在一个示例中，该栅极电介质109为约0.8-1.5nm厚的氧化硅层。栅极电介质109覆盖半导体鳍片108的顶部表面和侧面。
通过上述已知的沉积工艺，在半导体结构的表面上形成导体层(例如，掺杂多晶硅)。如果需要，可以对导体层进行化学机械抛光(CMP)，以获得平整的表面。
采用光致抗蚀剂掩模，将该导体层图案化为横跨半导体鳍片的栅极导体110，并且进一步去除栅极电介质109的暴露部分，如图10a、10b和10c所示。栅极导体110和栅极电介质109一起形成栅堆叠。在图10a、10b和10c所示的示例中，栅极导体110的形状为条带，并且沿着与半导体鳍片的长度垂直的方向延伸。
然后，通过上述已知的沉积工艺，在半导体结构的表面上形成氮化物层。在一个示例中，该氮化物层为厚度约5-20nm的氮化硅层。通过各向异性的蚀刻工艺(例如，反应离子蚀刻)，去除氮化物层的横向延伸的部分，使得氮化物层位于栅极导体110的侧面上的垂直部分保留，从而形成栅极侧墙111。通常，由于形状因子，半导体鳍片108侧面上的氮化物层厚度比栅极导体110的侧面上的氮化物层厚度小，从而在该蚀刻步骤中可以完全去除半导体鳍片108侧面上的氮化物层。否则，半导体鳍片108侧面上的氮化物层厚度太大可能妨碍形成栅极侧墙。可以采用附加的掩模进一步去除半导体鳍片108侧面上的氮化物层。
该蚀刻暴露半导体鳍片108位于栅极导体110两侧的部分的顶部表面和侧面。然后，可以按照常规的工艺在半导体鳍片103的暴露部分中形成源区和漏区。
参照图12-13描述根据本发明的第二实施例的制造半导体器件的方法的一部分阶段的示例流程，其中示出在半导体鳍片的宽度方向上截取的半导体结构的截面图。
根据第二实施例，在图5所示的步骤之后执行以下步骤。
通过气相推入(gasphasedrive-in)，使得掺杂剂从脊状物的下部的暴露侧面向内部扩散直至连通，从而在半导体衬底101的脊状物中形成掺杂穿通阻止层107，如图12所示。该脊状物位于掺杂穿通阻止层107之上的部分形成半导体鳍片108。并且，半导体鳍片108与半导体衬底101之间由掺杂穿通阻止层107隔开。由于在脊状物的宽度方向上，气相推入的掺杂剂从两侧向中间扩散，因此，掺杂穿通阻止层107存在着沿半导体鳍片的宽度方向的掺杂浓度分布，使得掺杂穿通阻止层107中间部分的掺杂浓度小于两端部分的掺杂浓度。
在气相推入中，针对不同类型的FinFET可以采用不同的掺杂剂。在N型FinFET中可以使用P型掺杂剂，例如B，在P型FinFET中可以使用N型掺杂剂，例如P、As。掺杂穿通阻止层107的掺杂类型与源区和漏区的掺杂类型相反，从而可以断开源区和漏区之间的漏电流路径。
然后，通过上述已知的沉积工艺，在半导体结构的表面上形成第二绝缘层106(例如，氧化硅)。采用顶部保护层102和侧壁保护层104作为硬掩模，通过选择性的蚀刻工艺(例如，反应离子蚀刻)，回蚀刻第二绝缘层106。该蚀刻减小了第二绝缘层106的厚度。控制蚀刻的时间，使得第二绝缘层106的顶部表面至少高于掺杂穿通阻止层107与半导体衬底101之间的界面。
然后，通过选择性的蚀刻工艺(例如，反应离子蚀刻)，相对于第二绝缘层106，去除顶部保护层102和侧壁保护层104，如图13所示。
然后，继续图10和11所示的步骤以形成栅堆叠、栅极侧墙、源区和漏区。
参照图14-16描述根据本发明的第三实施例的制造半导体器件的方法的一部分阶段的示例流程，其中示出在半导体鳍片的宽度方向上截取的半导体结构的截面图。
根据第三实施例，在图5所示的步骤之后执行以下步骤。
然后，采用顶部保护层102和侧壁保护层104作为硬掩模，通过倾斜离子注入，在脊状物的下部的暴露侧面中形成掺杂剂层105，如图14所示。控制离子注入的参数，使得掺杂剂未穿过顶部保护层102和侧壁保护层104而进入脊状物的其他部分中。在图14中将离子注入描述为沿着两个方向(如箭头所示)进行。应当理解，该离子注入可以包括在第一步骤中沿第一方向进行离子注入，在第二步骤中沿第二方向进行离子注入。
在离子注入中，针对不同类型的FinFET可以采用不同的掺杂剂。在N型FinFET中可以使用P型掺杂剂，例如B，在P型FinFET中可以使用N型掺杂剂，例如P、As。掺杂剂层105将用于形成掺杂穿通阻止层，使得穿通阻止层的掺杂类型与源区和漏区的掺杂类型相反，从而可以断开源区和漏区之间的漏电流路径。
然后，通过上述已知的沉积工艺，在半导体结构的表面上形成第二绝缘层106(例如，氧化硅)。采用顶部保护层102和侧壁保护层104作为硬掩模，通过选择性的蚀刻工艺(例如，反应离子蚀刻)，回蚀刻第二绝缘层106，如图15所示。该蚀刻减小了第二绝缘层106的厚度。控制蚀刻的时间，使得第二绝缘层106的顶部表面至少高于侧壁保护层104的底部，从而第二绝缘层106至少覆盖掺杂剂层105。
然后，通过选择性的蚀刻工艺(例如，反应离子蚀刻)，相对于第二绝缘层106，去除顶部保护层102和侧壁保护层104。采用热退火，将掺杂剂层105位于脊状物的侧面上的部分向内推入直至连通，从而在半导体衬底101的脊状物中形成掺杂穿通阻止层107，如图16所示。该脊状物位于掺杂穿通阻止层107之上的部分形成半导体鳍片108。并且，半导体鳍片108与半导体衬底101之间由掺杂穿通阻止层107隔开。由于在脊状物的宽度方向上，气相推入的掺杂剂从两侧向中间扩散，因此掺杂穿通阻止层107存在着沿半导体鳍片的宽度方向的掺杂浓度分布，使得掺杂穿通阻止层107中间部分的掺杂浓度小于两端部分的掺杂浓度。
然后，继续图10和11所示的步骤以形成栅堆叠、栅极侧墙、源区和漏区。
参照图17-20描述根据本发明的第四实施例的制造半导体器件的方法的一部分阶段的示例流程，其中示出在半导体鳍片的宽度方向上截取的半导体结构的截面图。
如图17所示，通过离子注入在半导体衬底101(例如Si衬底)中的预定深度形成掺杂区，从而形成掺杂穿通阻止层107。半导体衬底101位于掺杂穿通阻止层107之上的部分将形成半导体层108’。并且，半导体层108’与半导体衬底101之间由掺杂穿通阻止层107隔开。掺杂穿通阻止层107存在着沿半导体鳍片的宽度方向的掺杂浓度分布，使得掺杂穿通阻止层107中间部分的掺杂浓度小于两端部分的掺杂浓度。
在离子注入中，针对不同类型的FinFET可以采用不同的掺杂剂。在N型FinFET中可以使用P型掺杂剂，例如B，在P型FinFET中可以使用N型掺杂剂，例如P、As。掺杂穿通阻止层107的掺杂类型与源区和漏区的掺杂类型相反，从而可以断开源区和漏区之间的漏电流路径。
通过上述已知的沉积工艺，在半导体层108’上形成顶部保护层102(例如，氮化硅)，如图17所示。
然后，例如通过旋涂在顶部保护层102上形成光致抗蚀剂层PR1，并通过其中包括曝光和显影的光刻工艺将光致抗蚀剂层PR1形成用于限定半导体鳍片的形状(例如，条带)的图案。
采用光致抗蚀剂层PR1作为掩模，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，从上至下去除顶部保护层102、半导体层108’、掺杂穿通阻止层107的暴露部分，并且可以进一步蚀刻半导体衬底101至预定的深度，如图18所示。通过控制蚀刻的时间，可以控制半导体衬底101中的蚀刻深度，从而在半导体衬底101中形成开口。半导体层108’位于开口之间的部分保留以形成半导体鳍片108。顶部保护层102位于半导体鳍片108的表面上。
然后，通过在溶剂中溶解或灰化去除光致抗蚀剂层PR1。通过上述已知的沉积工艺，在半导体结构的表面上形成第一绝缘层103(例如，氧化硅)，以填充半导体衬底101中的开口。在一个示例中，采用合适的沉积工艺(例如高密度等离子体化学气相沉积HDP-CVD)使得第一绝缘层103在开口内的部分的厚度大于第一绝缘层103位于顶部保护层102上的部分的厚度。在另一个示例中，第一绝缘层103位于顶部保护层102上的部分的厚度可能太大，可以通过附加的化学机械抛光(CMP)平整半导体结构的表面，从而减小该部分的厚度，或者以顶部保护层102作为停止层而完全去除该部分。
采用顶部保护层102作为硬掩模，通过选择性的蚀刻工艺(例如，反应离子蚀刻)，回蚀刻第一绝缘层103。该蚀刻减小了第一绝缘层103的厚度。控制蚀刻的时间，使得第一绝缘层103的顶部表面至少高于掺杂穿通阻止层107与半导体衬底101之间的界面。
然后，通过选择性的蚀刻工艺(例如，反应离子蚀刻)，相对于第一绝缘层103，去除顶部保护层102，如图20所示。
然后，继续图10和11所示的步骤以形成栅堆叠、栅极侧墙、源区和漏区。应当注意，在该实施例中不需要形成侧壁保护层104和第二绝缘层106。
参照图21-22描述根据本发明的第五实施例的制造半导体器件的方法的一部分阶段的示例流程，其中，在图21a-22a中示出了半导体结构的俯视图及截面图的截取位置，在图21b-22b中示出在半导体鳍片的宽度方向上沿线A-A截取的半导体结构的截面图，在图21c-22c中示出在半导体鳍片的A长度方向上沿线B-B截取的半导体结构的截面图。
根据该优选实施例，在图11所示的步骤之后进一步执行图21和22所示的步骤以形成应力作用层，并且在应力作用层中形成源区和漏区。
通过上述已知的蚀刻工艺(例如，反应离子蚀刻)，相对于栅极侧墙111选择性地去除半导体鳍片108位于栅极导体110两侧的部分，如图21a、21b和21c所示。该蚀刻可以在掺杂穿通阻止层107的顶部表面停止，或者进一步去除掺杂穿通阻止层107的一部分(如图21c所示)。该蚀刻还可能去除栅极导体110的一部分。由于栅极导体110的厚度可以比半导体鳍片108的高度大很多，因此，该蚀刻仅仅减小了栅极导体110的厚度，而没有完全去除栅极导体110(如图21c所示)。
然后，通过上述已知的沉积工艺，在掺杂穿通阻止层107上外延生长应力作用层112，如图22a、22b和22c所示。应力作用层112还形成在栅极导体110上。该应力作用层112的厚度应当足够大，使得应力作用层112的顶部表面高于或等于半导体鳍片108的顶部表面，以最大化在半导体鳍片108施加的应力。
针对不同类型的FinFET可以形成不同的应力作用层112。通过应力作用层向FinFET的沟道区施加合适的应力，可以提高载流子的迁移率，从而减小导通电阻并提高器件的开关速度。为此，采用与半导体鳍片108的材料不同的半导体材料形成源区和漏区，可以产生期望的应力。对于N型FinFET，应力作用层112例如是在Si衬底上形成的C的含量约为原子百分比0.2-2％的Si：C层，沿着沟道区的纵向方向对沟道区施加拉应力。对于P型FinFET，应力作用层112例如是在Si衬底上形成的Ge的含量约为原子百分比15-75％的SiGe层，沿着沟道区的纵向方向对沟道区施加压应力。
参照图23描述根据本发明的第六实施例的制造半导体器件的方法的一部分阶段的示例流程，其中，在图23a中示出了半导体结构的俯视图及截面图的截取位置，在图23b中示出在半导体鳍片的宽度方向上沿线A-A截取的半导体结构的截面图，在图23c中示出在半导体鳍片的A长度方向上沿线B-B截取的半导体结构的截面图。
根据该优选实施例，在图22所示的步骤之后进一步执行图23所示的步骤以形成包括替代栅极导体和替代栅介质的替代栅堆叠。
通过上述已知的沉积工艺，在半导体结构的表面上形成第三绝缘层113(例如，氧化硅)。对半导体结构进行化学机械抛光，以获得平整的表面。该化学机械抛光去除了第三绝缘层113位于栅极导体110上方的一部分，从而暴露出栅极导体110上方的应力作用层112和栅极侧墙111。进一步地，该化学机械抛光可以去除应力作用层112和栅极侧墙111的一部分。
采用第三绝缘层113和栅极侧墙111作为硬掩模，通过上述已知的蚀刻工艺(例如反应离子蚀刻)去除栅极导体110上方的应力作用层112，并且进一步地去除栅极导体110，从而形成栅极开口。可选地，可以进一步去除栅极电介质107位于栅极开口底部的部分。按照后栅工艺，在栅极开口中形成替代栅极电介质114(例如，HfO2)和替代栅极导体115(例如，TiN)，如图23a、23b和23c所示。替代栅极导体115和替代栅极电介质114一起形成替代栅堆叠。
根据上述的各个实施例，在形成源区和漏区之后，可以在所得到的半导体结构上形成层间绝缘层、位于层间绝缘层中的通孔、位于层间绝缘层上表面的布线或电极，从而完成FinFET的其他部分。
在以上的描述中，对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (16)

1.一种制造FinFET的方法，包括：
在半导体衬底的内部形成掺杂穿通阻止层；
利用半导体衬底位于掺杂穿通阻止层上方的部分形成半导体鳍片；
形成横跨半导体鳍片的栅堆叠，该栅堆叠包括栅极电介质和栅极导体，并且栅极电介质将栅极导体和半导体鳍片隔开；
形成围绕栅极导体的栅极侧墙；以及
在半导体鳍片位于栅堆叠两侧的部分中形成源区和漏区。
2.根据权利要求1所述的方法，其中形成掺杂穿通阻止层的步骤包括：在遮挡半导体衬底的将用于形成半导体鳍片的部分的情形下，对半导体衬底进行掺杂。
3.根据权利要求2所述的方法，其中形成掺杂穿通阻止层的步骤包括：
在半导体衬底上形成顶部保护层；
图案化半导体衬底以形成脊状物；
在脊状物的上部的侧面上形成侧壁保护层；
经由脊状物的下部的暴露侧面掺杂以形成掺杂穿通阻止层，使得脊状物的位于掺杂穿通阻止层上方的部分形成半导体鳍片；以及
去除顶部保护层和侧壁保护层。
4.根据权利要求3所述的方法，其中掺杂的步骤包括：
通过气相推入使得掺杂剂从脊状物的下部的暴露侧面向内部扩散直至连通，从而形成掺杂穿通阻止层。
5.根据权利要求3所述的方法，其中掺杂的步骤包括：
通过共形掺杂在脊状物的下部的暴露侧面形成掺杂剂层；以及
通过热处理，将掺杂剂从掺杂剂层向内推入脊状物以形成掺杂穿通阻止层。
6.根据权利要求3所述的方法，其中掺杂的步骤包括：
通过倾斜离子注入在脊状物的下部的暴露侧面形成掺杂剂层；以及
通过热处理，将掺杂剂从掺杂剂层向内推入脊状物以形成掺杂穿通阻止层。
7.根据权利要求3所述的方法，其中在形成脊状物的步骤和形成侧壁保护层的步骤之间还包括：
通过高密度等离子体化学气相沉积形成第一绝缘层；以及
回蚀刻第一绝缘层以暴露脊状物的上部的侧面。
8.根据权利要求7所述的方法，其中在形成侧壁保护层的步骤和掺杂的步骤之间还包括：
进一步回蚀刻第一绝缘层以提供脊状物的下部的暴露侧面。
9.根据权利要求1所述的方法，其中形成掺杂穿通阻止层的步骤包括：
在半导体衬底中的预定深度形成掺杂穿通阻止层，使得半导体衬底的位于穿通阻止层上方的部分形成半导体层；
在半导体层上形成顶部保护层；
图案化顶部保护层.半导体层和掺杂穿通阻止层，使得半导体层形成半导体鳍片；以及
去除顶部保护层。
10.根据权利要求1至9中任一项所述的方法，其中所述FinFET是N型的，并且在对穿通阻止层掺杂的步骤中使用P型掺杂剂。
11.根据权利要求1至9中任一项所述的方法，其中所述FinFET是P型的，并且在对穿通阻止层掺杂的步骤中使用N型掺杂剂。
12.根据权利要求1至9中任一项所述的方法，其中形成源区和漏区的步骤包括：
采用栅极侧墙和栅极导体作为硬掩模，通过蚀刻去除半导体鳍片的暴露部分，并且进一步蚀刻掺杂穿通阻止层的一部分，使得在栅极导体两侧形成到达掺杂穿通阻止层的开口；
在开口内形成应力作用层，该应力作用层由与半导体鳍片不同的材料组成；以及
在应力作用层中形成源区和漏区。
13.根据权利要求1至9中任一项所述的方法，其中在形成源区和漏区之后还包括：
去除栅极导体；以及
形成替代栅极导体。
14.根据权利要求13所述的方法，其中在去除栅极导体的步骤和形成替代栅极导体的步骤之间，还包括：
去除栅极电介质；以及
形成替代栅极电介质。
15.根据权利要求5或6所述的半导体器件，其中，
所述半导体器件为N型器件，所述掺杂剂层中包括P型掺杂剂；或者
所述半导体器件为P型器件，所述掺杂剂层中包括N型掺杂剂。
16.根据权利要求15所述的半导体器件，其中，所述P型掺杂剂包括B，所述N型掺杂剂包括P或As。
CN201510574924.7A 2012-11-30 2012-11-30 FinFET及其制造方法 Active CN105097555B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510574924.7A CN105097555B (zh) 2012-11-30 2012-11-30 FinFET及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510574924.7A CN105097555B (zh) 2012-11-30 2012-11-30 FinFET及其制造方法
CN201210507134.3A CN103855015B (zh) 2012-11-30 2012-11-30 FinFET及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201210507134.3A Division CN103855015B (zh) 2012-11-30 2012-11-30 FinFET及其制造方法

Publications (2)

Publication Number Publication Date
CN105097555A true CN105097555A (zh) 2015-11-25
CN105097555B CN105097555B (zh) 2017-03-29

Family

ID=50862510

Family Applications (11)

Application Number Title Priority Date Filing Date
CN201510575268.2A Pending CN105118863A (zh) 2012-11-30 2012-11-30 FinFET及其制造方法
CN201910010519.0A Pending CN109742147A (zh) 2012-11-30 2012-11-30 FinFET及其制造方法
CN201510600216.6A Active CN105261651B (zh) 2012-11-30 2012-11-30 半导体器件
CN201510612319.4A Active CN105304715B (zh) 2012-11-30 2012-11-30 FinFET及其制造方法
CN201510613815.1A Pending CN105304716A (zh) 2012-11-30 2012-11-30 FinFET及其制造方法
CN201510574924.7A Active CN105097555B (zh) 2012-11-30 2012-11-30 FinFET及其制造方法
CN201510598790.2A Pending CN105225961A (zh) 2012-11-30 2012-11-30 半导体器件
CN201910373585.4A Pending CN110071175A (zh) 2012-11-30 2012-11-30 FinFET及其制造方法
CN201510598896.2A Active CN105097556B (zh) 2012-11-30 2012-11-30 FinFET及其制造方法
CN201711303181.5A Active CN107863299B (zh) 2012-11-30 2012-11-30 FinFET及其制造方法
CN201210507134.3A Active CN103855015B (zh) 2012-11-30 2012-11-30 FinFET及其制造方法

Family Applications Before (5)

Application Number Title Priority Date Filing Date
CN201510575268.2A Pending CN105118863A (zh) 2012-11-30 2012-11-30 FinFET及其制造方法
CN201910010519.0A Pending CN109742147A (zh) 2012-11-30 2012-11-30 FinFET及其制造方法
CN201510600216.6A Active CN105261651B (zh) 2012-11-30 2012-11-30 半导体器件
CN201510612319.4A Active CN105304715B (zh) 2012-11-30 2012-11-30 FinFET及其制造方法
CN201510613815.1A Pending CN105304716A (zh) 2012-11-30 2012-11-30 FinFET及其制造方法

Family Applications After (5)

Application Number Title Priority Date Filing Date
CN201510598790.2A Pending CN105225961A (zh) 2012-11-30 2012-11-30 半导体器件
CN201910373585.4A Pending CN110071175A (zh) 2012-11-30 2012-11-30 FinFET及其制造方法
CN201510598896.2A Active CN105097556B (zh) 2012-11-30 2012-11-30 FinFET及其制造方法
CN201711303181.5A Active CN107863299B (zh) 2012-11-30 2012-11-30 FinFET及其制造方法
CN201210507134.3A Active CN103855015B (zh) 2012-11-30 2012-11-30 FinFET及其制造方法

Country Status (1)

Country Link
CN (11) CN105118863A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855015A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 FinFET及其制造方法
CN107342227A (zh) * 2017-08-23 2017-11-10 上海华力微电子有限公司 一种鳍式场效应晶体管栅极结构的形成方法
CN107665861A (zh) * 2016-07-29 2018-02-06 格罗方德半导体公司 降低FinFET装置的通道区中掺质浓度的方法、装置及***
WO2023245799A1 (zh) * 2022-06-23 2023-12-28 长鑫存储技术有限公司 半导体结构及其形成方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448729B (zh) * 2014-08-29 2018-11-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105632930A (zh) * 2014-11-04 2016-06-01 中国科学院微电子研究所 一种FinFET器件及其制造方法
US9761723B2 (en) * 2015-01-08 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of finFET device
US9806154B2 (en) 2015-01-20 2017-10-31 Taiwan Semiconductor Manufacturing Company Ltd. FinFET structure and method for manufacturing thereof
CN106373885A (zh) * 2015-07-23 2017-02-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
DE112015006918T5 (de) * 2015-09-17 2018-06-07 Intel Corporation Verfahren zum dotieren eines unteren finnengebiets einer halbleiterfinnenstruktur und vorrichtungen, die diese enthalten
CN106558544B (zh) * 2015-09-29 2019-11-08 中国科学院微电子研究所 半导体器件制造方法
CN106558556A (zh) * 2015-09-29 2017-04-05 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN106571298B (zh) * 2015-10-10 2019-07-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106571302A (zh) * 2015-10-12 2017-04-19 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN105244353B (zh) 2015-11-05 2018-05-25 中国科学院微电子研究所 包括带电荷穿通阻止层以降低穿通的cmos器件及其制造方法
CN106847751B (zh) * 2015-12-04 2019-11-05 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN106952817B (zh) * 2016-01-06 2020-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107591328A (zh) * 2016-07-07 2018-01-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106206315B (zh) * 2016-07-18 2019-12-03 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
CN109216273A (zh) * 2017-07-06 2019-01-15 联华电子股份有限公司 半导体结构及其制造方法
CN108109921A (zh) * 2017-12-18 2018-06-01 深圳市晶特智造科技有限公司 基于硅衬底的三维场效应管的制作方法
CN110120418B (zh) * 2019-05-07 2023-03-24 芯盟科技有限公司 垂直纳米线晶体管及其形成方法
CN112018163A (zh) * 2019-05-30 2020-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110224029B (zh) * 2019-06-03 2022-07-12 中国科学院微电子研究所 一种半导体器件及其制作方法及包括该器件的电子设备
CN111916448B (zh) * 2020-07-01 2023-10-13 中国科学院微电子研究所 一种半导体器件及其制造方法、电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US20040256683A1 (en) * 2003-06-20 2004-12-23 Deok-Hyung Lee Integrated circuit field effect transistors including channel-containing fin having regions of high and low doping concentrations and methods of fabricating same
US20060244051A1 (en) * 2005-04-27 2006-11-02 Kabushiki Kaisha Toshiba Semiconductor manufacturing method and semiconductor device
CN1875482A (zh) * 2003-11-05 2006-12-06 国际商业机器公司 制造鳍型场效应晶体管的方法
US8278184B1 (en) * 2011-11-02 2012-10-02 United Microelectronics Corp. Fabrication method of a non-planar transistor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6645815B2 (en) * 2001-11-20 2003-11-11 General Semiconductor, Inc. Method for forming trench MOSFET device with low parasitic resistance
TWI231994B (en) * 2003-04-04 2005-05-01 Univ Nat Taiwan Strained Si FinFET
US7224029B2 (en) * 2004-01-28 2007-05-29 International Business Machines Corporation Method and structure to create multiple device widths in FinFET technology in both bulk and SOI
JP2007165780A (ja) * 2005-12-16 2007-06-28 Toshiba Corp 半導体装置
JP2009054705A (ja) * 2007-08-24 2009-03-12 Toshiba Corp 半導体基板、半導体装置およびその製造方法
JP5159413B2 (ja) * 2008-04-24 2013-03-06 株式会社東芝 半導体装置及びその製造方法
JP2009283685A (ja) * 2008-05-22 2009-12-03 Panasonic Corp 半導体装置およびその製造方法
CN102217074B (zh) * 2008-09-16 2015-08-12 台湾积体电路制造股份有限公司 鳍式场效应晶体管(finfet)
US8263462B2 (en) * 2008-12-31 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric punch-through stoppers for forming FinFETs having dual fin heights
US8980719B2 (en) * 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US8283653B2 (en) * 2009-12-23 2012-10-09 Intel Corporation Non-planar germanium quantum well devices
CN201985146U (zh) * 2010-12-29 2011-09-21 袁晓 硅太阳电池片的光致热扩散制结装置
JP2012182354A (ja) * 2011-03-02 2012-09-20 Toshiba Corp 半導体記憶装置
CN105118863A (zh) * 2012-11-30 2015-12-02 中国科学院微电子研究所 FinFET及其制造方法
CN103855011B (zh) * 2012-11-30 2017-10-17 中国科学院微电子研究所 FinFET及其制造方法
CN103855001A (zh) * 2012-12-04 2014-06-11 中芯国际集成电路制造(上海)有限公司 晶体管及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US20040256683A1 (en) * 2003-06-20 2004-12-23 Deok-Hyung Lee Integrated circuit field effect transistors including channel-containing fin having regions of high and low doping concentrations and methods of fabricating same
CN1875482A (zh) * 2003-11-05 2006-12-06 国际商业机器公司 制造鳍型场效应晶体管的方法
US20060244051A1 (en) * 2005-04-27 2006-11-02 Kabushiki Kaisha Toshiba Semiconductor manufacturing method and semiconductor device
US8278184B1 (en) * 2011-11-02 2012-10-02 United Microelectronics Corp. Fabrication method of a non-planar transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855015A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 FinFET及其制造方法
CN107665861A (zh) * 2016-07-29 2018-02-06 格罗方德半导体公司 降低FinFET装置的通道区中掺质浓度的方法、装置及***
CN107342227A (zh) * 2017-08-23 2017-11-10 上海华力微电子有限公司 一种鳍式场效应晶体管栅极结构的形成方法
WO2023245799A1 (zh) * 2022-06-23 2023-12-28 长鑫存储技术有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN105225961A (zh) 2016-01-06
CN110071175A (zh) 2019-07-30
CN105097556A (zh) 2015-11-25
CN103855015A (zh) 2014-06-11
CN105261651B (zh) 2018-11-27
CN109742147A (zh) 2019-05-10
CN103855015B (zh) 2020-03-06
CN105304715B (zh) 2016-08-17
CN105261651A (zh) 2016-01-20
CN105304715A (zh) 2016-02-03
CN107863299B (zh) 2021-06-15
CN105097556B (zh) 2019-02-15
CN105118863A (zh) 2015-12-02
CN105304716A (zh) 2016-02-03
CN105097555B (zh) 2017-03-29
CN107863299A (zh) 2018-03-30

Similar Documents

Publication Publication Date Title
CN105304715B (zh) FinFET及其制造方法
US10672796B2 (en) Mechanisms for forming FINFET device
US9548385B1 (en) Self-aligned contacts for vertical field effect transistors
CN103855011B (zh) FinFET及其制造方法
CN103855010B (zh) FinFET及其制造方法
US11302813B2 (en) Wrap around contact for nanosheet source drain epitaxy
CN103811343B (zh) FinFET及其制造方法
CN103824775A (zh) FinFET及其制造方法
CN103390637B (zh) FinFET及其制造方法
CN105244379A (zh) 半导体器件及其制造方法
CN103985754A (zh) 半导体器件及其制造方法
CN103779223A (zh) Mosfet的制造方法
CN103855026B (zh) FinFET及其制造方法
CN104008974A (zh) 半导体器件及其制造方法
CN104078466A (zh) Flash器件及其制造方法
CN103985750A (zh) 半导体器件及其制造方法
US20240038867A1 (en) Isolation pillar structures for stacked device structures
CN103985712B (zh) 半导体器件及其制造方法
US20210249531A1 (en) Nanostructure Device and Method
CN103855027B (zh) FinFET及其制造方法
CN103985753A (zh) 半导体器件及其制造方法
CN103985756A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant