CN105096889A - 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 - Google Patents

一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 Download PDF

Info

Publication number
CN105096889A
CN105096889A CN201510544007.4A CN201510544007A CN105096889A CN 105096889 A CN105096889 A CN 105096889A CN 201510544007 A CN201510544007 A CN 201510544007A CN 105096889 A CN105096889 A CN 105096889A
Authority
CN
China
Prior art keywords
signal
node
supplied
potential
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510544007.4A
Other languages
English (en)
Other versions
CN105096889B (zh
Inventor
冯思林
李红敏
宋萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510544007.4A priority Critical patent/CN105096889B/zh
Publication of CN105096889A publication Critical patent/CN105096889A/zh
Priority to US15/520,965 priority patent/US10580376B2/en
Priority to PCT/CN2016/071784 priority patent/WO2017036077A1/zh
Application granted granted Critical
Publication of CN105096889B publication Critical patent/CN105096889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明公开了一种移位寄存器、其驱动方法、栅极驱动电路及显示装置，包括：输入单元、复位单元、第一控制单元、第二控制单元、第一输出单元、第二输出单元、第一信号输出端和第二信号输出端。采用输入单元、复位单元、第一控制单元和第一输出单元控制第一信号输出端的电位，采用输入单元、复位单元、第二控制单元和第二输出单元控制第二信号输出端的电位，相当于利用第一控制单元和第一输出单元与第二控制单元和第二输出单元控制共用输入单元和复位单元，实现现有的两个移位寄存器的功能量。从而与现有的两个移位寄存器相比，省去一个输入单元和一个复位单元，从而结构更加简单，占用面积更小，更适合于窄边框设计。

Description

一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
技术领域
本发明涉及显示技术领域，尤指一种移位寄存器、其驱动方法、栅极驱动电路及显示装置。
背景技术
在薄膜晶体管显示器中，通常通过栅极驱动电路向像素区域的各个薄膜晶体管(TFT，ThinFilmTransistor)的栅极提供栅极驱动信号。栅极驱动电路可以通过阵列工艺形成在液晶显示器的阵列基板上，即阵列基板行驱动(GateDriveronArray,GOA)工艺，这种集成工艺不仅节省了成本，而且可以做到液晶面板(Panel)两边对称的美观设计，同时，也省去了栅极集成电路(IC，IntegratedCircuit)的绑定(Bonding)区域以及扇出(Fan-out)的布线空间，从而可以实现窄边框的设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高了产能和良率。
现有的栅极驱动电路通常由多个级联的移位寄存器构成，各级移位寄存器分别对应一条栅线，从而栅极驱动电路通过各级移位寄存器依次向扫描各栅线。但是，在现有的栅极驱动电路中，各级移位寄存器均包括有多个开关晶体管，占用面积较大，从而不利于窄边框的设计。
因此，如何提供一种有利于窄边框设计的栅极驱动电路是本领域技术人员亟需解决的技术问题。
发明内容
本发明实施例提供了一种移位寄存器、其驱动方法、栅极驱动电路及显示装置，用于提供一种有利于窄边框设计的栅极驱动电路。
本发明实施例提供的一种移位寄存器，包括：输入单元、复位单元、第一控制单元、第一输出单元、第二控制单元、第二输出单元、第一信号输出端和第二信号输出端；其中，
所述输入单元的第一输入端用于接收输入信号，第二输入端用于接收第一参考信号，输出端与第一节点相连；所述输入单元用于在所述输入信号的控制下将所述第一参考信号提供给所述第一节点；
所述复位单元的第一输入端用于接收复位信号，第二输入端用于接收第二参考信号，输出端与所述第一节点相连；所述复位单元用于在所述复位信号的控制下将所述第二参考信号提供给所述第一节点；
所述第一控制单元的第一输入端用于接收第一时钟信号，第二输入端用于接收直流信号，第三输入端与所述第一信号输出端相连，输出端与第二节点相连；所述第一控制单元用于在第一时钟信号的控制下将所述第一时钟信号提供给所述第二节点，在所述第一信号输出端的控制下将所述直流信号提供给所述第二节点；
所述第二控制单元的第一输入端用于接收第二时钟信号，第二输入端用于接收所述直流信号，第三输入端与所述第二信号输出端相连，输出端与第三节点相连；所述第二控制单元用于在所述第二时钟信号的控制下将所述第二时钟信号提供给所述第三节点，在所述第二信号输出端的控制下将所述直流信号提供给所述第三节点；
所述第一输出单元的第一输入端用于接收所述第一时钟信号，第二输入端与所述第一节点相连，第三输入端与所述第二节点相连，第四输入端用于接收所述直流信号，第五输入端用于接收所述第二时钟信号，输出端与所述第一信号输出端相连；所述第一输出单元用于在所述第一节点电位的控制下将所述第一时钟信号提供给所述第一信号输出端，在所述第二节点电位的控制下将所述直流信号提供给所述第一信号输出端，在所述第二时钟信号的控制下将所述直流信号提供给所述第一信号输出端；
所述第二输出单元的第一输入端用于接收所述第二时钟信号，第二输入端与所述第一节点相连，第三输入端与所述第三节点相连，第四输入端用于接收所述直流信号，第五输入端用于接收所述第一时钟信号，输出端与所述第二信号输出端相连；所述第二输出单元用于在所述第一节点电位的控制下将所述第二时钟信号提供给所述第二信号输出端，在所述第三节点电位的控制下将所述直流信号提供给所述第二信号输出端，在所述第一时钟信号的控制下将所述直流信号提供给所述第二信号输出端；
所述第一时钟信号与所述第二时钟信号相位相反，且所述第一参考信号的电位与所述第二参考信号的电位相反。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述输入单元，具体包括：第一开关晶体管；其中，
所述第一开关晶体管，其栅极用于接收所述输入信号，源极用于接收所述第一参考信号，漏极与所述第一节点相连。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述复位单元，具体包括：第二开关晶体管；其中，
所述第二开关晶体管，其栅极用于接收所述复位信号，源极用于接收所述第二参考信号，漏极与所述第一节点相连。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一控制单元，具体包括：第三开关晶体管和第四开关晶体管；其中，
所述第三开关晶体管，其栅极和源极均用于接收所述第一时钟信号，漏极与所述第二节点相连；
所述第四开关晶体管，其栅极与所述第一信号输出端相连，源极用于接收所述直流信号，漏极与所述第二节点相连。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第二控制单元，具体包括：第五开关晶体管和第六开关晶体管；其中，
所述第五开关晶体管，其栅极和源极均用于接收所述第二时钟信号，漏极与所述第三节点相连；
所述第六开关晶体管，其栅极与所述第二信号输出端相连，源极用于接收所述直流信号，漏极与所述第三节点相连。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一输出单元，具体包括：第七开关晶体管、第八开关晶体管、第九开关晶体管和第一电容；其中，
所述第七开关晶体管，其栅极与所述第一节点相连，源极用于接收所述第一时钟信号，漏极与所述第一信号输出端相连；
所述第八开关晶体管，其栅极与所述第二节点相连，源极用于接收所述直流信号，漏极与所述第一信号输出端相连；
所述第九开关晶体管，其栅极用于接收所述第二时钟信号，源极用于接收所述直流信号，漏极与所述第一信号输出端相连；
所述第一电容连接于所述第一节点与所述第一信号输出端之间。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第二输出单元，具体包括：第十开关晶体管、第十一开关晶体管、第十二开关晶体管和第二电容；其中，
所述第十开关晶体管，其栅极与所述第一节点相连，源极用于接收所述第二时钟信号，漏极与所述第二信号输出端相连；
所述第十一开关晶体管，其栅极与所述第三节点相连，源极用于接收所述直流信号，漏极与所述第二信号输出端相连；
所述第十二开关晶体管，其栅极用于接收所述第一时钟信号，源极用于接收所述直流信号，漏极与所述第二信号输出端相连；
所述第二电容连接于所述第一节点与所述第二信号输出端之间。
较佳地，在本发明实施例提供的上述移位寄存器中，所有开关晶体管均为N型晶体管，且所述直流信号的电位为高电位；或
所有开关晶体管均为P型晶体管，且所述直流信号的电位为低电位。
相应地，本发明实施例还提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述任一种移位寄存器；
除第一级移位寄存器之外，其余每一级移位寄存器的第一信号输出端分别向与其相邻的上一级移位寄存器输入复位信号；
除最后一级移位寄存器之外，其余每一级移位寄存器的第二信号输出端分别向与其相邻的下一级移位寄存器输入输入信号。
在具体实施，在本发明实施例提供的上述栅极驱动电路中，当所有开关晶体管均为N型晶体管时：在正向扫描时，所述第一参考信号为高电位信号，所述第二参考信号为低电位信号，在反向扫描时，所述第一参考信号为低电位信号，所述第二参考信号为高电位信号；或
当所有开关晶体管均为P型晶体管时：在正向扫描时，所述第一参考信号为低电位信号，所述第二参考信号为高电位信号，在反向扫描时，所述第一参考信号为高电位信号，所述第二参考信号为低电位信号。
相应地，本发明实施例还提供了一种显示装置，包含本发明实施例提供的上述栅极驱动电路。
相应地，本发明实施例还提供了一种上述任一种移位寄存器的驱动方法，包括：
输入阶段，所述输入单元用于在所述输入信号的控制下将所述第一参考信号提供给所述第一节点；所述第一输出单元在所述第一节点电位的控制下，将所述第一时钟信号提供给所述第一信号输出端，以及在第二时钟信号的控制下将所述直流信号提供给所述第一信号输出端；所述第二控制单元在所述第二时钟信号的控制下，将所述第二时钟信号提供给所述第三节点；所述第二输出单元在所述第一节点电位的控制下将所述第二时钟信号提供所述第二信号输出端，以及在所述第三节点电位的控制下所述直流信号提供给所述第二信号输出端；
第一输出阶段，所述第一输出单元在所述第一节点电位的控制下，将所述第一时钟信号提供给所述第一信号输出端；所述第一控制单元在所述第一时钟信号的控制下将所述第一时钟信号提供给所述第二节点，以及在所述第一信号输出端的控制下将所述直流信号提供给所述第二节点；所述第二输出单元在所述第一节点电位的控制下将所述第二时钟信号提供给所述第二信号输出端，以及在所述第一时钟信号的控制下，将所述直流信号提供给所述第二信号输出端；
第二输出阶段，所述第一输出单元在所述第一节点电位的控制下，将所述第一时钟信号提供给所述第一信号输出端；所述第二输出单元在所述第一节点的控制下，将所述第二时钟信号提供给所述第二信号输出端；所述第二控制单元在所述第二时钟信号的控制下将所述第二时钟信号提供给所述第三节点，以及在所述第二信号输出端的控制下，将所述直流信号提供给所述第三节点；
复位阶段，所述复位单元在所述复位信号的控制下将所述第二参考信号提供给所述第一节点A；所述第一控制单元在所述第一时钟信号的控制下将所述第一时钟信号提供给所述第二节点；所述第一输出单元在所述第二节点电位的控制下，将所述直流信号提供给所述第一信号输出端；所述第二输出单元在所述第一时钟信号的控制下将所述直流信号提供给第二信号输出端；
保持阶段，所述第一输出单元在所述第二时钟信号的控制下将所述直流信号提供给所述第一信号输出端；所述第二控制单元在所述第二时钟信号的控制下将所述第二时钟信号提供给第三节点；所述第二输出单元在所述第三节点电位的控制下，将直流信号提供给所述第二信号输出端；或者所述第一控制单元在所述第一时钟信号的控制下将所述第一时钟信号提供给所述第二节点；所述第一输出单元在所述第二节点电位的控制下，将所述直流信号提供给所述第一信号输出端；所述第二输出单元在所述第一时钟信号的控制下将所述直流信号提供给第二信号输出端。
本发明实施例提供的上述移位寄存器、其驱动方法、栅极驱动电路及显示装置，包括：输入单元、复位单元、第一控制单元、第二控制单元、第一输出单元、第二输出单元、第一信号输出端和第二信号输出端。其中，输入单元和复位单元用于控制第一节点的电位，第一控制单元用于控制第二节点的电位，第一输出单元用于在第一节点和第二节点的共同控制下控制第一信号输出端的电位；第二控制单元用于控制第三节点的电位，第二输出单元用于在第一节点和第三节点的共同控制下控制第二信号输出端的电位。即采用输入单元、复位单元、第一控制单元和第一输出单元控制第一信号输出端的电位，采用输入单元、复位单元、第二控制单元和第二输出单元控制第二信号输出端的电位，相当于利用第一控制单元和第一输出单元与第二控制单元和第二输出单元控制共用输入单元和复位单元，实现现有的两个移位寄存器的功能量。从而与现有的两个移位寄存器相比，省去一个输入单元和一个复位单元，从而结构更加简单，占用面积更小，更适合于窄边框设计。
附图说明
图1为本发明实施例提供的移位寄存器的结构示意图；
图2a和图2b分别为本发明实施例提供的移位寄存器的电路时序示意图；
图3a和图3b分别为本发明实施例提供的移位寄存器的具体结构示意图；
图4a为图3a所示移位寄存器的具体电路时序示意图；
图4b为图3b所示移位寄存器的具体电路时序示意图；
图5为本发明实施例提供的移位寄存器的驱动方法的流程示意图；
图6为本发明实施例提供的栅极驱动电路的结构示意图；
图7为本发明实施例提供的栅极驱动电路的电路时序示意图。
具体实施方式
下面结合附图，对本发明实施例提供的移位寄存器、其驱动方法、栅极驱动电路及显示装置的具体实施方式进行详细地说明。
本发明实施例提供的一种移位寄存器，如图1所示，包括：输入单元1、复位单元2、第一控制单元3、第二控制单元4、第一输出单元5、第二输出单元6、第一信号输出端Output1和第二信号输出端Output2；其中，
输入单元1的第一输入端1a用于接收输入信号Input，第二输入端1b用于接收第一参考信号FW，输出端1c与第一节点A相连；输入单元1用于在输入信号Input的控制下将第一参考信号FW提供给第一节点A；
复位单元2的第一输入端2a用于接收复位信号Reset，第二输入端2b用于接收第二参考信号BW，输出端2c与第一节点A相连；复位单元2用于在复位信号Reset的控制下将第二参考信号BW提供给第一节点A；
第一控制单元3的第一输入端3a用于接收第一时钟信号CK，第二输入端3b用于接收直流信号VG，第三输入端3c与第一信号输出端Output1相连，输出端3d与第二节点B相连；第一控制单元3用于在第一时钟信号CK的控制下将第一时钟信号CK提供给第二节点B，在第一信号输出端Output1的控制下将直流信号VG提供给第二节点B；
第二控制单元4的第一输入端4a用于接收第二时钟信号CKB，第二输入端4b用于接收直流信号VG，第三输入端4c与第二信号输出端Output2相连，输出端4d与第三节点C相连；第二控制单元4用于在第二时钟信号CKB的控制下将第二时钟信号CKB提供给第三节点C，在第二信号输出端Output2的控制下将直流信号提供给第三节点C；
第一输出单元5的第一输入端5a用于接收第一时钟信号CK，第二输入端5b与第一节点A相连，第三输入端5c与第二节点B相连，第四输入端5d用于接收直流信号VG，第五输入端5e用于接收第二时钟信号CKB，输出端5f与第一信号输出端Output1相连；第一输出单元5用于在第一节点A电位的控制下将第一时钟信号CK提供给第一信号输出端Output1，在第二节点B电位的控制下将直流信号VG提供给第一信号输出端Output1，在第二时钟信号CKB的控制下将直流信号VG提供给第一信号输出端Output1；
第二输出单元6的第一输入端6a用于接收第二时钟信号CKB，第二输入端6b与第一节点A相连，第三输入端6c与第三节点C相连，第四输入端6d用于接收直流信号VG，第五输入端6e用于接收第一时钟信号CK，输出端6f与第二信号输出端Output2相连；第二输出单元6用于在第一节点A电位的控制下将第二时钟信号CKB提供给第二信号输出端Output2，在第三节点C电位的控制下将直流信号VG提供给第二信号输出端Output2，在第一时钟信号CK的控制下将直流信号VG提供给第二信号输出端Output2；
第一时钟信号CK与第二时钟信号CKB相位相反，且第一参考信号FW的电位与第二参考信号BW的电位相反。
本发明实施例提供的上述移位寄存器，包括：输入单元、复位单元、第一控制单元、第二控制单元、第一输出单元、第二输出单元、第一信号输出端和第二信号输出端。其中，输入单元和复位单元用于控制第一节点的电位，第一控制单元用于控制第二节点的电位，第一输出单元用于在第一节点和第二节点的共同控制下控制第一信号输出端的电位；第二控制单元用于控制第三节点的电位，第二输出单元用于在第一节点和第三节点的共同控制下控制第二信号输出端的电位。即采用输入单元、复位单元、第一控制单元和第一输出单元控制第一信号输出端的电位，采用输入单元、复位单元、第二控制单元和第二输出单元控制第二信号输出端的电位，相当于利用第一控制单元和第一输出单元与第二控制单元和第二输出单元控制共用输入单元和复位单元，实现现有的两个移位寄存器的功能量。从而与现有的两个移位寄存器相比，省去一个输入单元和一个复位单元，从而结构更加简单，占用面积更小，更适合于窄边框设计。
需要说明的是，在本发明实施例提供的上述移位寄存器中，复位信号延迟输入信号一个时钟信号周期，且以正相扫描为例，当输入信号的有效脉冲信号为高电位时，第一参考信号的电位为高电位信号，第二参考信号和直流信号的电位为低电位，当输入信号的有效脉冲信号为低电位时，第一参考信号的电位为低电位信号，第二参考信号和直流信号的电位为高电位。
下面结合电路时序图对本发明实施例提供的上述移位寄存器的工作原理进行简要介绍。
具体地，本发明实施例提供的上述移位寄存器的工作可以有五个阶段，如图2a和图2b所示，分别为：输入阶段T1、第一输出阶段T2、第二输出阶段T3、复位阶段T4和保持阶段T5；下述描述中以1表示高电位，0表示低电位。
第一种情况：输入信号的有效脉冲信号为高电位，第一参考信号的电位为高电位信号，第二参考信号和直流信号的电位为低电位，对应的时序图如图2a所示。各阶段的具体工作原理为：
在输入阶段T1，Input＝1，Reset＝0，CK＝0，CKB＝1。
输入单元1在输入信号Input的控制下将高电位的第一参考信号FW提供给第一节点A，因此第一节点A的电位为高电位；第一输出单元5在第一节点A的控制下，将低电位的第一时钟信号CK提供给第一信号输出端Output1，同时第一输出单元5还在第二时钟信号CKB的控制下将低电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为低电位；第二控制单元4在第二时钟信号CKB的控制下，将第二时钟信号CKB提供给第三节点C，因此第三节点C的电位为高电位；第二输出单元6在第一节点A的控制下将高电位的第二时钟信号CKB提供第二信号输出端Output2，同时第二输出单元6在第三节点C的控制下将低电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为低电位。
在第一输出阶段T2，Input＝0，Reset＝0，CK＝1，CKB＝0。
第一节点A的电位保持为高电位，第一输出单元5在第一节点A的控制下，将高电位的第一时钟信号CK提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为高电位；第一控制单元3在第一时钟信号CK的控制下将第一时钟信号CK提供给第二节点B，同时第一控制单元3在第一信号输出端Output1的控制下将低电位的直流信号VG提供给第二节点B，因此第二节点B的电位为低电位；第二输出单元6在第一节点A的控制下将低电位的第二时钟信号CKB提供给第二信号输出端Output2，同时第二输出单元6在第一时钟信号CK的控制下，将低电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为低电位。
在第二输出阶段T3，Input＝0，Reset＝0，CK＝0，CKB＝1。
第一节点A的电位仍保持为高电位，第一输出单元5在第一节点A的控制下，将低电位的第一时钟信号CK提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为低电位；第二输出单元6在第一节点A的控制下，将高电位的第二时钟信号CKB提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为高电位；第二控制单元4在第二时钟信号CKB的控制下将高第二时钟信号CKB提供给第三节点C，同时第二控制单元4在第二信号输出端Output2的控制下，将低电位的直流信号VG提供给第三节点C，因此第三节点C的电位为低电位。
在复位阶段T4，Input＝0，Reset＝1，CK＝1，CKB＝0。
复位单元2在复位信号Reset的控制下将低电位的第二参考信号BW提供给第一节点A，因此第一节点A的电位为低电位；第一控制单元3在第一时钟信号CK的控制下将第一时钟信号CK提供给第二节点B，因此第二节点B的电位为高电位，第一输出单元5在第二节点B的控制下，将低电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为低电位；第二输出单元6在第一时钟信号CK的控制下将低电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为低电位。
在保持阶段T5，Input＝0，Reset＝0，CK＝0或1，CKB＝1或0。
第一节点A的电位保持为低电位，当CK＝0，CKB＝1时：第一输出单元5在第二时钟信号CKB的控制下将低电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为低电位；第二控制单元4在第二时钟信号CKB的控制下将第二时钟信号CKB提供给第三节点C，因此第三节点C的电位为高电位，第二输出单元6在第三节点C的控制下，将低电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为低电位；当CK＝1，CKB＝0时：第一控制单元3在第一时钟信号CK的控制下将第一时钟信号CK提供给第二节点B，因此第二节点B的电位为高电位，第一输出单元5在第二节点B的控制下，将低电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为低电位；第二输出单元6在第一时钟信号CK的控制下将低电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为低电位。
由上述描述可知，本发明实施例提供的上述移位寄存器，在输入输入信号之后，在第一信号输出端和第二信号输出端依次输出扫描信号，从而实现了现有的两个移位寄存器的功能。
第二种情况：输入信号的有效脉冲信号为低电位，第一参考信号的电位为低电位信号，第二参考信号和直流信号的电位为高电位，对应的时序图如图2b所示。各阶段的具体工作原理为：
在输入阶段T1，Input＝0，Reset＝1，CK＝1，CKB＝0。
输入单元1在输入信号Input的控制下将低电位的第一参考信号FW提供给第一节点A，因此第一节点A的电位为低电位；第一输出单元5在第一节点A的控制下，将高电位的第一时钟信号CK提供给第一信号输出端Output1，同时第一输出单元5还在第二时钟信号CKB的控制下将高电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为高电位；第二控制单元4在第二时钟信号CKB的控制下，将第二时钟信号CKB提供给第三节点C，因此第三节点C的电位为低电位；第二输出单元6在第一节点A的控制下将低电位的第二时钟信号CKB提供第二信号输出端Output2，同时第二输出单元6在第三节点C的控制下将高电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为高电位。
在第一输出阶段T2，Input＝1，Reset＝1，CK＝0，CKB＝1。
第一节点A的电位保持为低电位，第一输出单元5在第一节点A的控制下，将低电位的第一时钟信号CK提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为低电位；第一控制单元3在第一时钟信号CK的控制下将第一时钟信号CK提供给第二节点B，同时第一控制单元3在第一信号输出端Output1的控制下将高电位的直流信号VG提供给第二节点B，因此第二节点B的电位为高电位；第二输出单元6在第一节点A的控制下将高电位的第二时钟信号CKB提供给第二信号输出端Output2，同时第二输出单元6在第一时钟信号CK的控制下，将高电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为高电位。
在第二输出阶段T3，Input＝1，Reset＝1，CK＝1，CKB＝0。
第一节点A的电位仍保持为低电位，第一输出单元5在第一节点A的控制下，将高电位的第一时钟信号CK提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为高电位；第二输出单元6在第一节点A的控制下，将低电位的第二时钟信号CKB提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为低电位；第二控制单元4在第二时钟信号CKB的控制下将高第二时钟信号CKB提供给第三节点C，同时第二控制单元4在第二信号输出端Output2的控制下，将高电位的直流信号VG提供给第三节点C，因此第三节点C的电位为高电位。
在复位阶段T4，Input＝1，Reset＝0，CK＝0，CKB＝1。
复位单元2在复位信号Reset的控制下将高电位的第二参考信号BW提供给第一节点A，因此第一节点A的电位为高电位；第一控制单元3在第一时钟信号CK的控制下将第一时钟信号CK提供给第二节点B，因此第二节点B的电位为低电位，第一输出单元5在第二节点B的控制下，将高电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为高电位；第二输出单元6在第一时钟信号CK的控制下将高电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为高电位。
T5，Input＝1，Reset＝1，CK＝1或0，CKB＝0或1。
第一节点A的电位保持为高电位，当CK＝1，CKB＝0时：第一输出单元5在第二时钟信号CKB的控制下将高电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为高电位；第二控制单元4在第二时钟信号CKB的控制下将第二时钟信号CKB提供给第三节点C，因此第三节点C的电位为低电位，第二输出单元6在第三节点C的控制下，将高电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为高电位；当CK＝0，CKB＝1时：第一控制单元3在第一时钟信号CK的控制下将第一时钟信号CK提供给第二节点B，因此第二节点B的电位为低电位，第一输出单元5在第二节点B的控制下，将高电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为高电位；第二输出单元6在第一时钟信号CK的控制下将高电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为高电位。
由上述描述可知，本发明实施例提供的上述移位寄存器，在输入输入信号之后，在第一信号输出端和第二信号输出端依次输出扫描信号，从而实现了现有的两个移位寄存器的功能。
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。
较佳地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a和图3b所示，输入单元1，具体可以包括：第一开关晶体管M1；其中，
第一开关晶体管M1，其栅极用于接收输入信号Input，源极用于接收第一参考信号FW，漏极与第一节点A相连。
在具体实施时，如图3a所示，第一开关晶体管M1可以为N型晶体管，或者，如图3b所示，第一开关晶体管M1也可以为P型晶体管，在此不作限定。
以上仅是举例说明移位寄存器中输入单元的具体结构，在具体实施时，输入单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
较佳地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a和图3b所示，复位单元2，具体可以包括：第二开关晶体管M2；其中，
第二开关晶体管M2，其栅极用于接收复位信号Reset，源极用于接收第二参考信号BW，漏极与第一节点A相连。
在具体实施时，如图3a所示，第二开关晶体管M2可以为N型晶体管，或者，如图3b所示，第二开关晶体管M2也可以为P型晶体管，在此不作限定。
以上仅是举例说明移位寄存器中复位单元的具体结构，在具体实施时，复位单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
较佳地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a和图3b所示，第一控制单元3，具体可以包括：第三开关晶体管M3和第四开关晶体管M4；其中，
第三开关晶体管M3，其栅极和源极均用于接收第一时钟信号CK，漏极与第二节点B相连；
第四开关晶体管M4，其栅极与第一信号输出端Output1相连，源极用于接收直流信号VG，漏极与第二节点B相连。
在具体实施时，如图3a所示，第三开关晶体管M3和第四开关晶体管M4可以为N型晶体管，或者，如图3b所示，第三开关晶体管M3和第四开关晶体管M4也可以为P型晶体管，在此不作限定。
以上仅是举例说明移位寄存器中第一控制单元的具体结构，在具体实施时，第一控制单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
较佳地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a和图3b所示，第二控制单元4，具体可以包括：第五开关晶体管M5和第六开关晶体管M6；其中，
第五开关晶体管M5，其栅极和源极均用于接收第二时钟信号CKB，漏极与第三节点C相连；
第六开关晶体管M6，其栅极与第二信号输出端Output2相连，源极用于接收直流信号VG，漏极与第三节点C相连。
在具体实施时，如图3a所示，第五开关晶体管M5和第六开关晶体管M6可以为N型晶体管，或者，如图3b所示，第五开关晶体管M5和第六开关晶体管M6也可以为P型晶体管，在此不作限定。
以上仅是举例说明移位寄存器中第二控制单元的具体结构，在具体实施时，第二控制单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
较佳地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a和图3b所示，第一输出单元5，具体可以包括：第七开关晶体管M7、第八开关晶体管M8、第九开关晶体管M9和第一电容C1；其中，
第七开关晶体管M7，其栅极与第一节点A相连，源极用于接收第一时钟信号CK，漏极与第一信号输出端Output1相连；
第八开关晶体管，其栅极与第二节点B相连，源极用于接收直流信号VG，漏极与第一信号输出端Output1相连；
第九开关晶体管，其栅极用于接收第二时钟信号CKB，源极用于接收直流信号VG，漏极与第一信号输出端Output1相连；
第一电容C1连接于第一节点A与第一信号输出端Output1之间。
在具体实施时，如图3a所示，第七开关晶体管M7、第八开关晶体管M8和第九开关晶体管M9可以为N型晶体管，或者，如图3b所示，第七开关晶体管M7、第八开关晶体管M8和第九开关晶体管M9也可以为P型晶体管，在此不作限定。
以上仅是举例说明移位寄存器中第一输出单元的具体结构，在具体实施时，第一输出单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
较佳地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a和图3b所示，第二输出单元6，具体可以包括：第十开关晶体管M10、第十一开关晶体管M11、第十二开关晶体管M12和第二电容C2；其中，
第十开关晶体管M10，其栅极与第一节点A相连，源极用于接收第二时钟信号CKB，漏极与第二信号输出端Output2相连；
第十一开关晶体管M11，其栅极与第三节点C相连，源极用于接收直流信号VG，漏极与第二信号输出端Output2相连；
第十二开关晶体管M12，其栅极用于接收第一时钟信号CK，源极用于接收直流信号VG，漏极与第二信号输出端Output2相连；
第二电容C2连接于第一节点A与第二信号输出端Output2之间。
在具体实施时，如图3a所示，第十开关晶体管M10、第十一开关晶体管M11和第十二开关晶体管M12可以为N型晶体管，或者，如图3b所示，第十开关晶体管M10、第十一开关晶体管M11和第十二开关晶体管M12也可以为P型晶体管，在此不作限定。
以上仅是举例说明移位寄存器中第二输出单元的具体结构，在具体实施时，第二输出单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
较佳地，在本发明实施例提供的上述移位寄存器中，晶体管一般均采用相同材质的晶体管，在具体实施时，上述所有晶体管均采用P型晶体管或N型晶体管。在具体实施时，当所有开关晶体管均为N型晶体管时，直流信号的电位为高电位；当所有开关晶体管均为P型晶体管时，直流信号的电位为低电位。
需要说明的是，各N型晶体管在其栅极电位为高电位时处于导通状态，在其栅极电位为低电位时，处于截止状态。各P型晶体管在其栅极电位为低电位时处于导通状态，在其栅极电位为高电位时，处于截止状态。
进一步地，在本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，ThinFilmTransistor)，也可以是金属氧化物半导体场效应管(MOS，MetalOxideScmiconductor)，在此不做限定。在具体实施中，这些晶体管的源极和漏极根据晶体管类型以及输入信号的不同，其功能可以互换，在此不做具体区分。
下面结合图3a和图3b所示的移位寄存器为例对本发明实施例移位寄存器的工作过程作以描述，其工作时序图如图4a和图4b所示，可以分为T1、T2、T3、T4和T5五个阶段。
实施例一：
以图3a所述的移位寄存器为例，所有开关晶体管均为N型晶体管，输入信号的有效脉冲信号为高电位信号，第一参考信号的电位为高电位，第二参考信号和直流信号的电位为低电位，对应的工作时序图如图4a所示。
在输入阶段T1，Input＝1，Reset＝0，CK＝0，CKB＝1。
由于Input＝1，第一开关晶体管M1导通，导通的第一开关晶体管M1将高电位的第一参考信号FW提供给第一节点A，因此第一节点A的电位为高电位；第一电容C1和第二电容C2开始充电；由于第一节点A的电位为高电位，第七开关晶体管M7导通，导通的第七开关晶体管M7将低电位的第一时钟信号CK提供给第一信号输出端Output1，同时由于CKB＝1，第九开关晶体管M9导通，导通的第九开关晶体管M9将低电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为低电位；由于CKB＝1，第五开关晶体管M5导通，导通的第五开关晶体管M5将高电位的第二时钟信号CKB提供给第三节点C，因此第三节点C的电位为高电位；由于第一节点A的电位为高电位，第十开关晶体管M10导通，导通的第十开关晶体管M10将高电位的第二时钟信号CKB提供第二信号输出端Output2，同时由于第三节点C的电位为高电位，第十一开关晶体管M11处于导通状态，导通的第十一开关晶体管M11将低电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为低电位。
在第一输出阶段T2，Input＝0，Reset＝0，CK＝1，CKB＝0。
此阶段第一节点A没有信号输入，第一节点处于浮接状态(Floating)，由于第一电容C1的自举作用，第一节点A的电位被进一步拉高；第七开关晶体管M7导通，导通的第七开关晶体管M7将高电位的第一时钟信号CK提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为高电位；由于第一信号输出端Output1的电位为高电位，第四开关晶体管M4处于导通状态，导通的第四开关晶体管M4将低电位的直流信号VG提供给第二节点B，同时由于CK＝1，第三开关晶体管M3导通，导通的第三开关晶体管M3将高电位的第一时钟信号CK提供给第二节点B，因此第二节点B的电位为低电位；由于第一节点A的电位被进一步拉高，第十开关晶体管M10导通，导通的第十开关晶体管M10将低电位的第二时钟信号CKB提供给第二信号输出端Output2，同时，由于CK＝1，第十二开关晶体管M12导通，导通的第十二开关晶体管M12将低电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为低电位。
在第二输出阶段T3，Input＝0，Reset＝0，CK＝0，CKB＝1。
此阶段第一节点A没有信号输入，第一节点处于浮接状态(Floating)，由于第二电容C2的自举作用，第一节点A的电位被进一步拉高；第七开关晶体管M7导通，导通的第七开关晶体管M7将低电位的第一时钟信号CK提供给第一信号输出端Output1，同时，由于CKB＝1，第九开关晶体管M9导通，导通的第九开关晶体管M9将低电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为低电位；由于第一节点A的电位被进一步拉高，第十开关晶体管M10导通，导通的第十开关晶体管M10将高电位的第二时钟信号CKB提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为高电位；由于第二信号输出端Output2的电位为高电位，第六开关晶体管M6处于导通状态，导通的第六开关晶体管M6将低电位的直流信号VG提供给第三节点C，同时由于CKB＝1，第五开关晶体管M5导通，导通的第五开关晶体管M5将高电位的第二时钟信号CKB提供给第三节点C，因此第三节点C的电位为低电位。
在复位阶段T4，Input＝0，Reset＝1，CK＝1，CKB＝0。
由于Reset＝1，第二开关晶体管M2导通，导通的第二开关晶体管M2将低电位的第二参考信号BW提供给第一节点A，因此第一节点A的电位为低电位；由于CK＝1，第三开关晶体管M3导通，导通的第三开关晶体管M3将第一时钟信号CK提供给第二节点B，因此第二节点B的电位为高电位；由于第二节点B的电位为高电位，由于第八开关晶体管M8导通，导通的第八开关晶体管M8将低电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为低电位；由于CK＝1，第十二开关晶体管M12导通，导通的第十二开关晶体管M12将低电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为低电位。
在保持阶段T5，Input＝0，Reset＝0，CK＝0或1，CKB＝1或0。
第一节点A的电位保持为低电位，当CK＝0，CKB＝1时：由于CKB＝1，第九开关晶体管M9导通，导通的第九开关晶体管M9将低电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为低电位；由于CKB＝1，第五开关晶体管M5导通，导通的第五开关晶体管M5将第二时钟信号CKB提供给第三节点C，因此第三节点C的电位为高电位；由于第三节点C的电位为高电位，第十一开关晶体管M11导通，导通的第十一开关晶体管M11将低电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为低电位；
当CK＝1，CKB＝0时：由于CK＝1，第三开关晶体管M3导通，导通的第三开关晶体管M3将第一时钟信号CK提供给第二节点B，因此第二节点B的电位为高电位；由于第二节点B的电位为高电位，第八开关晶体管M8导通，导通的第八开关晶体管M8将低电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为低电位；由于CK＝1，第十二开关晶体管M12导通，导通的第十二开关晶体管M12将低电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为低电位。
由上述描述可知，本发明实施例提供的上述移位寄存器，在输入输入信号之后，在第一信号输出端和第二信号输出端依次输出扫描信号，从而实现了现有的两个移位寄存器的功能。
实施例一：
以图3a所述的移位寄存器为例，所有开关晶体管均为N型晶体管，输入信号的有效脉冲信号为高电位信号，第一参考信号的电位为高电位，第二参考信号和直流信号的电位为低电位，对应的工作时序图如图4a所示。
在输入阶段T1，Input＝1，Reset＝0，CK＝0，CKB＝1。
由于Input＝1，第一开关晶体管M1导通，导通的第一开关晶体管M1将高电位的第一参考信号FW提供给第一节点A，因此第一节点A的电位为高电位；第一电容C1和第二电容C2开始充电；由于第一节点A的电位为高电位，第七开关晶体管M7导通，导通的第七开关晶体管M7将低电位的第一时钟信号CK提供给第一信号输出端Output1，同时由于CKB＝1，第九开关晶体管M9导通，导通的第九开关晶体管M9将低电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为低电位；由于CKB＝1，第五开关晶体管M5导通，导通的第五开关晶体管M5将高电位的第二时钟信号CKB提供给第三节点C，因此第三节点C的电位为高电位；由于第一节点A的电位为高电位，第十开关晶体管M10导通，导通的第十开关晶体管M10将高电位的第二时钟信号CKB提供第二信号输出端Output2，同时由于第三节点C的电位为高电位，第十一开关晶体管M11处于导通状态，导通的第十一开关晶体管M11将低电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为低电位。
在第一输出阶段T2，Input＝0，Reset＝0，CK＝1，CKB＝0。
此阶段第一节点A没有信号输入，第一节点处于浮接状态(Floating)，由于第一电容C1的自举作用，第一节点A的电位被进一步拉高；第七开关晶体管M7导通，导通的第七开关晶体管M7将高电位的第一时钟信号CK提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为高电位；由于第一信号输出端Output1的电位为高电位，第四开关晶体管M4处于导通状态，导通的第四开关晶体管M4将低电位的直流信号VG提供给第二节点B，同时由于CK＝1，第三开关晶体管M3导通，导通的第三开关晶体管M3将高电位的第一时钟信号CK提供给第二节点B，因此第二节点B的电位为低电位；由于第一节点A的电位被进一步拉高，第十开关晶体管M10导通，导通的第十开关晶体管M10将低电位的第二时钟信号CKB提供给第二信号输出端Output2，同时，由于CK＝1，第十二开关晶体管M12导通，导通的第十二开关晶体管M12将低电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为低电位。
在第二输出阶段T3，Input＝0，Reset＝0，CK＝0，CKB＝1。
此阶段第一节点A没有信号输入，第一节点处于浮接状态(Floating)，由于第二电容C2的自举作用，第一节点A的电位被进一步拉高；第七开关晶体管M7导通，导通的第七开关晶体管M7将低电位的第一时钟信号CK提供给第一信号输出端Output1，同时，由于CKB＝1，第九开关晶体管M9导通，导通的第九开关晶体管M9将低电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为低电位；由于第一节点A的电位被进一步拉高，第十开关晶体管M10导通，导通的第十开关晶体管M10将高电位的第二时钟信号CKB提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为高电位；由于第二信号输出端Output2的电位为高电位，第六开关晶体管M6处于导通状态，导通的第六开关晶体管M6将低电位的直流信号VG提供给第三节点C，同时由于CKB＝1，第五开关晶体管M5导通，导通的第五开关晶体管M5将高电位的第二时钟信号CKB提供给第三节点C，因此第三节点C的电位为低电位。
在复位阶段T4，Input＝0，Reset＝1，CK＝1，CKB＝0。
由于Reset＝1，第二开关晶体管M2导通，导通的第二开关晶体管M2将低电位的第二参考信号BW提供给第一节点A，因此第一节点A的电位为低电位；由于CK＝1，第三开关晶体管M3导通，导通的第三开关晶体管M3将第一时钟信号CK提供给第二节点B，因此第二节点B的电位为高电位；由于第二节点B的电位为高电位，由于第八开关晶体管M8导通，导通的第八开关晶体管M8将低电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为低电位；由于CK＝1，第十二开关晶体管M12导通，导通的第十二开关晶体管M12将低电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为低电位。
在保持阶段T5，Input＝0，Reset＝0，CK＝0或1，CKB＝1或0。
第一节点A的电位保持为低电位，当CK＝0，CKB＝1时：由于CKB＝1，第九开关晶体管M9导通，导通的第九开关晶体管M9将低电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为低电位；由于CKB＝1，第五开关晶体管M5导通，导通的第五开关晶体管M5将第二时钟信号CKB提供给第三节点C，因此第三节点C的电位为高电位；由于第三节点C的电位为高电位，第十一开关晶体管M11导通，导通的第十一开关晶体管M11将低电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为低电位；
当CK＝1，CKB＝0时：由于CK＝1，第三开关晶体管M3导通，导通的第三开关晶体管M3将第一时钟信号CK提供给第二节点B，因此第二节点B的电位为高电位；由于第二节点B的电位为高电位，第八开关晶体管M8导通，导通的第八开关晶体管M8将低电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为低电位；由于CK＝1，第十二开关晶体管M12导通，导通的第十二开关晶体管M12将低电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为低电位。
由上述描述可知，本发明实施例提供的上述移位寄存器，在输入输入信号之后，通过12个开关晶体管的配合在第一信号输出端和第二信号输出端依次输出扫描信号，从而实现了现有的两个移位寄存器的功能。因此与现有的两个移位寄存器相比具有开关晶体管的数量少、结构简单和占用面积小的优点，更有利于窄边框的设计。
实施例二：
以图3b所述的移位寄存器为例，所有开关晶体管均为P型晶体管，输入信号的有效脉冲信号为低电位信号，第一参考信号的电位为低电位，第二参考信号和直流信号的电位为高电位，对应的工作时序图如图4b所示。
在输入阶段T1，Input＝0，Reset＝1，CK＝1，CKB＝0。
由于Input＝0，第一开关晶体管M1导通，导通的第一开关晶体管M1将低电位的第一参考信号FW提供给第一节点A，因此第一节点A的电位为低电位；第一电容C1和第二电容C2开始充电；由于第一节点A的电位为低电位，第七开关晶体管M7导通，导通的第七开关晶体管M7将高电位的第一时钟信号CK提供给第一信号输出端Output1，同时由于CKB＝0，第九开关晶体管M9导通，导通的第九开关晶体管M9将高电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为高电位；由于CKB＝1，第五开关晶体管M5导通，导通的第五开关晶体管M5将低电位的第二时钟信号CKB提供给第三节点C，因此第三节点C的电位为低电位；由于第一节点A的电位为低电位，第十开关晶体管M10导通，导通的第十开关晶体管M10将低电位的第二时钟信号CKB提供第二信号输出端Output2，同时由于第三节点C的电位为低电位，第十一开关晶体管M11处于导通状态，导通的第十一开关晶体管M11将高电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为高电位。
在第一输出阶段T2，Input＝1，Reset＝1，CK＝0，CKB＝1。
此阶段第一节点A没有信号输入，第一节点处于浮接状态(Floating)，由于第一电容C1的自举作用，第一节点A的电位被进一步拉低；第七开关晶体管M7导通，导通的第七开关晶体管M7将低电位的第一时钟信号CK提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为低电位；由于第一信号输出端Output1的电位为低电位，第四开关晶体管M4处于导通状态，导通的第四开关晶体管M4将高电位的直流信号VG提供给第二节点B，同时由于CK＝0，第三开关晶体管M3导通，导通的第三开关晶体管M3将低电位的第一时钟信号CK提供给第二节点B，因此第二节点B的电位为高电位；由于第一节点A的电位被进一步拉高，第十开关晶体管M10导通，导通的第十开关晶体管M10将高电位的第二时钟信号CKB提供给第二信号输出端Output2，同时，由于CK＝0，第十二开关晶体管M12导通，导通的第十二开关晶体管M12将高电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为高电位。
在第二输出阶段T3，Input＝1，Reset＝1，CK＝1，CKB＝0。
此阶段第一节点A没有信号输入，第一节点处于浮接状态(Floating)，由于第二电容C2的自举作用，第一节点A的电位被进一步拉低；第七开关晶体管M7导通，导通的第七开关晶体管M7将高电位的第一时钟信号CK提供给第一信号输出端Output1，同时，由于CKB＝0，第九开关晶体管M9导通，导通的第九开关晶体管M9将高电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为高电位；由于第一节点A的电位被进一步拉高，第十开关晶体管M10导通，导通的第十开关晶体管M10将低电位的第二时钟信号CKB提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为低电位；由于第二信号输出端Output2的电位为低电位，第六开关晶体管M6处于导通状态，导通的第六开关晶体管M6将高电位的直流信号VG提供给第三节点C，同时由于CKB＝0，第五开关晶体管M5导通，导通的第五开关晶体管M5将低电位的第二时钟信号CKB提供给第三节点C，因此第三节点C的电位为高电位。
在复位阶段T4，Input＝1，Reset＝0，CK＝0，CKB＝1。
由于Reset＝0，第二开关晶体管M2导通，导通的第二开关晶体管M2将高电位的第二参考信号BW提供给第一节点A，因此第一节点A的电位为高电位；由于CK＝0，第三开关晶体管M3导通，导通的第三开关晶体管M3将第一时钟信号CK提供给第二节点B，因此第二节点B的电位为低电位；由于第二节点B的电位为低电位，由于第八开关晶体管M8导通，导通的第八开关晶体管M8将高电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为高电位；由于CK＝0，第十二开关晶体管M12导通，导通的第十二开关晶体管M12将高电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为高电位。
在保持阶段T5，Input＝1，Reset＝1，CK＝1或0，CKB＝0或1。
第一节点A的电位保持为高电位，当CK＝1，CKB＝0时：由于CKB＝0，第九开关晶体管M9导通，导通的第九开关晶体管M9将高电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为高电位；由于CKB＝0，第五开关晶体管M5导通，导通的第五开关晶体管M5将第二时钟信号CKB提供给第三节点C，因此第三节点C的电位为低电位；由于第三节点C的电位为低电位，第十一开关晶体管M11导通，导通的第十一开关晶体管M11将高电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为高电位；
当CK＝0，CKB＝1时：由于CK＝0，第三开关晶体管M3导通，导通的第三开关晶体管M3将第一时钟信号CK提供给第二节点B，因此第二节点B的电位为低电位；由于第二节点B的电位为低电位，第八开关晶体管M8导通，导通的第八开关晶体管M8将高电位的直流信号VG提供给第一信号输出端Output1，因此第一信号输出端Output1的电位为高电位；由于CK＝0，第十二开关晶体管M12导通，导通的第十二开关晶体管M12将高电位的直流信号VG提供给第二信号输出端Output2，因此第二信号输出端Output2的电位为高电位。
由上述描述可知，本发明实施例提供的上述移位寄存器，在输入输入信号之后，通过12个开关晶体管的配合在第一信号输出端和第二信号输出端依次输出扫描信号，从而实现了现有的两个移位寄存器的功能。因此与现有的两个移位寄存器相比具有开关晶体管的数量少、结构简单和占用面积小的优点，更有利于窄边框的设计。
基于同一发明构思，本发明实施例还提供的上述任一种移位寄存器的驱动方法，如图5所示，包括：
S501、输入阶段，输入单元用于在输入信号的控制下将第一参考信号提供给第一节点；第一输出单元在第一节点电位的控制下，将第一时钟信号提供给第一信号输出端，以及在第二时钟信号的控制下将直流信号提供给第一信号输出端；第二控制单元在第二时钟信号的控制下，将第二时钟信号提供给第三节点；第二输出单元在第一节点电位的控制下将第二时钟信号提供第二信号输出端，以及在第三节点电位的控制下直流信号提供给第二信号输出端；
S502、第一输出阶段，第一输出单元在第一节点电位的控制下，将第一时钟信号提供给第一信号输出端；第一控制单元在第一时钟信号的控制下将第一时钟信号提供给第二节点，以及在第一信号输出端的控制下将直流信号提供给第二节点；第二输出单元在第一节点电位的控制下将第二时钟信号提供给第二信号输出端，以及在第一时钟信号的控制下，将直流信号提供给第二信号输出端；
S503、第二输出阶段，第一输出单元在第一节点电位的控制下，将第一时钟信号提供给第一信号输出端；第二输出单元在第一节点的控制下，将第二时钟信号提供给第二信号输出端；第二控制单元在第二时钟信号的控制下将第二时钟信号提供给第三节点，以及在第二信号输出端的控制下，将直流信号提供给第三节点；
S504、复位阶段，复位单元在复位信号的控制下将第二参考信号提供给第一节点A；第一控制单元在第一时钟信号的控制下将第一时钟信号提供给第二节点；第一输出单元在第二节点电位的控制下，将直流信号提供给第一信号输出端；第二输出单元在第一时钟信号的控制下将直流信号提供给第二信号输出端；
S505、保持阶段，第一输出单元在第二时钟信号的控制下将直流信号提供给第一信号输出端；第二控制单元在第二时钟信号的控制下将第二时钟信号提供给第三节点；第二输出单元在第三节点电位的控制下，将直流信号提供给第二信号输出端；或者第一控制单元在第一时钟信号的控制下将第一时钟信号提供给第二节点；第一输出单元在第二节点电位的控制下，将直流信号提供给第一信号输出端；第二输出单元在第一时钟信号的控制下将直流信号提供给第二信号输出端。
基于同一发明构思，本发明实施例还提供了一种栅极驱动电路，如图6所示，包括级联的多个本发明实施例提供的上述任一种移位寄存器：SR(1)、SR(2)…SR(n)…SR(N-1)、SR(N)(共N个移位寄存器，1≤n≤N)；其中，
除第一级移位寄存器SR(1)之外，其余每一级移位寄存器SR(n)的第一信号输出端Output1_n分别向与其相邻的上一级移位寄存器SR(n-1)输入复位信号Reset；
除最后一级移位寄存器SR(N)之外，其余每一级移位寄存器SR(n)的第二信号输出端Output2_n分别向与其相邻的下一级移位寄存器SR(n+1)输入输入信号；
第一级移位寄存器SR(1)的输入信号Input由帧起始信号端STV输入，最后一级移位寄存器SR(N)的复位信号Reset由帧结束信号端Res输入。
需要说明的是，本发明实施例提供的上述栅极驱动电路，通过N个移位寄存器可以实现向2N条栅线逐行输出扫描信号的功能。
进一步地，在本发明实施例提供的上述栅极驱动电路中，第一时钟信号CK、第二时钟信号CKB、第一参考信号FW、第二参考信号BW、直流信号VG均输入各级移位寄存器中。
具体地，上述栅极驱动电路中的每个移位寄存器的具体结构与本发明上述移位寄存器在功能和结构上均相同，重复之处不再赘述。
进一步地，在本发明实施例提供的上述栅极驱动电路中，当所有开关晶体管均为N型晶体管时：在正向扫描时，第一参考信号为高电位信号，第二参考信号为低电位信号，在反向扫描时，第一参考信号为低电位信号，第二参考信号为高电位信号；或
当所有开关晶体管均为P型晶体管时：在正向扫描时，第一参考信号为低电位信号，第二参考信号为高电位信号，在反向扫描时，第一参考信号为高电位信号，第二参考信号为低电位信号。
下面通过一个具体的实施例以正向扫描为例来说明本发明实施例提供的栅极驱动电路的工作过程。
以图6的栅极驱动电路为例，使第n级移位寄存器的第一信号输出端Output1_n接第2n-1条栅线Gate2n-1，第二信号输出端Output2_n接第2n条栅线Gate2n，并且，各级移位寄存器的具体结构以图3a所示的结构为例，该栅极驱动电路工作时序图如图7所示。
第一级移位寄存器接收到输入信号之后，在第一时钟信号CK的电位为高电位时，第一级移位寄存器的第一信号输出端Output1_1向第1条栅线Gate1输出扫描信号，之后当第二时钟信号CKB的电位变为高电位时，第一级移位寄存器的第二信号输出端Output2_1向第2条栅线Gate2输出扫描信号；并且该扫描信号作为第2级移位寄存器的输入信号；
第二级移位寄存器接收到输入信号之后，在第一时钟信号CK的电位为高电位时，第二级移位寄存器的第一信号输出端Output1_2向第3条栅线Gate3输出扫描信号，并且该扫描信号作为第一级移位寄存器的复位信号使第一级移位寄存器的第一节点复位；之后当第二时钟信号CKB的电位变为高电位时，第二级移位寄存器的第二信号输出端Output2_2向第4条栅线Gate4输出扫描信号；并且该扫描信号作为第3级移位寄存器的输入信号；
依次类推，第n-1级移位寄存器的第二信号输出端Output2_n-1向第2n-2条栅线Gate2n-2输出的扫描信号作为第n级移位寄存器的输入信号，在第n级移位寄存器接收到输入信号之后，在第一时钟信号CK的电位变为高电位时，第n级移位寄存器的第一信号输出端Output1_n向第2n-1条栅线Gate2n-1输出扫描信号，并且该扫描信号作为第n-1级移位寄存器的复位信号使第n-1级移位寄存器的第一节点复位，之后当第二时钟信号CKB的电位变为高电位时，第n级移位寄存器的第二信号输出端Output2_n向第2n条栅线Gate2n输出扫描信号，并且该扫描信号作为第n+1级移位寄存器的输入信号；
直到最后一级移位寄存器即第N移位寄存器接收到输入信号后，在第一时钟信号CK的电位变为高电位时，第N级移位寄存器的第一信号输出端Output1_N向第2N-1条栅线Gate2N-1输出扫描信号，并且该扫描信号作为第N-1级移位寄存器的复位信号使第N-1级移位寄存器的第一节点复位，之后当第二时钟信号CKB的电位变为高电位时，第N级移位寄存器的第二信号输出端Output2_N向第2N条栅线Gate2N输出扫描信号，从而通过N个移位寄存器实现向2N条栅线逐行输出扫描信号。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括上述的栅极驱动电路，通过该栅极驱动电路为显示装置中阵列基板上的各栅线提供扫描信号。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述栅极驱动电路的实施例，重复之处不再赘述。
本发明实施例提供的一种移位寄存器、其驱动方法、栅极驱动电路及显示装置，包括：输入单元、复位单元、第一控制单元、第二控制单元、第一输出单元、第二输出单元、第一信号输出端和第二信号输出端。其中，输入单元和复位单元用于控制第一节点的电位，第一控制单元用于控制第二节点的电位，第一输出单元用于在第一节点和第二节点的共同控制下控制第一信号输出端的电位；第二控制单元用于控制第三节点的电位，第二输出单元用于在第一节点和第三节点的共同控制下控制第二信号输出端的电位。即采用输入单元、复位单元、第一控制单元和第一输出单元控制第一信号输出端的电位，采用输入单元、复位单元、第二控制单元和第二输出单元控制第二信号输出端的电位，相当于利用第一控制单元和第一输出单元与第二控制单元和第二输出单元控制共用输入单元和复位单元，实现现有的两个移位寄存器的功能量。从而与现有的两个移位寄存器相比，省去一个输入单元和一个复位单元，从而结构更加简单，占用面积更小，更适合于窄边框设计。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种移位寄存器，其特征在于，包括：输入单元、复位单元、第一控制单元、第一输出单元、第二控制单元、第二输出单元、第一信号输出端和第二信号输出端；其中，
所述输入单元的第一输入端用于接收输入信号，第二输入端用于接收第一参考信号，输出端与第一节点相连；所述输入单元用于在所述输入信号的控制下将所述第一参考信号提供给所述第一节点；
所述复位单元的第一输入端用于接收复位信号，第二输入端用于接收第二参考信号，输出端与所述第一节点相连；所述复位单元用于在所述复位信号的控制下将所述第二参考信号提供给所述第一节点；
所述第一控制单元的第一输入端用于接收第一时钟信号，第二输入端用于接收直流信号，第三输入端与所述第一信号输出端相连，输出端与第二节点相连；所述第一控制单元用于在第一时钟信号的控制下将所述第一时钟信号提供给所述第二节点，在所述第一信号输出端的控制下将所述直流信号提供给所述第二节点；
所述第二控制单元的第一输入端用于接收第二时钟信号，第二输入端用于接收所述直流信号，第三输入端与所述第二信号输出端相连，输出端与第三节点相连；所述第二控制单元用于在所述第二时钟信号的控制下将所述第二时钟信号提供给所述第三节点，在所述第二信号输出端的控制下将所述直流信号提供给所述第三节点；
所述第一输出单元的第一输入端用于接收所述第一时钟信号，第二输入端与所述第一节点相连，第三输入端与所述第二节点相连，第四输入端用于接收所述直流信号，第五输入端用于接收所述第二时钟信号，输出端与所述第一信号输出端相连；所述第一输出单元用于在所述第一节点电位的控制下将所述第一时钟信号提供给所述第一信号输出端，在所述第二节点电位的控制下将所述直流信号提供给所述第一信号输出端，在所述第二时钟信号的控制下将所述直流信号提供给所述第一信号输出端；
所述第二输出单元的第一输入端用于接收所述第二时钟信号，第二输入端与所述第一节点相连，第三输入端与所述第三节点相连，第四输入端用于接收所述直流信号，第五输入端用于接收所述第一时钟信号，输出端与所述第二信号输出端相连；所述第二输出单元用于在所述第一节点电位的控制下将所述第二时钟信号提供给所述第二信号输出端，在所述第三节点电位的控制下将所述直流信号提供给所述第二信号输出端，在所述第一时钟信号的控制下将所述直流信号提供给所述第二信号输出端；
所述第一时钟信号与所述第二时钟信号相位相反，且所述第一参考信号的电位与所述第二参考信号的电位相反。
2.如权利要求1所述的移位寄存器，其特征在于，所述输入单元，具体包括：第一开关晶体管；其中，
所述第一开关晶体管，其栅极用于接收所述输入信号，源极用于接收所述第一参考信号，漏极与所述第一节点相连。
3.如权利要求1所述的移位寄存器，其特征在于，所述复位单元，具体包括：第二开关晶体管；其中，
所述第二开关晶体管，其栅极用于接收所述复位信号，源极用于接收所述第二参考信号，漏极与所述第一节点相连。
4.如权利要求1所述的移位寄存器，其特征在于，所述第一控制单元，具体包括：第三开关晶体管和第四开关晶体管；其中，
所述第三开关晶体管，其栅极和源极均用于接收所述第一时钟信号，漏极与所述第二节点相连；
所述第四开关晶体管，其栅极与所述第一信号输出端相连，源极用于接收所述直流信号，漏极与所述第二节点相连。
5.如权利要求1所述的移位寄存器，其特征在于，所述第二控制单元，具体包括：第五开关晶体管和第六开关晶体管；其中，
所述第五开关晶体管，其栅极和源极均用于接收所述第二时钟信号，漏极与所述第三节点相连；
所述第六开关晶体管，其栅极与所述第二信号输出端相连，源极用于接收所述直流信号，漏极与所述第三节点相连。
6.如权利要求1所述的移位寄存器，其特征在于，所述第一输出单元，具体包括：第七开关晶体管、第八开关晶体管、第九开关晶体管和第一电容；其中，
所述第七开关晶体管，其栅极与所述第一节点相连，源极用于接收所述第一时钟信号，漏极与所述第一信号输出端相连；
所述第八开关晶体管，其栅极与所述第二节点相连，源极用于接收所述直流信号，漏极与所述第一信号输出端相连；
所述第九开关晶体管，其栅极用于接收所述第二时钟信号，源极用于接收所述直流信号，漏极与所述第一信号输出端相连；
所述第一电容连接于所述第一节点与所述第一信号输出端之间。
7.如权利要求1所述的移位寄存器，其特征在于，所述第二输出单元，具体包括：第十开关晶体管、第十一开关晶体管、第十二开关晶体管和第二电容；其中，
所述第十开关晶体管，其栅极与所述第一节点相连，源极用于接收所述第二时钟信号，漏极与所述第二信号输出端相连；
所述第十一开关晶体管，其栅极与所述第三节点相连，源极用于接收所述直流信号，漏极与所述第二信号输出端相连；
所述第十二开关晶体管，其栅极用于接收所述第一时钟信号，源极用于接收所述直流信号，漏极与所述第二信号输出端相连；
所述第二电容连接于所述第一节点与所述第二信号输出端之间。
8.如权利要求1-7任一项所述的移位寄存器，其特征在于，所有开关晶体管均为N型晶体管，且所述直流信号的电位为高电位；或
所有开关晶体管均为P型晶体管，且所述直流信号的电位为低电位。
9.一种栅极驱动电路，其特征在于，包括级联的多个如权利要求1-8任一项所述的移位寄存器；
除第一级移位寄存器之外，其余每一级移位寄存器的第一信号输出端分别向与其相邻的上一级移位寄存器输入复位信号；
除最后一级移位寄存器之外，其余每一级移位寄存器的第二信号输出端分别向与其相邻的下一级移位寄存器输入输入信号。
10.如权利要求9所述的栅极驱动电路，其特征在于，当所有开关晶体管均为N型晶体管时：在正向扫描时，所述第一参考信号为高电位信号，所述第二参考信号为低电位信号，在反向扫描时，所述第一参考信号为低电位信号，所述第二参考信号为高电位信号；或
当所有开关晶体管均为P型晶体管时：在正向扫描时，所述第一参考信号为低电位信号，所述第二参考信号为高电位信号，在反向扫描时，所述第一参考信号为高电位信号，所述第二参考信号为低电位信号。
11.一种显示装置，其特征在于，包含如权利要求9或10所述的栅极驱动电路。
12.一种如权利要求1-8任一项所述的移位寄存器的驱动方法，其特征在于，包括：
输入阶段，所述输入单元用于在所述输入信号的控制下将所述第一参考信号提供给所述第一节点；所述第一输出单元在所述第一节点电位的控制下，将所述第一时钟信号提供给所述第一信号输出端，以及在第二时钟信号的控制下将所述直流信号提供给所述第一信号输出端；所述第二控制单元在所述第二时钟信号的控制下，将所述第二时钟信号提供给所述第三节点；所述第二输出单元在所述第一节点电位的控制下将所述第二时钟信号提供所述第二信号输出端，以及在所述第三节点电位的控制下所述直流信号提供给所述第二信号输出端；
第一输出阶段，所述第一输出单元在所述第一节点电位的控制下，将所述第一时钟信号提供给所述第一信号输出端；所述第一控制单元在所述第一时钟信号的控制下将所述第一时钟信号提供给所述第二节点，以及在所述第一信号输出端的控制下将所述直流信号提供给所述第二节点；所述第二输出单元在所述第一节点电位的控制下将所述第二时钟信号提供给所述第二信号输出端，以及在所述第一时钟信号的控制下，将所述直流信号提供给所述第二信号输出端；
第二输出阶段，所述第一输出单元在所述第一节点电位的控制下，将所述第一时钟信号提供给所述第一信号输出端；所述第二输出单元在所述第一节点的控制下，将所述第二时钟信号提供给所述第二信号输出端；所述第二控制单元在所述第二时钟信号的控制下将所述第二时钟信号提供给所述第三节点，以及在所述第二信号输出端的控制下，将所述直流信号提供给所述第三节点；
复位阶段，所述复位单元在所述复位信号的控制下将所述第二参考信号提供给所述第一节点A；所述第一控制单元在所述第一时钟信号的控制下将所述第一时钟信号提供给所述第二节点；所述第一输出单元在所述第二节点电位的控制下，将所述直流信号提供给所述第一信号输出端；所述第二输出单元在所述第一时钟信号的控制下将所述直流信号提供给第二信号输出端；
保持阶段，所述第一输出单元在所述第二时钟信号的控制下将所述直流信号提供给所述第一信号输出端；所述第二控制单元在所述第二时钟信号的控制下将所述第二时钟信号提供给第三节点；所述第二输出单元在所述第三节点电位的控制下，将直流信号提供给所述第二信号输出端；或者所述第一控制单元在所述第一时钟信号的控制下将所述第一时钟信号提供给所述第二节点；所述第一输出单元在所述第二节点电位的控制下，将所述直流信号提供给所述第一信号输出端；所述第二输出单元在所述第一时钟信号的控制下将所述直流信号提供给第二信号输出端。
CN201510544007.4A 2015-08-28 2015-08-28 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 Active CN105096889B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510544007.4A CN105096889B (zh) 2015-08-28 2015-08-28 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
US15/520,965 US10580376B2 (en) 2015-08-28 2016-01-22 Shift register and driving method thereof, gate driving circuit and display apparatus
PCT/CN2016/071784 WO2017036077A1 (zh) 2015-08-28 2016-01-22 移位寄存器、其驱动方法、栅极驱动电路及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510544007.4A CN105096889B (zh) 2015-08-28 2015-08-28 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置

Publications (2)

Publication Number Publication Date
CN105096889A true CN105096889A (zh) 2015-11-25
CN105096889B CN105096889B (zh) 2018-03-06

Family

ID=54577181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510544007.4A Active CN105096889B (zh) 2015-08-28 2015-08-28 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置

Country Status (3)

Country Link
US (1) US10580376B2 (zh)
CN (1) CN105096889B (zh)
WO (1) WO2017036077A1 (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017036077A1 (zh) * 2015-08-28 2017-03-09 京东方科技集团股份有限公司 移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN106531107A (zh) * 2016-12-27 2017-03-22 武汉华星光电技术有限公司 Goa电路
CN106531053A (zh) * 2017-01-06 2017-03-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示面板
CN106601175A (zh) * 2017-01-09 2017-04-26 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
WO2017121133A1 (zh) * 2016-01-15 2017-07-20 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN107256722A (zh) * 2017-08-02 2017-10-17 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN107316603A (zh) * 2017-08-31 2017-11-03 京东方科技集团股份有限公司 移位寄存单元和显示装置
WO2017219658A1 (zh) * 2016-06-22 2017-12-28 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路以及显示设备
WO2018058964A1 (en) * 2016-09-28 2018-04-05 Boe Technology Group Co., Ltd. Gate integrated driving circuit and driving method thereof, and display apparatus
CN107993620A (zh) * 2017-11-17 2018-05-04 武汉华星光电技术有限公司 一种goa电路
CN108231122A (zh) * 2018-01-19 2018-06-29 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、扫描驱动电路、显示装置
CN108962147A (zh) * 2018-08-16 2018-12-07 北京华镁钛科技有限公司 一种5t2c栅极驱动单元、驱动方法、驱动电路、天线及显示装置
WO2019140859A1 (en) * 2018-01-22 2019-07-25 Boe Technology Group Co., Ltd. Shift register circuit, driving method thereof, gate driving circuit, and display apparatus
WO2020177008A1 (zh) * 2019-03-01 2020-09-10 京东方科技集团股份有限公司 移位寄存器及其驱动方法、以及栅极驱动电路
CN111754925A (zh) * 2020-07-13 2020-10-09 武汉华星光电技术有限公司 Goa电路以及显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105096865B (zh) * 2015-08-06 2018-09-07 京东方科技集团股份有限公司 移位寄存器的输出控制单元、移位寄存器及其驱动方法以及栅极驱动装置
US10891902B2 (en) * 2019-05-06 2021-01-12 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Driving circuit of display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187037A (zh) * 2011-12-29 2013-07-03 上海天马微电子有限公司 一种非晶硅栅极驱动电路
CN103489483A (zh) * 2013-09-02 2014-01-01 合肥京东方光电科技有限公司 移位寄存器单元电路、移位寄存器、阵列基板及显示设备
US20140010341A1 (en) * 2012-07-05 2014-01-09 Au Optronics Corp. Shift register
CN103985363A (zh) * 2013-12-05 2014-08-13 上海中航光电子有限公司 栅极驱动电路、ttf阵列基板、显示面板及显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101160836B1 (ko) * 2005-09-27 2012-06-29 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
KR101152137B1 (ko) 2005-09-29 2012-06-15 삼성전자주식회사 액정 표시 장치
JP5079301B2 (ja) * 2006-10-26 2012-11-21 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
CN101312019B (zh) * 2007-05-24 2010-08-25 胜华科技股份有限公司 移位寄存器及液晶显示器
CN101783124B (zh) * 2010-02-08 2013-05-08 北京大学深圳研究生院 栅极驱动电路单元、栅极驱动电路及显示装置
KR102003439B1 (ko) 2012-12-18 2019-07-24 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
CN104050935B (zh) * 2013-03-11 2016-12-28 瀚宇彩晶股份有限公司 移位寄存器、双向移位暂存装置及应用其的液晶显示面板
CN103941439B (zh) * 2013-06-28 2016-09-28 上海中航光电子有限公司 一种补偿馈通电压驱动电路及阵列基板
CN103915067B (zh) * 2013-07-11 2016-05-04 上海中航光电子有限公司 一种移位寄存单元、显示面板及显示装置
US9437324B2 (en) * 2013-08-09 2016-09-06 Boe Technology Group Co., Ltd. Shift register unit, driving method thereof, shift register and display device
CN104575411B (zh) * 2013-10-22 2017-07-14 瀚宇彩晶股份有限公司 液晶显示器及其双向移位暂存装置
CN104835476B (zh) 2015-06-08 2017-09-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板
CN106297624B (zh) * 2015-06-11 2020-03-17 南京瀚宇彩欣科技有限责任公司 移位寄存器和显示装置
CN106340273B (zh) * 2015-07-16 2019-02-15 南京瀚宇彩欣科技有限责任公司 移位寄存器和显示装置
CN104952417A (zh) * 2015-07-23 2015-09-30 合肥京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105096889B (zh) 2015-08-28 2018-03-06 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105336302B (zh) * 2015-12-07 2017-12-01 武汉华星光电技术有限公司 基于ltps半导体薄膜晶体管的goa电路
CN107134264B (zh) * 2016-02-26 2020-08-14 瀚宇彩晶股份有限公司 驱动电路和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187037A (zh) * 2011-12-29 2013-07-03 上海天马微电子有限公司 一种非晶硅栅极驱动电路
US20140010341A1 (en) * 2012-07-05 2014-01-09 Au Optronics Corp. Shift register
CN103489483A (zh) * 2013-09-02 2014-01-01 合肥京东方光电科技有限公司 移位寄存器单元电路、移位寄存器、阵列基板及显示设备
CN103985363A (zh) * 2013-12-05 2014-08-13 上海中航光电子有限公司 栅极驱动电路、ttf阵列基板、显示面板及显示装置

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10580376B2 (en) 2015-08-28 2020-03-03 Boe Technology Group Co., Ltd. Shift register and driving method thereof, gate driving circuit and display apparatus
WO2017036077A1 (zh) * 2015-08-28 2017-03-09 京东方科技集团股份有限公司 移位寄存器、其驱动方法、栅极驱动电路及显示装置
US10019949B2 (en) 2016-01-15 2018-07-10 Boe Technology Group Co., Ltd. Shift register unit, gate driving circuit, display panel and display device
WO2017121133A1 (zh) * 2016-01-15 2017-07-20 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示面板及显示装置
WO2017219658A1 (zh) * 2016-06-22 2017-12-28 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路以及显示设备
US10236073B2 (en) 2016-06-22 2019-03-19 Boe Technology Group Co., Ltd. Shift register, gate driving circuit and display device
WO2018058964A1 (en) * 2016-09-28 2018-04-05 Boe Technology Group Co., Ltd. Gate integrated driving circuit and driving method thereof, and display apparatus
US10210834B2 (en) 2016-09-28 2019-02-19 Boe Technology Group Co., Ltd. Gate integrated driving circuit and driving method thereof, and display apparatus
CN106531107A (zh) * 2016-12-27 2017-03-22 武汉华星光电技术有限公司 Goa电路
CN106531107B (zh) * 2016-12-27 2019-02-19 武汉华星光电技术有限公司 Goa电路
CN106531053A (zh) * 2017-01-06 2017-03-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示面板
CN106601175A (zh) * 2017-01-09 2017-04-26 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
US10950322B2 (en) 2017-01-09 2021-03-16 Boe Technology Group Co., Ltd. Shift register unit circuit, method of driving the same, gate drive circuit, and display apparatus
WO2018126723A1 (zh) * 2017-01-09 2018-07-12 京东方科技集团股份有限公司 移位寄存器单元电路及其驱动方法、栅极驱动电路和显示装置
US10504395B2 (en) 2017-08-02 2019-12-10 Boe Technology Group Co., Ltd. Shift register unit, driving method thereof, gate driving circuit, and display device
CN107256722A (zh) * 2017-08-02 2017-10-17 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN107316603A (zh) * 2017-08-31 2017-11-03 京东方科技集团股份有限公司 移位寄存单元和显示装置
CN107993620A (zh) * 2017-11-17 2018-05-04 武汉华星光电技术有限公司 一种goa电路
CN107993620B (zh) * 2017-11-17 2020-01-10 武汉华星光电技术有限公司 一种goa电路
CN108231122A (zh) * 2018-01-19 2018-06-29 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、扫描驱动电路、显示装置
WO2019141003A1 (zh) * 2018-01-19 2019-07-25 京东方科技集团股份有限公司 移位寄存器单元电路及其驱动方法、扫描驱动电路、显示装置
CN108231122B (zh) * 2018-01-19 2020-05-12 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、扫描驱动电路、显示装置
US11403982B2 (en) 2018-01-19 2022-08-02 Ordos Yuansheng Optoelectronics Co., Ltd. Shift register unit circuit and driving method thereof, scanning drive circuit and display panel
WO2019140859A1 (en) * 2018-01-22 2019-07-25 Boe Technology Group Co., Ltd. Shift register circuit, driving method thereof, gate driving circuit, and display apparatus
US11393384B2 (en) 2018-01-22 2022-07-19 Hefei Boe Optoelectronics Technology Co., Ltd. Shift register circuit, driving method thereof, gate driving circuit, and display apparatus
CN108962147A (zh) * 2018-08-16 2018-12-07 北京华镁钛科技有限公司 一种5t2c栅极驱动单元、驱动方法、驱动电路、天线及显示装置
CN108962147B (zh) * 2018-08-16 2023-12-29 北京华镁钛科技有限公司 一种5t2c栅极驱动单元、驱动方法、驱动电路、天线及显示装置
CN111971746A (zh) * 2019-03-01 2020-11-20 京东方科技集团股份有限公司 移位寄存器及其驱动方法、以及栅极驱动电路
WO2020177008A1 (zh) * 2019-03-01 2020-09-10 京东方科技集团股份有限公司 移位寄存器及其驱动方法、以及栅极驱动电路
US11538428B2 (en) 2019-03-01 2022-12-27 Chongqing Boe Optoelectronics Technology Co., Ltd. Shift register and drive method thereof, and gate drive circuit
CN111754925A (zh) * 2020-07-13 2020-10-09 武汉华星光电技术有限公司 Goa电路以及显示面板
US11626050B2 (en) 2020-07-13 2023-04-11 Wuhan China Star Optoelectronics Technology Co., Ltd. GOA circuit and display panel

Also Published As

Publication number Publication date
CN105096889B (zh) 2018-03-06
US10580376B2 (en) 2020-03-03
WO2017036077A1 (zh) 2017-03-09
US20170358267A1 (en) 2017-12-14

Similar Documents

Publication Publication Date Title
CN105096889A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
EP3346458B1 (en) Shift register, driving method thereof, grid driving circuit, and display apparatus
CN109272921B (zh) 一种栅极驱动电路及其驱动方法、显示面板、显示装置
CN104821159B (zh) 一种栅极驱动电路、显示面板及触控显示装置
US11282470B2 (en) Shift register element, method for driving the same, gate driver circuit, and display device
CN104978943B (zh) 一种移位寄存器、显示面板的驱动方法及相关装置
US10204694B2 (en) Shift register, gate driving circuit and display apparatus
CN103137081B (zh) 一种显示面板栅驱动电路及显示屏
CN105632562B (zh) 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN104966506A (zh) 一种移位寄存器、显示面板的驱动方法及相关装置
CN105096902A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
US20170178557A1 (en) Display panel and driving method thereof and display apparatus
CN105047172A (zh) 移位寄存器、栅极驱动电路、显示屏及其驱动方法
EP3159885A1 (en) Gate driving circuit, array substrate, display device, and driving method
CN105427825A (zh) 一种移位寄存器、其驱动方法及栅极驱动电路
CN105469738A (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN104299590A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105185287A (zh) 一种移位寄存器、栅极驱动电路和相关显示装置
CN105047124A (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN106504692B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
EP3675128A1 (en) Shift register, drive method thereof, drive control circuit, and display device
CN103915074B (zh) 一种移位寄存器单元、栅极驱动装置和显示面板
CN102982777A (zh) 显示装置的栅极驱动电路、开关控制电路及移位寄存器
CN105741744A (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
CN106910452B (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant