CN105074932A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105074932A
CN105074932A CN201380073624.XA CN201380073624A CN105074932A CN 105074932 A CN105074932 A CN 105074932A CN 201380073624 A CN201380073624 A CN 201380073624A CN 105074932 A CN105074932 A CN 105074932A
Authority
CN
China
Prior art keywords
area
semiconductor substrate
groove
region
trench gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380073624.XA
Other languages
English (en)
Inventor
加藤武宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN105074932A publication Critical patent/CN105074932A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

已知一种半导体装置,其从半导体基板的表面侧起顺次层压有第一导电型的第一区域、第二导电型的第二区域以及第一导电型的第三区域，并且形成有贯穿第一区域和第二区域并到达至第三区域的沟槽栅电极，在半导体基板的表面形成有表面电极，通过覆盖沟槽栅电极的表面的绝缘区域而使表面电极与沟槽栅电极绝缘。使覆盖沟槽栅电极的表面而使表面电极与沟槽栅电极绝缘的绝缘区域停留在沟槽的内部。表面电极被形成在无高低差的半导体基板的表面上且均匀地延展。在表面电极上未形成有应力集中部位，从而表面电极的强度与可靠性提高。

Description

半导体装置
技术领域
在本说明书中，公开了一种当沟槽栅电极的电压发生变化时电阻会变化的半导体装置。已知有一种半导体装置，其从半导体基板的表面侧起顺次层压有第一导电型的第一区域、第二导电型的第二区域以及第一导电型的第三区域，并且形成有贯穿第一区域和第二区域并到达至第三区域的沟槽栅电极。例如，已知一种MOS(MetalOxideSemiconductor：金属氧化物半导体)，其第一区域为源极区，第二区域为体区，第三区域为漂移区，当向沟槽栅电极施加电压时将在体区内形成有反转层而使源极区与漂移区导通。或者，已知一种IGBT(InsulatedGateBipolarTransistor：绝缘栅双极型晶体管)，其第一区域为发射区，第二区域为体区，第三区域为漂移区，当向沟槽栅电极施加电压时将会在体区内形成有反转层而使发射区与漂移区导通。
沟槽栅电极以被栅极绝缘膜包围的状态而被收纳在沟槽的内部。沟槽在半导体基板的表面上开口。在半导体基板的表面上形成有表面电极。表面电极需与作为源极区或发射区等的第一区域导通，并与沟槽栅电极绝缘。为了在沿着半导体基板的表面的较广的范围内形成表面电极且使表面电极与沟槽栅电极绝缘，采用了一种通过绝缘物质来对沟槽栅电极的上表面进行覆盖的技术。当通过绝缘物质来对沟槽栅电极的上表面进行覆盖时，即使不对表面电极的形成范围进行管理，也会使表面电极与沟槽栅电极绝缘。
图5例示了在专利文献1等中所公开的现有的IGBT的截面结构。参照编号50为半导体基板，在形成有后述的沟槽栅电极56的范围内，从表面58起顺次层压有n型的发射区68、p型的体区70、n型的漂移区74、n型的缓冲区76、p型的集电区78。在半导体基板50的表面58上形成有表面电极62，在半导体基板50的背面上形成有背面电极80。参照编号52为沟槽，并且从半导体基板50的表面58起贯穿发射区68和体区70并到达至漂移区74。参照编号54为覆盖沟槽52的壁面的栅极绝缘膜。参照编号56为沟槽栅电极，沟槽栅电极以两侧面被栅极绝缘膜54覆盖的状态而被填充在沟槽52的内部。参照编号69为体接触区。在从沟槽栅电极56离开的位置处，代替发射区68而形成有体接触区69。参照编号60为覆盖沟槽栅电极56的上表面的绝缘膜。绝缘膜60未停留在沟槽52的内部，而是到达至半导体基板50的表面58上。表面电极62被形成在半导体基板50的表面58的较广的范围内。表面电极62需要与发射区68及体接触区69导通，并且与沟槽栅电极56绝缘。绝缘膜60对沟槽栅电极56的上部进行覆盖，而不完全覆盖发射区68。
在现有的半导体装置中，表面电极62被形成在具有高低差的表面上。即，在并存有未被绝缘膜60覆盖而露出了半导体基板50的表面58露出的范围A与被绝缘膜60覆盖的范围B的面上形成有表面电极62。由于被形成在半导体基板50的表面58上的绝缘膜60具有厚度C，因此表面电极62的背面并不平坦，而是形成凹凸面。由于背面凹凸，因此在表面电极62的表面上也形成有凹凸。
图5例示了第一导电型的第一区域为n型的发射区68，第二导电型的第二区域为p型的体区70，第一导电型的第三区域为n型的漂移区74的情况。当向沟槽栅电极56施加电压时，隔着栅极绝缘膜54而与沟槽栅电极56面对的范围内的体区70反转为n型，从而使发射区68与漂移区74导通。参照编号72为被***至体区70的中间深度处的n型层，通过n型层72而使体区70被分离为上部体区70a和下部体区70b。存在第二导电型的第二区域被分割为多个区域的情况。此外，也存在第一导电型的第一区域为源极区，并且代替缓冲区76和集电区78而层压有漏极区的情况。
在先技术文献
专利文献
专利文献1：日本特开2009-295778号公报
发明内容
发明所要解决的课题
半导体装置以通过焊锡层64而将表面电极62粘接在金属板66上的状态而进行使用。参照编号63为用于对表面电极62与焊锡层64的粘接性进行改善的焊锡用电极。由于半导体装置在进行工作时会发热，并在结束动作时被冷却，因此被暴露在热循环中。金属板66、焊锡层64、焊锡用电极63、表面电极62以及半导体基板50的热膨胀率不同。当半导体装置被暴露在热循环中时，应力将会作用于表面电极62上。
现有的表面电极62由于被形成在具有凹凸的面上，因此并不一致地延展，而是在表背两面上存在有凹凸。因此会在表面电极62上产生应力集中部位。现有的表面电极62在半导体装置被暴露在热循环中时，容易在应力集中部位处受到损伤。现有的表面电极62的可靠性较低。
为了提高半导体装置的性能，存在沟槽52的间隔细密化的倾向。此外，存在表面电极62的形成环境低温化的倾向。当沟槽52的间隔细密化时，作用于表面电极62上的应力将会增大，当表面电极62的形成环境低温化时，表面电极62容易受到损伤。需要一种不易在表面电极上产生应力集中部位的技术。
在本说明书中，公开了一种能够获得不易产生应力集中、不易受到损伤并且可靠性较高的表面电极的技术。
用于解决课题的方法
在本说明书中所公开的半导体装置具备半导体基板和被形成在半导体基板的表面上的表面电极。
在半导体基板的至少一部分的范围内，形成有从半导体基板的表面侧起顺次层压有第一导电型的第一区域、第二导电型的第二区域以及第一导电型的第三区域的层压结构。并且形成有从半导体基板的表面起贯穿第一区域和第二区域并到达至第三区域的沟槽。在沟槽的内部形成有沟槽栅电极。在沟槽栅电极的上表面上形成有绝缘区域。绝缘区域使沟槽栅电极与表面电极绝缘。在本说明书中所记载的半导体装置的情况下，绝缘区域被收纳在沟槽的内部。即，绝缘区域并不延伸至与半导体基板的表面相比靠上方的位置处。在侧视观察半导体基板时，绝缘区域的上端停留在与半导体基板的表面相等或与表面相比较深的位置处。
如果第一区域为源极区，第二区域为体区，第三区域为漂移区，则能够获得MOS。如果第一区域为发射区，第二区域为体区，第三区域为漂移区，则能够获得IGBT。
在上述的半导体装置的情况下，形成有表面电极之前的半导体基板的表面基本平坦。表面电极被形成在基本平坦的半导体基板的表面上，从而成为沿着半导体基板的表面而均质地且一致地延伸的层。在表面电极上不易产生应力集中。即使半导体装置被暴露在热循环中，也能够防止较强的应力作用在表面电极的特定部位的情况。表面电极的可靠性得到提高。
当绝缘区域的底面(即沟槽栅电极的上表面)与第一区域的底面相比较浅时，通过向沟槽栅电极施加电压，会在分隔第一区域与第三区域的第二区域中形成有反转层。无需使沟槽栅电极到达至半导体基板的表面。由于沟槽栅电极可以停留在与半导体基板的表面相比较深的水平面处，因此能够将覆盖沟槽栅电极的上表面的绝缘区域收纳在沟槽内。
也存在有在第二区域的中间深度处形成有第一导电型的第四区域，并且第二区域通过第四区域而被分离为上部第二区域和下部第二区域的情况。
沟槽的宽度可以不一致。例如，可以由宽度较窄的深部沟槽和宽度较宽的浅部沟槽构成。这种情况下，能够采用在深部沟槽中填充有沟槽栅电极，在浅部沟槽中填充有绝缘物质的结构。
附图说明
图1为第一实施例的半导体装置的剖视图。
图2为表示第一实施例的半导体装置的制造过程的图。
图3为第二实施例的半导体装置的剖视图。
图4为表示第二实施例的半导体装置的制造过程的图。
图5为现有的半导体装置的剖视图。
具体实施方式
(第一实施例)
图1为第一实施例的半导体装置的剖视图，具备半导体基板10、表面电极22、焊锡用电极23以及背面电极40。表面电极22为发射极，并以通过焊锡用电极23和焊锡层24而被粘接在金属板26上的方式被使用。背面电极40为集电极，并以通过未图示的焊锡层而被粘接在未图示的导体面上的方式被使用。半导体装置为纵型的IGBT，当沟槽栅电极16的电压变化时，表面电极22与背面电极40之间的电阻将发生变化。表面电极22沿着半导体基板10的表面而一致且均质地延展，背面电极40沿着半导体基板10的背面而一致且均质地延展。
在形成有沟槽栅电极16的范围内，从半导体基板10的表面18侧起顺次层压有第一导电型的第一区域(在本实施例中为n型的发射区28)、第二导电型的第二区域(在本实施例中为p型的体区30)、第一导电型的第三区域(在本实施例中为n型的漂移区34)、n型的缓冲区36以及p型的集电区38。发射区28被形成在半导体基板10的表面18的一部分的范围内，在剩余的范围内形成有体接触区29。参照编号32为第一导电型的第四区域(在本实施例中为n型层)，通过使在IGBT导通时于漂移区34中产生的电导率调制现象活跃而使电压下降。体区30通过n型层32而被分离为上部体区30a和下部体区30b。存在第二导电型的第二区域被分割为多个区域的情况。可以省略n型层32。
在形成有发射区28、体区30以及漂移区34的层压结构的范围内，形成有从半导体基板10的表面18起贯穿发射区28和体区30并到达至漂移区34的沟槽12。沟槽12的壁面被栅极绝缘膜14覆盖。在沟槽12的内侧收纳有沟槽栅电极16。沟槽栅电极16的两侧面被栅极绝缘膜14覆盖。
沟槽栅电极16的上表面停留在与半导体基板10的表面18相比较深的水平面处。但是，处于与发射区28的底面相比较高的水平面处。当针对将发射区28与漂移区34隔开的体层30进行观察时，在整个厚度上，隔着栅极绝缘膜14而与沟槽栅电极16面对。当向沟槽栅电极16施加电压时，在隔着栅极绝缘膜14而与沟槽栅电极16面对的位置处的体区30中形成有反转层。由于该反转层跨及将发射区28与漂移区34隔开的体区30的整个厚度而被连续地形成，因此当向沟槽栅电极16施加电压时，发射区28与漂移区34将会导通。
参照编号20为由绝缘物质形成的绝缘区域，该绝缘区域20覆盖沟槽栅电极16的上表面。绝缘区域20被收纳在沟槽12内，且上方不从半导体基板10的表面18突出。如前文所述，由于沟槽栅电极16的上表面停留在与半导体基板10的表面18相比较深的水平面处，因此能够使覆盖沟槽栅电极16的上表面的绝缘区域20停留在沟槽12内。
绝缘区域20的上表面优选为与半导体基板10的表面18基本一致。但是，也可以是绝缘区域20的上表面处于与半导体基板10的表面18相比较深的水平面处的关系。可以如后文所述那样，将绝缘区域20的上表面与半导体基板10的表面18的水平面差抑制为小于图5所示的绝缘膜60的厚度C，即使在后者的情况下也能够在基本平坦的面上形成表面电极22。根据后述的制造方法，能够将绝缘区域20的上表面与半导体基板10的表面18的水平面差抑制在0.1μm以下。因此，表面电极22沿着半导体基板10的表面18以同样的厚度均质地延伸。在应力作用于表面电极22的情况下，不易产生应力集中于特定的部位的现象。不易产生应力集中在表面电极22的特定部位，而使表面电极22在应力集中部位处受到损伤的现象。由于表面电极22以同样的厚度均质地延伸，因此可靠性较高。关于被形成在表面电极22的表面上的焊锡用电极23也同样如此。由于焊锡用电极23也以同样的厚度均质地延伸，因此可靠性较高。
当不易在表面电极22上产生应力集中部位时，表面电极22所使用的材料的选择项将会扩大，表面电极22的形成方法和形成条件的选择项也会扩大。能够在低温环境下形成表面电极22，并能够形成晶粒细密从而机械强度较高的表面电极(霍尔-佩奇法则)。此外，能够选择不易在半导体基板上产生翘曲的条件而形成表面电极22。
图2图示了第一实施例的半导体装置的制造过程。在图2中，仅对与沟槽12相关的部分进行说明。发射区28等的制造方法与现有技术相同，因而省略其说明。
(1)表示准备了半导体基板10的阶段。
(2)表示通过各向异性蚀刻而形成了沟槽12的阶段。能够利用各向异性干蚀刻或各向异性湿蚀刻。
(3)表示进行热处理，在沟槽12的侧面等上形成了氧化膜的阶段。在沟槽12的侧面等上所形成的氧化膜成为栅极绝缘膜14。
(4)表示表示通过CVD(ChemicalVaporDeposition：化学气相沉积)法或PVD(PhysicalVaporDeposition：物理气相沉积)法而向两侧面通过栅极绝缘膜14而被覆盖的沟槽12内填充了多晶硅16a的阶段。在向多晶硅16a中掺杂杂质的同时实施CVD法或PVD法。或者，也可以在填充了多晶硅16a之后掺杂杂质。在该阶段中，使多晶硅16a堆积至覆盖半导体基板10的表面18。
(5)表示从多晶硅16a的表面起进行了蚀刻的阶段。在该阶段中，蚀刻至多晶硅16a的上表面成为与半导体基板10的表面18相比较深且与发射区28的底面相比较浅的关系为止。准确来说，蚀刻至在多晶硅16a的上表面与半导体基板10的表面18之间确保有用于形成足以使沟槽栅电极16与表面电极22绝缘的厚度的绝缘区域20的距离为止。在沟槽12内所剩的多晶硅成为沟槽栅电极16。
(6)表示进行热处理，而在沟槽栅电极16的上表面上形成了氧化膜20a的阶段。如后文所述，氧化膜20a成为绝缘区域20的一部分。当进行热处理时，氧化膜20a还将沿着栅极绝缘膜14与沟槽栅电极16的边界而向下方延伸。在所述(5)的阶段中，在向下方延伸的氧化膜20a的鸟喙区未达到发射区28的底面的深度处结束蚀刻。在(6)的阶段中，半导体基板10的表面18通过氧化膜而被覆盖。
(7)表示通过CVD法或PVD法而堆积了氧化硅20b的阶段。氧化硅20b与被形成在沟槽栅电极16的上表面上的氧化膜20a成为一体，覆盖沟槽栅电极16的上表面，填充沟槽12，并且堆积至半导体基板10的表面18上为止。在沟槽12所存在的部位处，在氧化硅20b的表面上形成有受到了沟槽栅电极16的上表面与半导体基板10的表面18相比下沉的影响的凹部。
(8)表示进行热处理，而使氧化硅20b的表面平滑化的阶段。凹部虽然被平滑化，但并未消失。
(9)表示对表面被进行了平滑化的氧化硅20c从表面起进行了蚀刻的阶段。在该阶段中，蚀刻至被形成在沟槽12内的氧化硅20的表面与半导体基板10的表面18基本一致，或者，稍微下沉。通过该蚀刻，不仅对在(7)(8)中所堆积的氧化硅进行蚀刻，甚至对在(3)(6)中被形成在半导体基板10的表面18上的氧化膜也进行蚀刻。当对被形成在半导体基板10的表面18上的氧化膜进行蚀刻时，存在于其下方的发射区28与体接触区29将会露出。当对氧化硅进行干蚀刻而使发射区28与体接触区29露出时，废气的成分将会发生变化。通过对废气的成分进行测量，从而可知在(7)(8)中堆积并在(3)(6)中形成的氧化膜被蚀刻而使发射区28与体接触区29露出的时间点。当持续蚀刻直至该时间点时，被形成在沟槽12内的氧化硅20d的表面不会从半导体基板10的表面18突出。能够得到氧化硅20d的表面相对于半导体基板10的表面18而一致或下沉的关系。此外，当在发射区28与体接触区29露出的时间点结束蚀刻时，残留在沟槽12内的氧化硅20d的表面不会从半导体基板10的表面18大幅度地下沉。根据上述，能够获得残留在沟槽12内的氧化硅20d的表面与半导体基板10的表面18大致平齐或从半导体基板10的表面18稍微下沉的关系。在该阶段中，残留在沟槽12内的氧化硅20d与被形成在沟槽栅电极16的上表面上的氧化膜20a一体化，从而获得了使沟槽栅电极16与表面电极22绝缘的绝缘区域20。绝缘区域20停留在沟槽12内，而未突出到半导体基板10的表面18上。
(10)表示在遍及半导体基板10的表面18与绝缘区域20的表面的范围内形成了表面电极22的阶段。由于成为基底的表面平坦，因此能够获得以同样的厚度均质地延伸的表面电极22。
第二实施例
对第二实施例进行说明。在以下仅对与第一实施例的不同点进行说明，并省略重复说明。对与第一实施例相同的部分使用相同的参照编号。
如图3所示，在第二实施例中，通过深部沟槽12a和浅部沟槽12b而形成沟槽12。深部沟槽12a的宽度较窄，浅部沟槽12b的宽度较宽。在深部沟槽12a中填充有沟槽栅电极16。沟槽栅电极没有延伸至浅部沟槽12b，浅部沟槽12b通过绝缘物质而被填充。浅部沟槽12b的内侧成为对沟槽栅电极的上表面进行覆盖的绝缘区域20e。
图4表示制造过程，在(2a)中，以深部沟槽12a的宽度形成从半导体基板10的表面起到达至漂移区的沟槽。在(2b)中，形成浅部沟槽12b。在(5)中，对多晶硅16a进行蚀刻直至露出浅部沟槽12b的底。在(9)中，剩余有对浅部沟槽12b进行填充的绝缘物质。通过对浅部沟槽12b进行填充的绝缘物质和氧化膜20a而形成对沟槽栅电极的上表面进行覆盖的绝缘区域20e。其他过程与第一实施例相同。
虽然在以上对本实施例进行了详细说明，但这些只不过是例示，并不对权利要求书进行限定。在权利要求书中所记载的技术中包括对以上例示的具体例进行各种改变、变更的技术。
本说明书或附图所说明的技术要素通过单独或各种组合的方式而发挥技术上的有用性，并不限定于申请时权利要求所记载的组合。此外，本说明书或附图中所例示的技术同时达到多个目的，并且达到其中一个目本身即具有技术上的有用性。
符号说明
10：半导体基板；
12：沟槽；
12a：深部沟槽；
12b：浅部沟槽；
14：栅极绝缘膜；
16：沟槽栅电极；
18：半导体基板的表面；
20：绝缘区域；
20a：沟槽栅电极上表面的檐膜；
20e：填充浅部沟槽的绝缘区域；
22：发射极(表面电极)；
23：焊锡用电极；
24：焊锡层；
26：金属板；
28：发射区(第一导电型第一区域)；
29：体接触区；
30：体区(第二导电型第二区域)；
30a：上部体区；
30b：下部体区；
32：n型层(第一导电型第四区域)；
34：漂移区(第一导电型第三区域)；
36：缓冲区；
38：集电区；
40：集电极(背面电极)。

Claims (6)

1.一种半导体装置，其具备半导体基板和被形成在所述半导体基板的表面上的表面电极，
在所述半导体基板的至少一部分的范围内，形成有从所述半导体基板的表面侧起顺次层压有第一导电型的第一区域、第二导电型的第二区域以及第一导电型的第三区域的层压结构，
并且形成有从所述半导体基板的表面起贯穿所述第一区域和所述第二区域并到达至所述第三区域的沟槽，
在所述沟槽的内部形成有沟槽栅电极，
并且形成有覆盖所述沟槽栅电极的上表面而使所述表面电极与所述沟槽栅电极绝缘的绝缘区域，
所述绝缘区域被收纳在沟槽的内部。
2.如权利要求1所述的半导体装置，其特征在于，
所述绝缘区域的底面与所述第一区域的底面相比较浅。
3.如权利要求1所述的半导体装置，其特征在于，
所述第一区域为源极区，所述第二区域为体区，所述第三区域为漂移区。
4.如权利要求1所述的半导体装置，其特征在于，
所述第一区域为发射区，所述第二区域为体区，所述第三区域为漂移区。
5.如权利要求1所述的半导体装置，其特征在于，
在所述第二区域的中间深度处形成有第一导电型的第四区域，
所述第二区域通过所述第四区域而被分离为上部第二区域和下部第二区域。
6.如权利要求1所述的半导体装置，其特征在于，
所述沟槽具备宽度较窄的深部沟槽和宽度较宽的浅部沟槽，
在所述深部沟槽中填充有所述沟槽栅电极，
在所述浅部沟槽中填充有形成所述绝缘区域的绝缘物质。
CN201380073624.XA 2013-02-22 2013-02-22 半导体装置 Pending CN105074932A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/054499 WO2014128914A1 (ja) 2013-02-22 2013-02-22 半導体装置

Publications (1)

Publication Number Publication Date
CN105074932A true CN105074932A (zh) 2015-11-18

Family

ID=51390742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380073624.XA Pending CN105074932A (zh) 2013-02-22 2013-02-22 半导体装置

Country Status (5)

Country Link
US (1) US20150380537A1 (zh)
JP (1) JPWO2014128914A1 (zh)
CN (1) CN105074932A (zh)
DE (1) DE112013006716T5 (zh)
WO (1) WO2014128914A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3019937A1 (fr) * 2014-04-11 2015-10-16 St Microelectronics Crolles 2 Procede de formation de tranchees d'isolement
JP6354525B2 (ja) * 2014-11-06 2018-07-11 株式会社デンソー 炭化珪素半導体装置の製造方法
DE102015201045B4 (de) * 2015-01-22 2019-09-26 Infineon Technologies Austria Ag Mit einer hohen Gate-Spannung betreibbarer Hochspannungstransistor, Verfahren zum Steuern desselben und Schaltungsanordnung
JP7346170B2 (ja) * 2019-08-30 2023-09-19 株式会社東芝 半導体装置及び半導体モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1656610A (zh) * 2002-05-31 2005-08-17 皇家飞利浦电子股份有限公司 沟槽栅半导体器件及制造方法
US20110201187A1 (en) * 2008-10-24 2011-08-18 Toyota Jidosha Kabushiki Kaisha Igbt and method for manufacturing igbt
US20120012924A1 (en) * 2010-07-14 2012-01-19 Infineon Technologies Ag Vertical Transistor Component

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2623850B2 (ja) * 1989-08-25 1997-06-25 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
JP2002314081A (ja) * 2001-04-12 2002-10-25 Denso Corp トレンチゲート型半導体装置およびその製造方法
JP4829473B2 (ja) * 2004-01-21 2011-12-07 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1656610A (zh) * 2002-05-31 2005-08-17 皇家飞利浦电子股份有限公司 沟槽栅半导体器件及制造方法
US20110201187A1 (en) * 2008-10-24 2011-08-18 Toyota Jidosha Kabushiki Kaisha Igbt and method for manufacturing igbt
US20120012924A1 (en) * 2010-07-14 2012-01-19 Infineon Technologies Ag Vertical Transistor Component

Also Published As

Publication number Publication date
DE112013006716T5 (de) 2015-11-12
JPWO2014128914A1 (ja) 2017-02-02
WO2014128914A1 (ja) 2014-08-28
US20150380537A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
JP6022082B2 (ja) 半導体装置及び半導体装置の製造方法
TW522569B (en) Power MOS device with buried gate
JP6341074B2 (ja) 半導体装置の製造方法
JP5627494B2 (ja) 半導体装置およびその製造方法
CN102386100B (zh) 制造碳化硅半导体器件的方法
JP7077251B2 (ja) 半導体装置
CN103928344B (zh) 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法
CN102403346A (zh) 半导体器件及其制造方法
JP2010147477A5 (zh)
JP2009147194A (ja) フィン型トランジスタ
CN104541378A (zh) 半导体装置
EP2755237A3 (en) Trench MOS gate semiconductor device and method of fabricating the same
CN103325829A (zh) 半导体装置及其制造方法
CN105074932A (zh) 半导体装置
CN103295907A (zh) 半导体装置及其制造方法
JP2016181617A (ja) 半導体装置
CN104517848A (zh) Ldmos晶体管结构及其形成方法
TW201607032A (zh) 半導體裝置
CN103915497A (zh) 半导体器件及其制造方法
JP5880311B2 (ja) 炭化珪素半導体装置
US20160211349A1 (en) Semiconductor device and a method for manufacturing a semiconductor device
US20160218190A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2016528729A5 (zh)
JP2012049466A5 (zh)
US10319831B2 (en) Semiconductor device with a gate electrode positioned in a semiconductor substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151118

WD01 Invention patent application deemed withdrawn after publication