CN105070700B - 一种高效导热半导体芯片制作及封装方法 - Google Patents

一种高效导热半导体芯片制作及封装方法 Download PDF

Info

Publication number
CN105070700B
CN105070700B CN201510480435.5A CN201510480435A CN105070700B CN 105070700 B CN105070700 B CN 105070700B CN 201510480435 A CN201510480435 A CN 201510480435A CN 105070700 B CN105070700 B CN 105070700B
Authority
CN
China
Prior art keywords
electrode
semiconductor chip
weld tabs
quoted
reference electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510480435.5A
Other languages
English (en)
Other versions
CN105070700A (zh
Inventor
周云福
张广
李燕华
周全
王祖江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BrightKing Shenzhen Co Ltd
Original Assignee
BrightKing Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BrightKing Shenzhen Co Ltd filed Critical BrightKing Shenzhen Co Ltd
Priority to CN201510480435.5A priority Critical patent/CN105070700B/zh
Publication of CN105070700A publication Critical patent/CN105070700A/zh
Application granted granted Critical
Publication of CN105070700B publication Critical patent/CN105070700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Connection Of Batteries Or Terminals (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种高效导热半导体芯片制作及封装方法，包括有封装壳、半导体芯片、第一引用电极、第二引用电极、第一焊片、第二焊片、第三焊片、第一石墨板及第二石墨板，所述半导体芯片层叠第一引用电极的承载面上，半导体芯片的背面与第一引用电极的承载面电连接；所述第二引用电极与半导体芯片的正面电连接；所述半导体芯片、第一引用电极、第二引用电极、第一焊片、第二焊片及第三焊片均密封于封装壳内；所述半导体芯片与引用电极各自连接均用焊片。加上引用电极的高导电性确保产品的强导电性，同时以引用电极的高效导热性而将热能快速转到载板上，降低出现着火及爆裂的可能性，以封装壳特性阻止着火或爆裂的发生。

Description

一种高效导热半导体芯片制作及封装方法
技术领域
本发明涉及半导体器件的制造技术领域，具体涉及一种高效导热半导体芯片制作及封装方法。
背景技术
电子产品的覆盖面越发广泛，其中半导体以各种角色在提高技术的发展，因此对于高密度、高性能、高可靠性和低成本的半导体封装要求也更加急迫，现存在因发热会降低其稳定结构的缺陷，也存在因大量热能无法快速散开而导致着火或爆裂危险。
现有的插脚式半导体封装拖后着电子产品的便携、超小等发展目标，其引线电感更增加产品响应时间和降低了产品的保护能力；其配合电路板使用时，将电极、引脚***电路板的焊孔不能进行简单操作的表面贴装工艺。
发明内容
本发明为解决半导体芯片的发热及插件形式带来的影响性能、可靠性、稳定性的问题，从而提供种高效导热一种高效导热半导体芯片制作及封装方法。
为解决上述技术问题，本发明提供如下技术方案：
一种高效导热半导体芯片制作及封装方法，包括有封装壳、半导体芯片、第一引用电极、第二引用电极、第一焊片、第二焊片、第三焊片、第一石墨板及第二石墨板，所述半导体芯片的两极位于半导体芯片的正面和背面，所述半导体芯片层叠第一引用电极的承载面上，所述半导体芯片的背面与第一引用电极的承载面电连接；所述第二引用电极，包括单个电极片或多个不同规格尺寸电极片组合，所述第二引用电极与半导体芯片的正面电连接；所述半导体芯片、第一引用电极、第二引用电极、第一焊片、第二焊片及第三焊片均密封于封装壳内；所述半导体芯片与第一引用电极、所述半导体芯片与第二应用电极各自电连接均用焊片。
其中，所述第一引用电极和第二引用电极的材质为无氧铜镀锡。
其中，所述封装壳为注塑一体成型后热压成型，材质为环氧树脂。
其中，所述半导体芯片为半导体材料制成，半导体芯片为单个芯片。
其中，所述第一引用电极与半导体芯片、第二引用电极与半导体芯片及第二引用电极内部，均通过焊片电连接。
本发明提供一种高效导热半导体芯片制作及封装方法步骤：
实施例一：第二引用电极为单个电极片时，如下：
步骤一：将第二引用电极放置第一石墨板中进行排列；
步骤二：将第一焊片层叠第二引用电极端面并排列；
步骤三：将半导体芯片层叠第一焊片端面并排列；
步骤四：将第二焊片层叠半导体芯片端面并排列；
步骤五：将第一引用电极层叠第二焊片端面并排列；
步骤六：将第二石墨板层叠第一石墨板组成套件；
步骤七：将套件过隧道炉成型，将半导体芯片、第一引用电极、第二引用电极、第一焊片及第二焊片密封于封装壳，修剪或折弯第二引用电极的一端。
实施例二：第二引用电极为多个不同规格尺寸电极片组合时，如下：
步骤一：将第二引用电极放置第一石墨板进行排列；
步骤二：将第三焊片层叠第二引用电极端面并排列；
步骤三：将第二引用电极层叠第三焊片端面并排列；
步骤四：将第一焊片层叠第二引用电极端面并排列
步骤五：将半导体芯片层叠第一焊片端面并排列；
步骤六：将第二焊片层叠半导体芯片端面并排列；
步骤七：将第一引用电极层叠第二焊片端面并排列；
步骤八：将第二石墨板层叠第一石墨板组成套件；
步骤九：将套件过隧道炉成型，将半导体芯片、第一引用电极、第二引用电极、第一焊片、第二焊片及第三焊片密封于封装壳，修剪或折弯第二引用电极的一端。
与现有技术相比，本发明具有如下效果：芯片借引用电极的高效导热性能将热能通过接触载板而传递，提高整体的热传递能力，更好降低其着火或爆裂的可能性；借封装壳为环氧树脂的好耐热性和高电绝缘性，更好避免出现着火或爆裂发生，实现对于电路板的再保护作用；通过调整第二引出电极的电极片数量及规格尺寸满足通用部分夹具和模具的使用，符合生产投入降低的要求；以第一引出电极和第二引出电极对芯片的电极引出到封装壳底部，形成具有DO-218AB结构的贴片式压敏电阻，直接采用表面贴装工艺，实用方便。
附图说明
实施例一：第二引用电极为单个电极片
图1是本发明实施例中第一石墨板（第二引用电极为单个电极片）；
图2是本发明实施例中第二引用电极放置第一石墨板中进行排列；
图3是本发明实施例中第一焊片层叠第二引用电极端面并排列；
图4是本发明实施例中芯片层叠第一焊片端面并排列；
图5是本发明实施例中第二焊片层叠芯片端面并排列；
图6是本发明实施例中第一引用电极层叠第二焊片端面并排列；
图7是本发明实施例中第二石墨板层叠第一石墨板组成套件；
图8是本发明实施例中成品剖视图（第二引用电极为单个电极片）。
实施例二：第二引用电极为多个不同规格尺寸电极片组合
图9是本发明实施例中第一石墨板（第二引用电极为多个不同规格尺寸电极片组合）；
图10是本发明实施例中第二引用电极放置第一石墨板中进行排列；
图11是本发明实施例中第三焊片层叠第二引用电极端面并排列；
图12是本发明实施例中第二引用电极层叠第三焊片端面并排列；
图13是本发明实施例中第一焊片层叠第二引用电极端面并排列；
图14是本发明实施例中芯片层叠第一焊片端面并排列；
图15是本发明实施例中第二焊片层叠芯片端面并排列；
图16是本发明实施例中第一引用电极层叠第二焊片端面并排列；
图17是本发明实施例中第二石墨板层叠第一石墨板组成套件；
图18是本发明实施例中成品剖视图（第二引用电极为多个不同规格尺寸电极片组合）。
图19本发明实施例中成品示意图（第二引用电极包括单个电极片或多个不同规格尺寸电极片组合）
具体实施方式
为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图8和图18是本发明实施例中成品剖视图，可以清楚的看到一种高效导热半导体芯片制作及封装方法，包括有封装壳1、半导体芯片2、第一引用电极3、第二引用电极4、第一焊片5、第二焊片6、第三焊片7、第一石墨板8及第二石墨板9，所述半导体芯片2的两极位于半导体芯片2的正面和背面，所述半导体芯片2层叠第一引用电极3的承载面上，所述半导体芯片2的背面与第一引用电极3的承载面电连接；所述第二引用电极4包括单个电极片或多个不同规格尺寸电极片组合，所述第二引用电极4与半导体芯片2的正面电连接；所述半导体芯片2、第一引用电极3、第二引用电极4、第一焊片5、第二焊片6及第三焊片7均密封于封装壳1内；所述半导体芯片2与第一引用电极3、所述半导体芯片2与第二应用电极4各自电连接均用焊片。
本实施例中，第一引用电极3和第二引用电极4的材质为无氧铜镀锡，无氧铜的导热性能仅次于银，保证产品的高效导热能力，更好降低其着火或爆裂的可能性；所述封装壳1为注塑一体成型后热压成型，材质为环氧树脂，借其好耐热性和高电绝缘性，更好避免出现着火或爆裂发生，实现对于电路板的再保护作用。
本实施例中，一种高效导热阻半导体芯片（第二引用电极为单个电极片时）制作及封装方法的步骤：步骤一：将第二引用电极4放置第一石墨板8中进行排列，用第二引用电极4的定位孔与第一石墨板8的定位柱配合；步骤二：将第一焊片5层叠第二引用电极4端面并排列，用吸附方式进行层叠排列；步骤三：将半导体芯片2层叠第一焊片5端面并排列，用吸附方式进行层叠排列；步骤四：将第二焊片6层叠芯片端面并排列，用吸附方式进行层叠排列；步骤五：将第一引用电极3层叠第二焊片6端面并排列，用吸附方式进行层叠排列；步骤六：将第二石墨板9层叠第一石墨板8组成套件，用第一石墨板8与第二石墨9板各自定位孔/住配合组合；步骤七：将套件过隧道炉成型，将半导体芯片2、第一引用电极3、第二引用电极4、第一焊片5及第二焊片6密封于封装壳1，修剪或折弯第二引用电极4的一端。
本实施例中，一种高效导热半导体芯片（第二引用电极为多个不同规格尺寸电极片组合时）制作及封装方法的步骤：步骤一：将第二引用电极4放置第一石墨板8进行排列，用第二引用电极4的定位孔与第一石墨板8的定位柱配合；步骤二：将第三焊片7层叠第二引用电极4端面并排列，用吸附方式进行层叠排列；步骤三：将第二引用电极4层叠第三焊片7端面并排列，用吸附方式进行层叠排列；步骤四：将第一焊片5层叠第二引用电极4端面并排列，用吸附方式进行层叠排列；步骤五：将半导体芯片2层叠第一焊片5端面并排列，用吸附方式进行层叠排列；步骤六：将第二焊片6层叠半导体芯片2端面并排列，用吸附方式进行层叠排列；步骤七：将第一引用电极3层叠第二焊片6端面并排列，用吸附方式进行层叠排列；步骤八：将第二石墨板9层叠第一石墨板8组成套件，用第一石墨板8与第二石墨板9各自定位孔/住配合组合；步骤九：将套件过隧道炉成型，将半导体芯片2、第一引用电极3、第二引用电极4、第一焊片5、第二焊片6及第三焊片7密封于封装壳1，修剪或折弯第二引用电极4的一端。
以上所述仅为本发明的较佳实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种高效导热半导体芯片制作及封装方法，其特征在于：包括有封装壳（1）、半导体芯片（2）、第一引用电极（3）、第二引用电极（4）、第一石墨板（8）及第二石墨板（9），所述半导体芯片（2）的两极位于半导体芯片（2）的正面和背面，所述半导体芯片（2）层叠第一引用电极（3）的承载面上，所述半导体芯片（2）的背面与第一引用电极（3）的承载面电连接；
所述半导体芯片（2）与第一引用电极（3）、所述半导体芯片（2）与第二引用电极（4）各自电连接均用焊片；
所述第一引用电极（3）和第二引用电极（4）的材质为无氧铜镀锡；
所述第二引用电极（4），包括单个电极片或多个不同规格尺寸电极片组合，所述第二引用电极（4）与半导体芯片（2）的正面电连接；当第二引用电极（4）为单个电极片时，其采用如下工艺步骤进行封装：步骤一：将第二引用电极（4）放置第一石墨板（8）中进行排列；步骤二：将第一焊片（5）层叠第二引用电极（4）端面并排列；步骤三：将半导体芯片（2）层叠第一焊片（5）端面并排列；步骤四：将第二焊片（6）层叠半导体芯片（2）端面并排列；步骤五：将第一引用电极（3）层叠第二焊片（6）端面并排列；步骤六：将第二石墨板（9）层叠第一石墨板（8）组成套件；步骤七：将套件过隧道炉成型，将半导体芯片（2）、第一引用电极（3）、第二引用电极（4）、第一焊片（5）及第二焊片（6）密封于封装壳（1），修剪或折弯第二引用电极（4）的一端；
当第二引用电极（4）为多个不同规格尺寸电极片组合时，其采用如下工艺步骤进行封装：步骤一：将第二引用电极（4）放置第一石墨板（8）进行排列；步骤二：将第三焊片（7）层叠第二引用电极（4）端面并排列；步骤三：将第二引用电极（4）层叠第三焊片（7）端面并排列；步骤四：将第一焊片（5）层叠第二引用电极（4）端面并排列；步骤五：将半导体芯片（2）层叠第一焊片（5）端面并排列；步骤六：将第二焊片（6）层叠半导体芯片（2）端面并排列；步骤七：将第一引用电极（3）层叠第二焊片（6）端面并排列；步骤八：将第二石墨板（9）层叠第一石墨板（8）组成套件；步骤九：将套件过隧道炉成型，将半导体芯片（2）、第一引用电极（3）、第二引用电极（4）、第一焊片（5）、第二焊片（6）及第三焊片（7）密封于封装壳（1），修剪或折弯第二引用电极（4）的一端。
2.根据权利要求1所述的一种高效导热半导体芯片制作及封装方法，其特征在于，所述封装壳（1）为注塑一体成型后热压成型，材质为环氧树脂。
3.根据权利要求1所述的一种高效导热半导体芯片制作及封装方法，其特征在于，所述半导体芯片（2）为半导体材料制成，半导体芯片（2）为单个芯片。
4.根据权利要求1所述的一种高效导热半导体芯片制作及封装方法，其特征在于，所述第一引用电极（3）与半导体芯片（2）、第二引用电极（4）与半导体芯片（2）及第二引用电极（4）内部，均通过焊片电连接。
CN201510480435.5A 2015-08-09 2015-08-09 一种高效导热半导体芯片制作及封装方法 Active CN105070700B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510480435.5A CN105070700B (zh) 2015-08-09 2015-08-09 一种高效导热半导体芯片制作及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510480435.5A CN105070700B (zh) 2015-08-09 2015-08-09 一种高效导热半导体芯片制作及封装方法

Publications (2)

Publication Number Publication Date
CN105070700A CN105070700A (zh) 2015-11-18
CN105070700B true CN105070700B (zh) 2018-03-13

Family

ID=54500036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510480435.5A Active CN105070700B (zh) 2015-08-09 2015-08-09 一种高效导热半导体芯片制作及封装方法

Country Status (1)

Country Link
CN (1) CN105070700B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355614B (zh) * 2015-11-26 2020-09-04 国网智能电网研究院 一种预封装单芯片及其制备工艺
CN106783782A (zh) * 2017-01-11 2017-05-31 广东百圳君耀电子有限公司 多引脚贴片元件及其制作方法
CN112435969A (zh) * 2020-09-28 2021-03-02 苏州通富超威半导体有限公司 一种封装方法及封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201893346U (zh) * 2010-10-18 2011-07-06 重庆平伟实业股份有限公司 一种薄型贴面封装二极管
CN102420219A (zh) * 2011-01-06 2012-04-18 陈荣红 分立半导体贴片超薄整流器
CN102629596A (zh) * 2012-04-17 2012-08-08 湖北烨和电子科技有限公司 贴片式车用功率二极管及制作方法
CN203882992U (zh) * 2014-03-26 2014-10-15 广东百圳君耀电子有限公司 大功率半导体元件贴片封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX2012002899A (es) * 2009-11-27 2012-04-02 Nissan Motor Material activo del electrodo negativo, de aleacion de si, para dispositivos electricos.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201893346U (zh) * 2010-10-18 2011-07-06 重庆平伟实业股份有限公司 一种薄型贴面封装二极管
CN102420219A (zh) * 2011-01-06 2012-04-18 陈荣红 分立半导体贴片超薄整流器
CN102629596A (zh) * 2012-04-17 2012-08-08 湖北烨和电子科技有限公司 贴片式车用功率二极管及制作方法
CN203882992U (zh) * 2014-03-26 2014-10-15 广东百圳君耀电子有限公司 大功率半导体元件贴片封装结构

Also Published As

Publication number Publication date
CN105070700A (zh) 2015-11-18

Similar Documents

Publication Publication Date Title
CN103094256B (zh) 一种封装***
CN105070700B (zh) 一种高效导热半导体芯片制作及封装方法
CN107658270A (zh) 电源转换器用陶瓷外壳
CN204834608U (zh) 一种高效导热半导体芯片
CN103035627A (zh) 堆栈式半导体封装结构
CN105304589A (zh) 功率器件
CN204497239U (zh) 金属封装大电流、高电压、快恢复二极管
CN205004121U (zh) 一种高耐受型贴片压敏电阻
CN203055893U (zh) 一种再布线热增强型fcqfn封装器件
CN103413802B (zh) 一种大功耗芯片封装结构
CN206575010U (zh) 一种基于多芯片的半导体激光器封装结构
CN203026496U (zh) 一种多电源ic芯片封装件
CN106449517B (zh) 一种堆叠式单基岛sip封装工艺
CN202013900U (zh) 一种有基座的led封装结构
CN208923104U (zh) 基于qfn的芯片封装结构
CN204792892U (zh) 一种倒扣式小尺寸大功率led封装结构
CN206697450U (zh) 适用于功率mos的新型塑封结构
CN208173579U (zh) 一种带输入保护的新型电源功率模块结构
CN206432253U (zh) 半导体器件
TW201822322A (zh) 具有多晶粒層疊的覆晶封裝整流／保護型二極體元件
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN204464266U (zh) 一种小球间距的pop芯片叠层封装结构
CN108807306A (zh) 一种带输入保护的新型电源功率模块结构
CN203085511U (zh) 一种再布线多芯片aaqfn封装器件
CN106887391A (zh) 适用于功率mos的新型塑封结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Zhou Yunfu

Inventor after: Zhang Guang

Inventor after: Li Yanhua

Inventor after: Zhou Quan

Inventor after: Wang Zujiang

Inventor before: Zhou Yunfu

Inventor before: Zhou Xiang

Inventor before: Zhou Quan

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant