CN105047675B - 薄膜晶体管及其制作方法、阵列基板和显示装置 - Google Patents

薄膜晶体管及其制作方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN105047675B
CN105047675B CN201510478094.8A CN201510478094A CN105047675B CN 105047675 B CN105047675 B CN 105047675B CN 201510478094 A CN201510478094 A CN 201510478094A CN 105047675 B CN105047675 B CN 105047675B
Authority
CN
China
Prior art keywords
electrode
groove
layer
substrate
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510478094.8A
Other languages
English (en)
Other versions
CN105047675A (zh
Inventor
刘玉东
熊雄
曹诚英
王慧
林琳
吴芳芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510478094.8A priority Critical patent/CN105047675B/zh
Publication of CN105047675A publication Critical patent/CN105047675A/zh
Priority to PCT/CN2016/082885 priority patent/WO2017020634A1/en
Priority to US15/325,488 priority patent/US20170200831A1/en
Application granted granted Critical
Publication of CN105047675B publication Critical patent/CN105047675B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及显示技术领域，具体涉及薄膜晶体管及其制作方法、阵列基板和显示装置。本发明的薄膜晶体管，包括衬底，衬底的上表面形成有与源极的图案相匹配的第一凹槽和与漏极的图案相匹配的第二凹槽，第一凹槽和第二凹槽分别设置有第一电极和第二电极；第一电极和第二电极上还设置有与第一电极和第二电极相接触的有源层；其中，第一电极至少包括源极，第二电极至少包括漏极；第一凹槽的深度小于第一电极的厚度的二倍；第二凹槽的深度小于第二电极的厚度的二倍。本发明降低了顶栅结构薄膜晶体管的膜层结构段差，提高了产品良率。

Description

薄膜晶体管及其制作方法、阵列基板和显示装置
技术领域
本发明涉及显示技术领域，具体涉及薄膜晶体管及其制作方法、阵列基板和显示装置。
背景技术
TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示器)具有机身薄、省电、无辐射等众多优点，已经得到了广泛的应用。TFT-LCD包括阵列基板，阵列基板上设置有用于薄膜晶体管。以非晶硅薄膜晶体管为例，非晶硅薄膜晶体管一般包括栅极、栅极绝缘层、I-a-Si(本征非晶硅)、n+a-Si(掺杂非晶硅)、源漏极、绝缘保护层。该结构会由栅极和/或源漏极形成沟道段差，会造成中间各膜层在溅射的过程中爬坡，从而膜层极易断裂，给镀膜工艺增加了难度与风险，极易造成各种线类不良，且高段差会使阵列基板平坦度降低，即便增加平坦层，仍然极易形成Rubbing Mura。
另一方面，目前常见的阵列基板中金属走线，往往先镀膜，再通过光刻显影制得光刻胶图案，以此为掩模利用湿法刻蚀技术，去除裸露的金属，最终形成需要的金属图层。常见的TFT-LCD Array(阵列)工艺中往往需要5道MASK工艺，工艺复杂。每多一道MASK工艺，不仅仅增加了工艺流程的复杂，而且会大大增加了Tact time(单件产品生产时间)，更降低了工艺的容错率，提高了成本。
发明内容
针对现有技术中的缺陷，本发明提供了薄膜晶体管及其制作方法、阵列基板和显示装置，以降低顶栅结构薄膜晶体管的膜层结构段差。
本发明第一方面提供了一种薄膜晶体管，包括衬底，所述衬底的上表面形成有与源极的图案相匹配的第一凹槽和与漏极的图案相匹配的第二凹槽，所述第一凹槽和第二凹槽分别设置有第一电极和第二电极；所述第一电极和第二电极上还设置有与所述第一电极和第二电极相接触的有源层；
其中，所述第一电极至少包括所述源极，所述第二电极至少包括所述漏极；所述第一凹槽的深度小于所述第一电极的厚度的二倍；所述第二凹槽的深度小于所述第二电极的厚度的二倍。
优选地，所述第一凹槽的深度等于所述第二凹槽的深度。
优选地，所述第一凹槽的深度等于所述第一电极的厚度；所述第二凹槽的深度等于所述第二电极的厚度。
优选地，所述第一电极还包括设置于所述源极上的第一欧姆接触层，所述源极和所述第一欧姆接触层的图案重叠；
所述第二电极还包括设置于所述漏极上的第二欧姆接触层，所述漏极和所述第二欧姆接触层的图案重叠。。
本发明第二方面提供了一种阵列基板，包括第一方面所述的薄膜晶体管。
本发明第三方面提供了一种显示装置，其特征在于，包括第一方面所述的薄膜晶体管和/或第二方面所述的阵列基板。
本发明第四方面提供了一种制作薄膜晶体管的方法，包括：
在衬底的上表面形成与源极的图案相匹配的第一凹槽和与漏极的图案相匹配的第二凹槽；
在所述第一凹槽中设置第一电极，并在所述第二凹槽中设置第二电极；其中，所述第一电极至少包括所述源极，所述第二电极至少包括所述漏极；所述第一凹槽的深度小于所述第一电极的厚度的二倍，所述第二凹槽的深度小于所述第二电极的厚度的二倍。
在所述第一电极和所述第二电极及所述衬底上形成有源层。
优选地，所述在第一凹槽中设置第一电极，并在所述第二凹槽中设置第二电极，包括：
在形成有第一凹槽、第二凹槽、光刻胶层的衬底上依次沉积导电层和掺杂非晶硅层；
去除所述光刻胶图案及附着其上的导电层和掺杂非晶硅层，保留第一凹槽和第二凹槽上的导电层和掺杂非晶硅层；第一凹槽上的导电层和掺杂非晶硅层分别为源极第一欧姆接触层，第二凹槽上的导电层和掺杂非晶硅层分别为漏极和第二欧姆接触层。
优选地，所述光刻胶的厚度为所述源极和第一欧姆接触层的总厚度的三倍；或者
所述光刻胶的厚度为所述漏极和第二欧姆接触层的总厚度的三倍。
优选地，所述在形成有第一凹槽、第二凹槽、光刻胶层的衬底上依次沉积导电层和掺杂非晶硅层，具体包括：
在形成有第一凹槽、第二凹槽、光刻胶层的衬底上沿垂直于所述衬底的方向依次沉积导电层和掺杂非晶硅层。
由上述技术方案可知，本发明提供的薄膜晶体管及其制作方法、阵列基板和显示装置，在薄膜晶体管的衬底上形成与源极的图案相匹配的第一凹槽和与漏极的图案相匹配的第二凹槽，第一凹槽和第二凹槽分别设置有第一电极和第二电极；第一电极和第二电极上还设置有与第一电极和第二电极相接触的有源层；其中，第一电极至少包括源极，第二电极至少包括漏极；第一凹槽的深度小于第一电极的厚度的二倍；第二凹槽的深度小于第二电极的厚度的二倍，相对于现有技术的不在衬底上设置容纳电极的凹槽的方案，可以在顶栅结构的薄膜晶体管中降低了由于源漏极带来的结构段差，防止源漏极之上的各膜层因为高段差而断裂，降低了镀膜工艺的难度与风险，避免了各种线类不良，减少了RubbingMura，提高了产品良率。
进一步地，通过在源源极上叠置欧姆接触层，在降低源漏极和有源层的接触电阻的同时，仅需要一次MASK工艺就可以形成源漏极和欧姆接触层，相对于现有技术，可以节省一道MASK工艺。
附图说明
图1为本发明第一实施例提供的薄膜晶体管的剖面结构示意图；
图2为本发明第四实施例提供的薄膜晶体管制作方法的流程图；
图3为本发明第四实施例提供的薄膜晶体管制作方法中制作源漏极图案的各阶段的剖面图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
本发明的第一实施例提供了一种薄膜晶体管，如图1所示，薄膜晶体管包括衬底8，衬底8的上表面形成有第一凹槽(图1中衬底8的左侧凹下部分)和第二凹槽(图1中衬底8的右侧凹下部分)。
第一凹槽中设置有源极，第一凹槽与源极的图案相匹配，第二凹槽中设置有漏极，第二凹槽与源极的图案相匹配。此处的相匹配即对应深度处的水平截面形状相同。在本申请中，源极和漏极可以为金属或合金等导电层。
通过该实施例提供的薄膜晶体管，在薄膜晶体管的衬底上形成与源极的图案相匹配的第一凹槽和与漏极的图案相匹配的第二凹槽，第一凹槽和第二凹槽分别设置有第一电极和第二电极；第一电极和第二电极上还设置有与第一电极和第二电极相接触的有源层；其中，第一电极至少包括源极，第二电极至少包括漏极；第一凹槽的深度小于第一电极的厚度的二倍；第二凹槽的深度小于第二电极的厚度的二倍，与现有技术的不在衬底上形成容纳电极的凹槽的方案相比，降低了源漏极之上的各膜层的段差，防止源漏极之上的各膜层因为高段差而断裂，降低了镀膜工艺的难度与风险，避免了各种线类不良，减少了RubbingMura，提高了产品良率。
进一步的，为了使源极、漏极和有源层之间接触电阻降低，源极和漏极还可以分别覆盖有电阻率比有源层低的半导体材料形成的第一欧姆接触层和第二欧姆接触层，欧姆接触层的图案与源极层(或者漏极层)的图案相适应(即，二者图案相同且重叠)。这样，仅需要一次MASK工艺就可以形成包括源极和第一欧姆接触层的第一电极和包括漏极和第二欧姆接触层的第二电极，相对于现有技术，可以节省一道MASK工艺，具体工艺可以参见下面的第四实施例。
具体的，如图1所示，第一欧姆接触层和第二欧姆接触层可以是掺杂非晶硅(n+a-Si)层2，有源层可以是本征非晶硅(I-a-Si)层3。
本领域技术人员可以理解，在本实施例的其他实施方式中，第一电极和第二电极可以仅包含源极和漏极，然后在源极、漏极和衬底上形成有源层。
本发明实施例提供的薄膜晶体管可以为顶栅型薄膜晶体管。
如图1所示，在上述实施例提供的薄膜晶体管的基础上，还包括：本征非晶硅层3上还依次形成有绝缘层4、栅极5、栅极保护层6，且栅极保护层6上形成有与漏极图案通过过孔相连的像素电极7。
优选第一电极的厚度等于第一凹槽的深度，第二电极的厚度等于第二凹槽的深度，此时衬底8的上表面上的有源层(即本征非晶硅层3)完全平坦设置，即第一电极和第二电极不会带来任何段差。另外，第一凹槽的深度优选等于第二凹槽的深度，避免深度不同而出现段差。
本发明第二实施例提供了一种阵列基板，包括第一实施例提供的薄膜晶体管。应该理解，这里的阵列基板可以是液晶显示器件中的阵列基板，也可以是OLED(有机发光二极管)显示器件或其他类型显示器件中的阵列基板。
本发明第三实施例提供了一种显示装置，包括第一实施例提供的薄膜晶体管和/或第二实施例提供的阵列基板。显示装置例如可以为电视机、计算机、平板电脑、导航仪以及移动电话等具有显示功能的设备或组件。
对应于第一实施例提供的薄膜晶体管，本发明第四实施例提供了一种制作薄膜晶体管的方法，图2示出了该方法的流程图，图3示出了制作薄膜晶体管的源漏极图案的各个阶段的剖面图，包括：
步骤S1：在衬底的上表面形成与源极的图案相匹配的第一凹槽和与漏极的图案相匹配的第二凹槽；
例如，该步骤S1的具体实现方式是：
首先，如图3(a)，提供了衬底8，衬底8一般为玻璃或有机物形成的平坦板件。
接着，如图3(b)，在衬底8的上表面上形成光刻胶图案9和被光刻胶图案9围设的不覆盖有光刻胶的预定第一凹槽区域和预定第二凹槽区域。这可以如此实现：先在衬底8的上表面上沉积一层光刻胶材料，然后再光刻显影，去掉预定第一凹槽区域和预定第二凹槽区域上的光刻胶材料。
然后，在预定第一凹槽区域和预定第二凹槽区域进行反应离子刻蚀(RIE)，形成第一凹槽和第二凹槽，如图3(c)所示。实际中，以光刻胶图案9为掩模，采用RIE技术，优化RIE工艺参数，以较高的选择比，可以在部分消耗光刻胶图案9的前提下，将预定凹槽区域刻蚀至容纳导电层和掺杂非晶硅层所需要的深度，例如为左右。
步骤S2：在第一凹槽中设置第一电极，并在第二凹槽中设置第二电极。其中，第一电极至少包括源极，第二电极至少包括漏极；第一凹槽的深度小于第一电极的厚度的二倍，第二凹槽的深度小于第二电极的厚度的二倍，从而达到降低段差的目的。
例如，该步骤S2的具体实现方式可以是：
首先，在形成有第一凹槽、第二凹槽和光刻胶层的衬底8沉积一般为金属或合金的导电层，如图3(d)所示，此时，导电层一部分形成在光刻胶图案9上，一部分形成在第一凹槽和第二凹槽中；
然后，沉积掺杂非晶硅(n+a-Si)层，如图3(e)所示，从而掺杂非晶硅层形成在导电层上；
在沉积时，优选控制膜层沉积的方向性，沿垂直于衬底8的方向进行沉积，理想的状态是靶材(形成导电层和掺杂非晶硅层所用的材料)溢出后沿垂直于衬底8的方向沉积，从而避免在光刻胶图案9的侧壁粘连有靶材。
最后，去除光刻胶图案9及附着其上的导电层和掺杂非晶硅层，即以合适的剥离液去除光刻胶图案9，附着其上的导电层和掺杂非晶硅层也会一同去除，如图3(f)所示，从而在第一凹槽和第二凹槽中保留导电层1和掺杂非晶硅层2，即在第一凹槽中形成了源极和第一欧姆接触层，在第二凹槽中形成了漏极和第二欧姆接触层。光刻胶的厚度是导电层1和掺杂非晶硅层2的厚度之和的三倍，从而可以取得较佳的溶胶剥离效果，注意并不是绝对为三倍，而是三倍左右即可。
步骤S3：在第一电极和第二电极及衬底上形成有源层。
该步骤S3具体可以为在掺杂非晶硅层2和衬底8上形成本征非晶硅层。
本领域技术人员可以理解，在本实施例的其他实施方式中，第一电极和第二电极可以仅分别包含源极和漏极，该步骤就是在源极、漏极和衬底上形成有源层。
进一步，该方法还可包括在有源层上依次形成绝缘层、栅极、栅极保护层；并在所述栅极保护层上形成与所述源极图案或漏极图案通过过孔相连的像素电极，最终形成的薄膜晶体管结构如图1所示。
优选第一电极的厚度等于第一凹槽的深度，第二电极的厚度等于第二凹槽的深度，此时衬底8的上表面上的有源层(即本征非晶硅层3)完全平坦设置，即第一电极和第二电极不会带来任何段差。另外，第一凹槽的深度优选等于第二凹槽的深度，避免深度不同而出现段差。
通过该实施例提供的薄膜晶体管制作方法，先在薄膜晶体管的衬底上与源极的图案相匹配的第一凹槽和与漏极的图案相匹配的第二凹槽，再在在所述第一凹槽中设置第一电极，并在所述第二凹槽中设置第二电极；其中，所述第一电极至少包括所述源极，所述第二电极至少包括所述漏极；所述第一凹槽的深度小于所述第一电极的厚度的二倍，所述第二凹槽的深度小于所述第二电极的厚度的二倍，与现有技术的不在衬底上设置容纳电极的凹槽的方案相比，在顶栅结构的薄膜晶体管中降低了由于源漏极带来的结构段差，防止源漏极之上的各膜层因为高段差而断裂，降低了镀膜工艺的难度与风险，避免了各种线类不良，减少了Rubbing Mura，提高了产品良率。而且，形成第一电极和第二电极具体为先形成光刻胶图案和凹槽，再通过沉积和溶胶剥离工艺形成导电层和掺杂非晶硅层，只需要一道形成光刻胶图案的MASK工艺，相对于现有技术，可以节省一道MASK工艺，减少了工序和tacttime。
本发明的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
除非另有说明，本公开使用的技术术语或者科学术语应当为本发明所属领域技术人员所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。

Claims (9)

1.一种薄膜晶体管，包括衬底，其特征在于，所述衬底的上表面形成有与源极的图案相匹配的第一凹槽和与漏极的图案相匹配的第二凹槽，所述第一凹槽和第二凹槽分别设置有源极和漏极；第一电极和第二电极及所述衬底上还设置有与所述第一电极和第二电极相接触的有源层；
其中，所述第一电极至少包括所述源极，所述第二电极至少包括所述漏极；所述第一凹槽的深度小于所述第一电极的厚度的二倍；所述第二凹槽的深度小于所述第二电极的厚度的二倍；
所述第一电极还包括设置于所述源极上的第一欧姆接触层，所述源极和所述第一欧姆接触层的图案重叠；
所述第二电极还包括设置于所述漏极上的第二欧姆接触层，所述漏极和所述第二欧姆接触层的图案重叠。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一凹槽的深度等于所述第二凹槽的深度。
3.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述第一凹槽的深度等于所述第一电极的厚度；所述第二凹槽的深度等于所述第二电极的厚度。
4.一种阵列基板，其特征在于，包括如权利要求1-3任一项所述的薄膜晶体管。
5.一种显示装置，其特征在于，包括如权利要求1-3任一项所述的薄膜晶体管，和/或，包括如权利要求4所述的阵列基板。
6.一种制作薄膜晶体管的方法，其特征在于，包括：
在衬底的上表面形成与源极的图案相匹配的第一凹槽和与漏极的图案相匹配的第二凹槽；
在所述第一凹槽中设置第一电极，并在所述第二凹槽中设置第二电极；其中，所述第一电极至少包括所述源极，所述第二电极至少包括所述漏极；所述第一凹槽的深度小于所述第一电极的厚度的二倍，所述第二凹槽的深度小于所述第二电极的厚度的二倍；
在所述第一电极和所述第二电极及所述衬底上形成有源层；
所述在第一凹槽中设置第一电极，并在所述第二凹槽中设置第二电极，包括：
在形成有第一凹槽、第二凹槽和光刻胶层的衬底上依次沉积导电层和掺杂非晶硅层；
去除所述光刻胶图案及附着其上的导电层和掺杂非晶硅层，保留第一凹槽和第二凹槽上的导电层和掺杂非晶硅层；第一凹槽中的导电层和掺杂非晶硅层分别为源极和第一欧姆接触层，第二凹槽中的导电层和掺杂非晶硅层分别为漏极和第二欧姆接触层。
7.根据权利要求6所述的制作薄膜晶体管的方法，其特征在于，所述在衬底的上表面形成与源极的图案相匹配的第一凹槽和与漏极的图案相匹配的第二凹槽，包括：
在所述衬底的上表面上形成光刻胶图案和被所述光刻胶图案围设的不覆盖有光刻胶的预定第一凹槽区域和预定第二凹槽区域；
在所述预定第一凹槽区域和所述预定第二凹槽区域进行反应离子刻蚀，分别形成所述第一凹槽和所述第二凹槽。
8.根据权利要求6或7所述的制作薄膜晶体管的方法，其特征在于，所述光刻胶的厚度为所述源极和第一欧姆接触层的总厚度的三倍；或者
所述光刻胶的厚度为所述漏极和第二欧姆接触层的总厚度的三倍。
9.根据权利要求6所述的制作薄膜晶体管的方法，其特征在于，所述在形成有第一凹槽、第二凹槽、光刻胶层的衬底上依次沉积导电层和掺杂非晶硅层，具体包括：
在形成有第一凹槽、第二凹槽、光刻胶层的衬底上沿垂直于所述衬底的方向依次沉积导电层和掺杂非晶硅层。
CN201510478094.8A 2015-08-06 2015-08-06 薄膜晶体管及其制作方法、阵列基板和显示装置 Active CN105047675B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510478094.8A CN105047675B (zh) 2015-08-06 2015-08-06 薄膜晶体管及其制作方法、阵列基板和显示装置
PCT/CN2016/082885 WO2017020634A1 (en) 2015-08-06 2016-05-20 Thin-film transistor, array substrate, and display apparatus containing the same, and method for fabricating the same
US15/325,488 US20170200831A1 (en) 2015-08-06 2016-05-20 Thin-film transistor, array substrate, and display apparatus containing the same, and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510478094.8A CN105047675B (zh) 2015-08-06 2015-08-06 薄膜晶体管及其制作方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN105047675A CN105047675A (zh) 2015-11-11
CN105047675B true CN105047675B (zh) 2018-06-22

Family

ID=54454080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510478094.8A Active CN105047675B (zh) 2015-08-06 2015-08-06 薄膜晶体管及其制作方法、阵列基板和显示装置

Country Status (3)

Country Link
US (1) US20170200831A1 (zh)
CN (1) CN105047675B (zh)
WO (1) WO2017020634A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047675B (zh) * 2015-08-06 2018-06-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN105633094B (zh) * 2015-12-30 2018-12-18 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
CN109103206B (zh) * 2018-08-22 2021-03-19 京东方科技集团股份有限公司 薄膜晶体管结构、阵列基板和薄膜晶体管结构的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832220A (zh) * 2005-03-04 2006-09-13 三星Sdi株式会社 制造薄膜晶体管的方法、薄膜晶体管和显示装置
CN104393019A (zh) * 2014-11-07 2015-03-04 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5109223B2 (ja) * 2004-08-04 2012-12-26 ソニー株式会社 電界効果型トランジスタ
KR100647695B1 (ko) * 2005-05-27 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
JP2007123773A (ja) * 2005-10-31 2007-05-17 Fuji Electric Holdings Co Ltd 薄膜トランジスタ、及びその製造方法
KR101793048B1 (ko) * 2011-06-28 2017-11-21 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조방법
KR20130050829A (ko) * 2011-11-08 2013-05-16 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법
CN103293811B (zh) * 2013-05-30 2016-05-04 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US9190427B2 (en) * 2013-05-30 2015-11-17 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and display device
US9570528B2 (en) * 2013-05-30 2017-02-14 Samsung Display Co., Ltd. Organic light-emitting display apparatus
CN103489892B (zh) * 2013-09-25 2016-04-13 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
CN104332477B (zh) * 2014-11-14 2017-05-17 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
CN105047675B (zh) * 2015-08-06 2018-06-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832220A (zh) * 2005-03-04 2006-09-13 三星Sdi株式会社 制造薄膜晶体管的方法、薄膜晶体管和显示装置
CN104393019A (zh) * 2014-11-07 2015-03-04 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN105047675A (zh) 2015-11-11
US20170200831A1 (en) 2017-07-13
WO2017020634A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
CN103354218B (zh) 阵列基板及其制作方法和显示装置
CN102148195B (zh) Tft-lcd阵列基板及其制造方法
CN101957529B (zh) Ffs型tft-lcd阵列基板及其制造方法
US10340354B2 (en) Manufacturing method of thin-film transistor (TFT) array substrate
CN102723269B (zh) 阵列基板及其制作方法、显示装置
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN105070727B (zh) 一种薄膜晶体管阵列基板、其制作方法及显示装置
CN103715267A (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN102023432B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN103325841A (zh) 薄膜晶体管及其制作方法和显示器件
CN103700628B (zh) 阵列基板制作方法、阵列基板及显示装置
CN102842587B (zh) 阵列基板及其制作方法、显示装置
CN103412450A (zh) 阵列基板及其制作方法和显示装置
CN102881598B (zh) 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置
WO2014166181A1 (zh) 薄膜晶体管及其制造方法、阵列基板及其制造方法、显示装置
CN106783737A (zh) 阵列基板及其制造方法、显示面板、显示装置
WO2013086909A1 (zh) 阵列基板及其制造方法、显示装置
CN104952932A (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
US20180337202A1 (en) Tft substrate manufacturing method
CN102709327A (zh) 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN105047675B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
US9268182B2 (en) Color filter substrate, TFT array substrate, manufacturing method of the same, and liquid crystal display panel
CN102629578B (zh) 一种tft阵列基板及其制造方法和显示装置
EP2819155A1 (en) Thin film transistor array substrate and producing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant