CN105023979B - 一种GaN基LED外延片及其制备方法 - Google Patents

一种GaN基LED外延片及其制备方法 Download PDF

Info

Publication number
CN105023979B
CN105023979B CN201510300089.8A CN201510300089A CN105023979B CN 105023979 B CN105023979 B CN 105023979B CN 201510300089 A CN201510300089 A CN 201510300089A CN 105023979 B CN105023979 B CN 105023979B
Authority
CN
China
Prior art keywords
layer
sublayers
epitaxial wafer
thickness
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510300089.8A
Other languages
English (en)
Other versions
CN105023979A (zh
Inventor
张志刚
王群
郭炳磊
葛永辉
胡加辉
魏世祯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201510300089.8A priority Critical patent/CN105023979B/zh
Publication of CN105023979A publication Critical patent/CN105023979A/zh
Application granted granted Critical
Publication of CN105023979B publication Critical patent/CN105023979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种GaN基LED外延片及其制备方法,属于半导体技术领域。所述外延片包括:衬底、和依次层叠在衬底上的缓冲层、非掺杂GaN层、n型GaN层、低温应力释放层、多量子阱层、电子阻挡层、p型GaN层、以及p型欧姆接触层,缓冲层包括:依次生长的SiN子层、AlN子层、以及YxGa1‑xN子层,0<X<0.5,Y为Al、Si、以及Mg中一个或者多个。本发明制备的缓冲层中,AlN子层能缓解制备出的GaN基外延片中心下凹的翘曲程度,YxGa1‑xN子层可以在一定范围内调节AlN子层产生压应力,使得制备出的GaN基外延片翘曲在一定范围内可控,进而提高GaN基外延片中心与边缘的电性及波长均匀性。

Description

一种GaN基LED外延片及其制备方法
技术领域
本发明涉及半导体技术领域,特别涉及一种GaN基LED外延片及其制备方法。
背景技术
发光二极管(Light Emitting Diodes,简称“LED”)是一种能将电能转化为光能的半导体电子元件,因其具有体积小、使用寿命长、颜色丰富多彩、能耗低等特点,被广泛应用于照明、显示屏、信号灯、背光源、玩具等领域。
常规GaN基LED外延片主要采用金属有机化合物化学气相沉淀(Metal-organicChemical Vapor Deposition,简称“MOCVD”)方法制备,LED外延片一般包括:衬底、以及依次生长在衬底上的缓冲层、非掺杂GaN层、n型GaN层,低温应力释放层,多量子阱层,电子阻挡层,p型GaN层、以及欧姆接触层。
为了避免由于GaN与衬底(例如:蓝宝石)之间的晶格失配度较大、热膨胀系数差异较大,而产生的GaN基外延片翘曲度大的问题,常规采用两步生长法制备缓冲层。具体地,两步生长法为:第一步,在低温下生长非晶态GaN成核层;第二步,在高温下,配合适当的生长速度,即可形成较高质量的GaN层结构。
但是,在采用大尺寸衬底(例如:4寸、6寸、以及8寸)时,通过常规的两步生长法制备缓冲层无法控制制备出的GaN基外延片的翘曲度,制备出的GaN基外延片的翘曲度大,导致出现GaN基外延片中心与边缘的电性及波长均匀性差的问题。
发明内容
为了解决现有的大尺寸GaN基外延片的电性及波长均匀性不理想的问题,本发明实施例提供了一种GaN基LED外延片及其制备方法。所述技术方案如下:
一方面,提供了一种GaN基LED外延片,所述外延片包括:衬底、和依次层叠在所述衬底上的缓冲层、非掺杂GaN层、n型GaN层、低温应力释放层、多量子阱层、电子阻挡层、p型GaN层、以及p型欧姆接触层,所述缓冲层包括:依次生长的SiN子层、AlN子层、以及YxGa1-xN子层,0<X<0.5,Y为Si、以及Mg中一个,所述衬底为蓝宝石衬底。
具体地,所述SiN子层的厚度为0.5nm~5nm。
具体地,所述AlN子层的厚度为5nm~25nm。
具体地,所述YxGa1-xN子层的厚度为5nm~25nm。
进一步地,所述缓冲层的厚度为15~40nm。
另一方面,提供了一种GaN基LED外延片的制备方法,所述方法包括:
在衬底上生长缓冲层;
在所述缓冲层上依次生长非掺杂GaN层、n型GaN层、低温应力释放层、多量子阱层、电子阻挡层、p型GaN层、以及p型欧姆接触层,
所述在衬底上生长缓冲层,包括:
在所述衬底上生长一层SiN子层;
在所述SiN子层上生长一层AlN子层;
在所述AlN子层上生长一层YxGa1-xN子层,0<X<0.5,Y为Si、以及Mg中一个,所述衬底为蓝宝石衬底。
具体地,所述在所述衬底上生长一层SiN子层,包括:
在生长温度为500℃~1000℃、压强为100torr~600torr的条件下,在所述衬底上生长一层厚度为0.5nm~5nm的SiN子层。
具体地,所述在所述SiN子层上生长一层AlN子层,包括:
在生长温度为450℃~750℃、压强为50torr~500torr的条件下,在所述SiN子层上生长一层厚度为5nm~25nm的AlN子层。
具体地,所述在所述AlN子层上生长一层YxGa1-xN子层,包括:
在生长温度为450℃~700℃、压强为50torr~500torr的条件下,在所述AlN子层上生长一层厚度为5nm~25nm的YxGa1-xN子层。
进一步地,所述缓冲层的厚度为15~40nm。
本发明实施例提供的技术方案带来的有益效果是:
通过采用由SiN子层、AlN子层、以及YxGa1-xN子层(0<X<0.5,Y为Al、Si、以及Mg中一个或者多个)构成的缓冲层,其中,AlN子层可以对后续生长的GaN基外延层产生压应力,进而能缓解制备出的GaN基外延片中心下凹的翘曲,YxGa1-xN子层可以对后续生长的GaN基外延层产生张应力,可以在一定范围内调节AlN子层对后续生长的GaN基外延层产生压应力,使得制备出的GaN基外延片翘曲在一定范围内可控,进而提高制备出的GaN基外延片中心与边缘的电性及波长均匀性,提高最终良品率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种GaN基LED外延片的结构示意图;
图2是本发明实施例一提供的一种缓冲层的结构示意图;
图3是本发明实施例二提供的一种GaN基LED外延片的制备方法流程图;
图4是本发明实施例二提供的一种缓冲层的制备方式流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种GaN基LED外延片,参见图1,该外延片包括:衬底10、和依次层叠在衬底10上的缓冲层20、非掺杂GaN层30、n型GaN层40、低温应力释放层50、多量子阱层60、电子阻挡层70、p型GaN层80、以及p型欧姆接触层90。
参见图2,该缓冲层20包括:依次生长的SiN子层21、AlN子层22、以及YxGa1-xN子层23,0<X<0.5,Y为Al、Si、以及Mg中一个或者多个。
在本实施例中,衬底10可以为蓝宝石材料。
在本实施例中,SiN子层21生长在衬底上,为后续缓冲层20提供窗口,有利于侧向外延生长,能够更好的降低后续生长的GaN基外延层的位错密度,进而提高GaN基LED外延片的质量。
需要说明的是,常规制备LED外延片时,由于GaN与衬底(例如:蓝宝石)之间的晶格失配度、热膨胀系数差异较大,磊晶时外延层受到张应力的影响,进而造成常规GaN基外延片翘曲呈中心下凹。
在本实施例中,由于AlN比GaN的晶格常数小,AlN子层22会对后续生长的GaN基的外延层产生压应力,后续生长的GaN基外延片受压应力影响其翘曲呈中心上凸的趋势,能在一定程度上缓解常规GaN基外延片中心下凹的翘曲,进而提高生成的GaN基LED外延片中心与边缘的电性和波长均匀性。
在本实施例中,YxGa1-xN含有Ga,其整体晶格常数虽小于GaN但大于AlN,YxGa1-xN子层23会对后续生长的GaN基的外延层产生张应力,通过调节YxGa1-xN子层23的厚度、Y的材料的选择、以及YxGa1-xN子层中Y的比例,可以调节GaN基外延层生长中受到AlN子层22的压应力对翘曲的影响,使得备出的GaN基外延片的翘曲度在一定范围内可控,进而能提高GaN基外延片中心与边缘的电性和波长均匀性。具体地,YxGa1-xN子层23的厚度越大,YxGa1-xN子层23对GaN基的外延层产生张应力较大,在调节GaN基外延片的翘曲度时,可以根据AlN子层22的厚度来选择YxGa1-xN子层23的厚度,例如:当AlN子层22的厚度为20~25nm时,YxGa1-xN子层23的厚度可以选择为15~25nm。进一步地,在YxGa1-xN子层23的厚度不变的情况下,YxGa1-xN子层23中,Y的选择也会影响其对GaN基的外延层产生张应力的大小。当Y选择Si或者Mg时,YxGa1-xN子层23对GaN基的外延层产生张应力相对较大;当Y选择Al时,YxGa1-xN子层23对GaN基的外延层产生张应力相对较小。在实际应用中,在YxGa1-xN子层23的厚度不变的情况下,如果AlN子层22的厚度为5~15nm时,Y可以选择Al;如果AlN子层22的厚度为15~25nm时,Y可以选择Si或者Mg。此外,在YxGa1-xN子层23的厚度不变的情况下,YxGa1-xN子层23中,Y的比例的选择也会影响其对GaN基的外延层产生张应力的大小。当Y选择Si或者Mg时,YxGa1-xN子层23中Y的比例越大,YxGa1-xN子层23对GaN基的外延层产生张应力越大;当Y选择Al时,YxGa1-xN子层23中Y的比例越大,YxGa1-xN子层23对GaN基的外延层产生张应力越小。
具体地,SiN子层21的厚度可以为0.5nm~5nm。
具体地,AlN子层22的厚度可以为5nm~25nm。
具体地,YxGa1-xN子层23的厚度可以为5nm~25nm。
进一步地,缓冲层20的厚度可以为15~40nm。
在本实施例中,缓冲层20不宜生长过厚,缓冲层20的厚度可以为15~40nm。在生长AlN子层22和YxGa1-xN子层23时,可以考虑上述YxGa1-xN子层23的厚度、Y的材料的选择、以及YxGa1-xN子层中Y的比例,对后续生长的GaN基的外延层产生张应力的影响,来选择AlN子层22和YxGa1-xN子层23的厚度。例如:1,SiN子层21的厚度为3nm,AlN子层22的厚度为20nm,YxGa1-xN子层23为10nm厚的Si0.1Ga0.9N子层;2,SiN子层21的厚度为3nm,AlN子层22的厚度为20nm,YxGa1-xN子层23为10nm厚的Si0.1Mg0.1Ga0.8N子层;3,SiN子层21的厚度为3nm,AlN子层22的厚度为20nm,YxGa1-xN子层23为15nm厚的Al0.2Mg0.1Ga0。7N子层。
在本实施例中,非掺杂GaN层30的厚度可以为800~1200nm;n型GaN层40的厚度可以为1~3μm;低温应力释放层50的厚度可以为10nm~30nm(其中,低温应力释放层50的生长温度为800~900度);多量子阱层60为周期性结构,每个周期的厚度可以为9~15nm;电子阻挡层70可以为p型AlGaN层,其厚度可以为20~100nm;p型GaN层80的厚度为50~200nm;p型欧姆接触层90的厚度为0.5~10nm。
需要说明的是,本实施例提供的GaN基LED外延片仅可以为常规尺寸,也可以为大尺寸(例如:4寸、6寸、以及8寸)。
本发明实施例通过采用由SiN子层、AlN子层、以及YxGa1-xN子层(0<X<0.5,Y为Al、Si、以及Mg中一个或者多个)构成的缓冲层,其中,AlN子层可以对后续生长的GaN基外延层产生压应力,进而能缓解制备出的GaN基外延片中心下凹的翘曲,YxGa1-xN子层可以对后续生长的GaN基外延层产生张应力,可以在一定范围内调节AlN子层对后续生长的GaN基外延层产生压应力,使得制备出的GaN基外延片翘曲在一定范围内可控,进而提高制备出的GaN基外延片中心与边缘的电性及波长均匀性,提高最终良品率。
实施例二
本发明实施例提供了一种GaN基LED外延片的制备方法,参见图3,该方法包括:
步骤S21,在衬底上生长缓冲层。
在本实施例中,衬底材料可以为蓝宝石。
参见图4,上述步骤S21可以通过如下方式实现:
步骤S211,在衬底上生长一层SiN子层;
具体地,上述步骤S211可以通过如下方式实现:
在生长温度为500℃~1000℃、压强为100torr~600torr的条件下,在衬底上生长一层厚度为0.5nm~5nm的SiN子层。
在本实施例中,SiN子层生长在衬底上,为后续缓冲层提供窗口,有利于侧向外延生长,能够更好的降低后续生长的GaN基外延层的位错密度,进而提高GaN基LED外延片的质量。
步骤S212,在SiN子层上生长一层AlN子层;
具体地,上述步骤S212可以通过如下方式实现:
在生长温度为450℃~750℃、压强为50torr~500torr的条件下,在SiN子层上生长一层厚度为5nm~25nm的AlN子层。
需要说明的是,常规制备LED外延片时,由于GaN与衬底(例如:蓝宝石)之间的晶格失配度、热膨胀系数差异较大,磊晶时外延层受到张应力的影响,进而造成常规GaN基外延片翘曲呈中心下凹。
在本实施例中,由于AlN比GaN的晶格常数小,AlN子层会对后续生长的GaN基的外延层产生压应力,后续生长的GaN基外延片受压应力影响其翘曲呈中心上凸的趋势,能在一定程度上缓解常规GaN基外延片中心下凹的翘曲,进而提高生成的GaN基LED外延片中心与边缘的电性和波长均匀性。
步骤S213,在AlN子层上生长一层YxGa1-xN子层,0<X<0.5,Y为Al、Si、以及Mg中一个或者多个。
具体地,上述步骤S213可以通过如下方式实现:
在生长温度为450℃~700℃、压强为50torr~500torr的条件下,在AlN子层上生长一层厚度为5nm~25nm的YxGa1-xN子层。
在本实施例中,YxGa1-xN含有Ga,其整体晶格常数虽小于GaN但大于AlN,YxGa1-xN子层会对后续生长的GaN基的外延层产生张应力,通过调节YxGa1-xN子层的厚度、Y的材料的选择、以及YxGa1-xN子层中Y的比例,可以调节GaN基外延层生长中受到AlN子层的压应力对翘曲的影响,使得备出的GaN基外延片的翘曲度在一定范围内可控,进而能提高GaN基外延片中心与边缘的电性和波长均匀性。具体地,YxGa1-xN子层的厚度越大,YxGa1-xN子层对GaN基的外延层产生张应力较大,在调节GaN基外延片的翘曲度时,可以根据AlN子层的厚度来选择YxGa1-xN子层的厚度,例如:当AlN子层的厚度为20~25nm时,YxGa1-xN子层的厚度可以选择为15~25nm。进一步地,在YxGa1-xN子层的厚度不变的情况下,YxGa1-xN子层中,Y的选择也会影响其对GaN基的外延层产生张应力的大小。当Y选择Si或者Mg时,YxGa1-xN子层对GaN基的外延层产生张应力相对较大;当Y选择Al时,YxGa1-xN子层对GaN基的外延层产生张应力相对较小。在实际应用中,在YxGa1-xN子层的厚度不变的情况下,如果AlN子层的厚度为5~15nm时,Y可以选择Al;如果AlN子层的厚度为15~25nm时,Y可以选择Si或者Mg。此外,在YxGa1-xN子层的厚度不变的情况下,YxGa1-xN子层中,Y的比例的选择也会影响其对GaN基的外延层产生张应力的大小。当Y选择Si或者Mg时,YxGa1-xN子层中Y的比例越大,YxGa1-xN子层对GaN基的外延层产生张应力越大;当Y选择Al时,YxGa1-xN子层中Y的比例越大,YxGa1-xN子层对GaN基的外延层产生张应力越小。
步骤S22,在缓冲层上依次生长非掺杂GaN层、n型GaN层、低温应力释放层、多量子阱层、电子阻挡层、p型GaN层、以及p型欧姆接触层。
具体地,缓冲层的厚度可以为15~40nm。
需要说明的是,本实施例提供的一种GaN基LED外延片的制备方法不仅可以适用于制备常规尺寸LED,也可以适用于制备大尺寸(例如:4寸、6寸、以及8寸)LED。
下面简要举例说明一下在实际应用中GaN基LED外延片的制备过程:
1,采用MOCVD法,调节反应腔的温度至800℃,通入硅烷和氨气,在蓝宝石衬底上沉积一层厚度为3nm的SiN子层;降低反应腔的温度至650℃,通入三甲基铝和氨气,在SiN子层上沉积一层厚度为20nm的AlN子层;降低反应腔的温度至550℃,通入硅烷、氨气以及三甲基镓,在AlN子层上沉积一层厚度为10nm的Si0.1Ga0.9N子层。随后,依次在Si0.1Ga0.9N子层上沉积非掺杂GaN层、n型GaN层、低温应力释放层、多量子阱层、电子阻挡层、p型GaN层、以及p型欧姆接触层。其中,硅烷为Si源、氨气为N源、三甲基铝为Al源、三甲基镓为Ga源,另外,可以选择氮气和氢气为载气。
2,采用MOCVD法,调节反应腔的温度至800℃,通入硅烷和氨气,在蓝宝石衬底上沉积一层厚度为3nm的SiN子层;降低反应腔的温度至650℃,通入三甲基铝和氨气,在SiN子层上沉积一层厚度为20nm的AlN子层;降低反应腔的温度至550℃,通入硅烷、三甲基镓、氨气以及二戊镁,在AlN子层上沉积一层厚度为10nm的Si0.1Mg0.1Ga0.8N子层。随后,依次在Si0.1Mg0.1Ga0.8N子层上沉积非掺杂GaN层、n型GaN层、低温应力释放层、多量子阱层、电子阻挡层、p型GaN层、以及p型欧姆接触层。其中,硅烷为Si源、氨气为N源、三甲基铝为Al源、三甲基镓为Ga源、二戊镁为Mg源,另外可以选择氮气和氢气为载气。
3,采用MOCVD法,调节反应腔的温度至800℃,通入硅烷和氨气,在蓝宝石衬底上沉积一层厚度为3nm的SiN子层;降低反应腔的温度至650℃,通入三甲基铝和氨气,在SiN子层上沉积一层厚度为20nm的AlN子层;降低反应腔的温度至550℃,通入三甲基铝、三甲基镓、氨气以及二戊镁,在AlN子层上沉积一层厚度为15nm的Al0.2Mg0.1Ga0。7N子层。随后,依次在Al0.2Mg0.1Ga07N子层上沉积非掺杂GaN层、n型GaN层、低温应力释放层、多量子阱层、电子阻挡层、p型GaN层、以及p型欧姆接触层。其中,硅烷为Si源、氨气为N源、三甲基铝为Al源、三甲基镓为Ga源、二戊镁为Mg源,另外可以选择氮气和氢气为载气。
本发明实施例通过采用由SiN子层、AlN子层、以及YxGa1-xN子层(0<X<0.5,Y为Al、Si、以及Mg中一个或者多个)构成的缓冲层,其中,AlN子层可以对后续生长的GaN基外延层产生压应力,进而能缓解制备出的GaN基外延片中心下凹的翘曲,YxGa1-xN子层可以对后续生长的GaN基外延层产生张应力,可以在一定范围内调节AlN子层对后续生长的GaN基外延层产生压应力,使得制备出的GaN基外延片翘曲在一定范围内可控,进而提高制备出的GaN基外延片中心与边缘的电性及波长均匀性,提高最终良品率。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种GaN基LED外延片,所述外延片包括:衬底、和依次层叠在所述衬底上的缓冲层、非掺杂GaN层、n型GaN层、低温应力释放层、多量子阱层、电子阻挡层、p型GaN层、以及p型欧姆接触层,其特征在于,所述缓冲层包括:依次生长的SiN子层、AlN子层、以及YxGa1-xN子层,0<X<0.5,Y为Si、以及Mg中一个,所述衬底为蓝宝石衬底。
2.根据权利要求1所述的外延片,其特征在于,所述SiN子层的厚度为0.5nm~5nm。
3.根据权利要求1所述的外延片,其特征在于,所述AlN子层的厚度为5nm~25nm。
4.根据权利要求1所述的外延片,其特征在于,所述YxGa1-xN子层的厚度为5nm~25nm。
5.根据权利要求1-4任一项所述的外延片,其特征在于,所述缓冲层的厚度为15~40nm。
6.一种GaN基LED外延片的制备方法,所述方法包括:
在衬底上生长缓冲层;
在所述缓冲层上依次生长非掺杂GaN层、n型GaN层、低温应力释放层、多量子阱层、电子阻挡层、p型GaN层、以及p型欧姆接触层,
其特征在于,所述在衬底上生长缓冲层,包括:
在所述衬底上生长一层SiN子层;
在所述SiN子层上生长一层AlN子层;
在所述AlN子层上生长一层YxGa1-xN子层,0<X<0.5,Y为Si、以及Mg中一个,所述衬底为蓝宝石衬底。
7.根据权利要求6所述的方法,其特征在于,所述在所述衬底上生长一层SiN子层,包括:
在生长温度为500℃~1000℃、压强为100torr~600torr的条件下,在所述衬底上生长一层厚度为0.5nm~5nm的SiN子层。
8.根据权利要求6所述的方法,其特征在于,所述在所述SiN子层上生长一层AlN子层,包括:
在生长温度为450℃~750℃、压强为50torr~500torr的条件下,在所述SiN子层上生长一层厚度为5nm~25nm的AlN子层。
9.根据权利要求6所述的方法,其特征在于,所述在所述AlN子层上生长一层YxGa1-xN子层,包括:
在生长温度为450℃~700℃、压强为50torr~500torr的条件下,在所述AlN子层上生长一层厚度为5nm~25nm的YxGa1-xN子层。
10.根据权利要求6-9任一项所述的方法,其特征在于,所述缓冲层的厚度为15~40nm。
CN201510300089.8A 2015-06-03 2015-06-03 一种GaN基LED外延片及其制备方法 Active CN105023979B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510300089.8A CN105023979B (zh) 2015-06-03 2015-06-03 一种GaN基LED外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510300089.8A CN105023979B (zh) 2015-06-03 2015-06-03 一种GaN基LED外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN105023979A CN105023979A (zh) 2015-11-04
CN105023979B true CN105023979B (zh) 2018-08-21

Family

ID=54413802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510300089.8A Active CN105023979B (zh) 2015-06-03 2015-06-03 一种GaN基LED外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN105023979B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977352B (zh) * 2016-06-16 2018-03-20 厦门乾照光电股份有限公司 一种具有生长过程可调节翘曲的发光二极管外延生长方法
CN106653970B (zh) * 2016-11-18 2019-08-23 华灿光电(浙江)有限公司 一种发光二极管的外延片及其生长方法
CN106711297B (zh) * 2016-12-21 2019-05-14 华灿光电(浙江)有限公司 一种GaN基发光二极管外延片的生长方法
CN109216510A (zh) * 2017-06-29 2019-01-15 苏州新纳晶光电有限公司 一种延缓led应力的外延片生长方法
CN107452845A (zh) * 2017-08-11 2017-12-08 扬州中科半导体照明有限公司 一种大尺寸发光二极管外延片及其生长方法
CN107895753B (zh) * 2017-11-14 2019-03-12 厦门乾照光电股份有限公司 一种Si衬底发光二极管及制作方法
CN109256443B (zh) * 2018-09-03 2020-05-29 淮安澳洋顺昌光电技术有限公司 一种利用溅射GaN衬底的外延生长的半导体发光二极管及制备方法
CN109346568B (zh) * 2018-09-29 2020-03-27 华灿光电(浙江)有限公司 一种发光二极管外延片及其制备方法
CN109860356A (zh) * 2018-11-19 2019-06-07 华灿光电(浙江)有限公司 一种GaN基发光二极管外延片及其制备方法
CN113764556A (zh) * 2021-09-10 2021-12-07 圆融光电科技股份有限公司 一种氮化镓基发光二极管外延片的复合n型阻挡层、一种氮化镓基发光二极管外延片
CN115295701B (zh) * 2022-09-29 2022-12-30 江西兆驰半导体有限公司 硅基氮化镓铝外延片及其制备方法
CN116581216B (zh) * 2023-07-12 2023-09-15 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468388A (zh) * 2010-11-12 2012-05-23 旭明光电股份有限公司 垂直发光二极管晶粒及其制造方法
WO2013042504A1 (ja) * 2011-09-22 2013-03-28 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
CN103123948A (zh) * 2013-01-15 2013-05-29 中国电子科技集团公司第五十五研究所 低弯曲度硅基iii族氮化物外延片及生长方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728132B1 (ko) * 2005-12-30 2007-06-13 서울옵토디바이스주식회사 전류 확산층을 이용한 발광 다이오드
CN103346226B (zh) * 2013-07-02 2016-08-10 湘能华磊光电股份有限公司 Led 外延结构及其生长方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468388A (zh) * 2010-11-12 2012-05-23 旭明光电股份有限公司 垂直发光二极管晶粒及其制造方法
WO2013042504A1 (ja) * 2011-09-22 2013-03-28 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
CN103123948A (zh) * 2013-01-15 2013-05-29 中国电子科技集团公司第五十五研究所 低弯曲度硅基iii族氮化物外延片及生长方法

Also Published As

Publication number Publication date
CN105023979A (zh) 2015-11-04

Similar Documents

Publication Publication Date Title
CN105023979B (zh) 一种GaN基LED外延片及其制备方法
CN106057988B (zh) 一种GaN基发光二极管的外延片的制备方法
US8486807B2 (en) Realizing N-face III-nitride semiconductors by nitridation treatment
CN110112273B (zh) 一种深紫外led外延结构及其制备方法和深紫外led
CN105428482B (zh) 一种led外延结构及制作方法
CN106784216B (zh) 一种GaN基发光二极管的外延片及其生长方法
WO2010095550A1 (ja) エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法
JP4991828B2 (ja) 窒化ガリウム系化合物半導体の作製方法
CN106098871B (zh) 一种发光二极管外延片的制备方法
CN107452843B (zh) 一种发光二极管外延片及其制备方法
CN114628555B (zh) 发光二极管外延片及其制备方法
CN108336203A (zh) 一种氮化镓基发光二极管外延片及其制造方法
GB2487531A (en) Substrate system consisting of a metamorphic transition region comprising a laminate of AlxGa1-x N and the same material as the substrate.
CN109378373B (zh) 基于h-BN电子阻挡层的高效深紫外发光二极管及制备方法
CN115347096B (zh) GaN基发光二极管外延片及其制备方法
CN103811601A (zh) 一种以蓝宝石衬底为基板的GaN基LED多阶缓冲层生长方法
CN115458653A (zh) 一种深紫外发光二极管外延片及其制备方法、发光二极管
CN104051586A (zh) 一种GaN基发光二极管外延结构及其制备方法
CN106848017B (zh) 一种GaN基发光二极管的外延片及其生长方法
CN116190520A (zh) 提高波长良率的led外延片及其制备方法、led芯片
CN114574959A (zh) 一种氮化物外延层制备方法及其半导体外延片
WO2019149095A1 (zh) 一种GaN基LED外延结构及其制备方法
CN109994580A (zh) 发光二极管的外延片及其制作方法
CN101546798A (zh) 半导体元件
CN106711296A (zh) 一种绿光发光二极管的外延片及其生长方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant