CN104979394B - 半导体装置与其形成方法 - Google Patents

Abstract

本发明提供的半导体装置与其形成方法，半导体装置包括第一导电型的基板，以及漏极区、源极区、与阱位于基板中。位于漏极区与源极区之间的阱具有第二导电型，且第一导电型与第二导电型相反。此装置还包括多个掺杂区于阱中。掺杂区水平地与垂直地互相偏离。每一掺杂区包含第一导电型的较下部分，与较下部分上的第二导电型的较上部分。通过本发明提供的半导体装置与其形成方法，可以在半导体装置增加击穿电压的情况下，而不会增加装置面积或开启电阻。

Description

半导体装置与其形成方法

技术领域

本发明关于半导体装置，还特别关于具有多重掺杂区的半导体装置与其形成方法。

背景技术

高电压应用的功率半导体装置通常采用垂直双扩散金氧半场效晶体管(VDMOSFET)或横向扩散金氧半场效晶体管(LDMOSFET)。为了增加高电压半导体装置的击穿电压，通常采用的方法如下：降低深阱(或本技术领域中的漂移区)的掺杂浓度、增加漂移区的深度、或增加栅极下的隔离结构(或本技术领域中的场氧化层)的长度。

虽然上述方法可增加功率半导体装置的击穿电压，但亦增加晶体管的尺寸或开启状态时的电阻，而使半导体装置的效能降低或面积增加。

如此一来，目前亟需发展半导体装置以增加击穿电压，而不会增加装置面积或开启电阻。

发明内容

本发明的目的是提供一种半导体装置与其形成方法，以解决半导体装置增加击穿电压，而不会增加装置面积或开启电阻的技术问题。

本发明的技术方案是提供的一种半导体装置，包括：基板，具有第一导电型。此装置还包括漏极区、源极区、与阱位于基板中。阱位于源极区与漏极区之间，阱具有第二导电型，且第一导电型与第二导电型相反。此装置还包括多个掺杂区位于阱中。掺杂区水平地与垂直地互相偏离。每一掺杂区包括第一导电型的较下部分，与堆叠于较下部分上的第二导电型的较上部分。

本发明还提供一种半导体装置，包括：基板，具有第一导电型；以及外延结构，具有第一导电型且位于基板上。此装置还包括漏极区与源极区位于外延结构中；以及阱，位于漏极区与源极区之间。阱位于基板与外延结构中，阱具有第二导电型，且第一导电型与第二导电型相反。此装置还包括第一掺杂区位于基板的阱中；以及第二掺杂区位于外延结构的阱中。第一掺杂区与第二掺杂区水平地与垂直地互相偏离。第一掺杂区与第二掺杂区各自包含第一导电型的较下部分，与堆叠于较下部分上的第二导电型的较上部分。

本发明再提供一种半导体装置，包括：基板，具有第一导电型；以及多个外延层，具有第一导电型并位于基板上。此装置还包括漏极区与源极区，位于外延层的最上层中；以及阱，位于漏极区与源极区之间。阱位于基板与外延层中，阱具有第二导电型，且第一导电型与第二导电型相反。此装置还包括多个掺杂区位于外延层中。至少两个掺杂区水平地与垂直地互相偏离。每一掺杂区包括第一导电型的较下部分，与堆叠于较下部分上的第二导电型的较上部分。

本发明再提供一种半导体装置的形成方法，包括：制备第一导电型的基板，以及形成阱于基板中。阱具有第二导电型，且第二导电型与第一导电型相反。此方法还包括形成遮罩层于基板上。遮罩层包括多个孔洞，且孔洞自遮罩层的表面向下的深度不同。此方法还包括进行第一注入穿过遮罩层后进入阱，以形成多个第一掺杂部分。至少两个第一掺杂部分水平地与垂直地互相偏离。第一掺杂部分具有第一导电型。此方法还包括进行第二注入穿过遮罩层后进入阱，以形成多个第二掺杂部分。至少两个第二掺杂部分水平地与垂直地互相偏离。第二掺杂部分具有第二导电型并堆叠于第一掺杂部分上。

本发明还提供一种半导体装置的形成方法，包括：制备第一导电型的基板；以及形成阱于基板中。阱具有第二导电型，且第二导电型与第一导电型相反。此方法还包括形成第一遮罩层于基板上。第一遮罩层包括第一孔洞。此方法还包括进行第一注入与第二注入穿过第一遮罩层后进入阱，以形成第一掺杂区。第一掺杂区包括第一导电型的较下部分，与堆叠于较下部分上的第二导电型的较上部分。此方法还包括自基板移除第一遮罩层，以及形成第二遮罩层于基板上。第二遮罩层包括第二孔洞。此方法还包括进行第一注入与第二注入穿过第二遮罩层后进入阱，以形成第二掺杂区，且第一掺杂区与第二掺杂区水平地与垂直地互相偏离。第二掺杂区包括第一导电型的较下部分，与堆叠于较下部分上的第二导电型的较上部分。此方法还包括自基板移除第二遮罩层。

本发明又提供一种半导体装置的形成方法，包括：制备第一导电型的基板，以及形成第一阱于基板中。第一阱具有第二导电型，且第二导电型与第一导电型相反。此方法还包括形成第一导电型的第一外延层于基板上；以及形成第二阱于第一外延层中。第二阱具有第二导电型。此方法还包括形成第一遮罩层于第一外延层上。第一遮罩层包括第一孔洞。此方法还包括进行第一注入与第二注入穿过第一遮罩层后进入第二阱，以形成第一掺杂区。第一掺杂区包括第一导电型的较下部分，与堆叠于较下部分上的第二导电型的一较上部分。此方法还包括自第一外延层移除第一遮罩，形成第一导电型的第二外延层于第一外延层上，以及形成第三阱于第二外延层中。第三阱具有第二导电型。第一阱、第二阱、与第三阱形成连续阱。此方法还包括形成第二遮罩层于第二外延层上。第二遮罩层包括第二孔洞。进行第一注入与第二注入穿过第二遮罩层后进入第三阱，以形成第二掺杂区，第一掺杂区与第二掺杂区水平地与垂直地彼此偏离。第二掺杂区包括第一导电型的一较下部分，与堆叠于较下部分上的第二导电型的较上部分。此方法还包括自第二外延层移除第二遮罩层。

通过本发明提供的半导体装置与其形成方法，可以在半导体装置增加击穿电压的情况下，而不会增加装置面积或开启电阻。

附图说明

图1a和图1b是本发明某些实施例中，功率半导体装置的图式。

图2a和图2b是本发明某些实施例中，功率半导体装置的图式。

图3a和图3b是本发明某些实施例中，功率半导体装置的图式。

图4a和图4b是本发明某些实施例中，功率半导体装置的图式。

图5a至图5e是本发明某些实施例中，功率半导体装置的形成方法的图式。

图6是本发明某些实施例中，功率半导体装置的形成方法的图式。

图7a至图7d是本发明某些实施例中，功率半导体装置的形成方法的图式。

图8a至图8c是本发明某些实施例中，功率半导体装置的其他形成方法的图式。

图9a是本发明某些实施例中，另一功率半导体装置的图式。

图9b是本发明某些实施例中，另一功率半导体装置的图式。

图9c是本发明某些实施例中，另一功率半导体装置的图式。

图10是本发明某些实施例中，另一功率半导体装置的图式。

图11a至图11h是本发明某些实施例中，功率半导体装置的形成方法的图式。

主要元件符号说明

10、11、12、13 半导体装置

102、900 基板

104、904 阱

106、906 主体区

108、908 p型接点区

110、910 n型接点区

111、911 源极区

112、912 漏极区

114、914 场绝缘层

116、916 栅极结构

118、918 栅极绝缘层

120、920 导电源极

122、922 导电栅极

124、924 导电漏极

126、926 层间介电层

132、134、136、138、932、934、936 掺杂区

132a、134a、136a、138a、932a、934a、936a p型较下部分

132b、134b、136b、138b、932b、934b、936b n型较上部分

150 牺牲层

152 注入保护层

160、200、202、204 遮罩层

162、173、175、177、179、181、183、185、201、203、205 孔洞

172、180 第一遮罩层

174、182 第二遮罩层

176、184 第三遮罩层

178 第四遮罩层

90、91、92、93 功率半导体装置

902、902a、902b 外延层

具体实施方式

以下实施例将搭配图式详述如下。

图1a是功率半导体装置10的图式。半导体装置10为n型装置，其包含p型半导体的基板102。栅极结构116与场绝缘层114位于基板102上。栅极绝缘层118位于栅极结构116与基板102之间。部分栅极绝缘层118延伸覆盖部分场绝缘层114。此外，p型的主体区106与n型的阱104分别位于基板102中的栅极结构116两侧上。共同作为源极区111的p型接点区108与相邻的n型接点区110位于主体区106中，且作为漏极区112的n型接点区位于阱104中。

此外，多个掺杂区132、134、136、及138位于源极区111与漏极区112之间的阱104中。掺杂区132包含p型较下部分132a，与堆叠于p型较下部分132a的顶部上的n型较上部分132b。同样地，掺杂区134、136、138分别具有p型较下部分134a、136a、与138a，以及n型较上部分134b、136b、与138b。可以理解的是，虽然图1a中为四个掺杂区，但某些实施例的掺杂区数目可多于或少于四个。

掺杂区132、134、136、与138排列于阱104中，且至少水平地与垂直地互相偏离。举例来说，掺杂区132与134水平地与垂直地分隔。此外，虽然掺杂区134与136水平地与垂直地互相偏离，n型较上部分134b接触p型较下部分136a。另一方面，掺杂区132、134、136、与138自基板102的表面(即图1a所示的基板102与场绝缘缘层114的界面)向下的深度，自源极区111至漏极区112的方向递增。

在某些实施例中，掺杂区132、134、136、与138的深度可取决于阱104的电场分布轮廓。图1b显示形成掺杂区132、134、136、与138于阱104中之前，图1a的阱104的电场分布轮廓。基于上述电场分布轮廓，掺杂区132位于阱104中较深且电场较强处，而掺杂区138位于与基板表面较近且电场较弱处。

此外，导电源极120电连接至p型接点区108与n型接点区110。导电漏极124电连接至漏极区112。导电栅极122电连接至栅极结构116。层间介电层126覆盖导电源极120、导电栅极122、与导电漏极124。

图2a至图4本发明某些其他实施例的图式，并省略与图1a中类似的部分以简化说明。图2b、图3b、及图4b分别为半导体装置11、12、与13，在形成掺杂区132、134、136、与138于阱104中之前的电场分布轮廓。

在确认电场分布轮廓后，可依电场分布轮廓决定掺杂区132、134、136、与138的排列方式。举例来说，图2a中的半导体装置11，其掺杂区132、134、136、与138自基板102的表面向下的深度，自源极区111至漏极区112的方向递减。上述内容省略与图1a类似的部分以简化说明。

图3a是另一半导体装置的图式，其位于掺杂区132与136之间的掺杂区134具有最大深度，且掺杂区138与基板102的表面相邻。上述掺杂区的排列方式取决于图3b所示的电场分布轮廓。如图3a与图3b所示，掺杂区134位于阱104中较深且电场较强处，而掺杂区138位于与基板表面较近且电场较弱处。

图4a是另一半导体装置的图式，其位于掺杂区132与136之间的掺杂区134具有最小深度，且掺杂区138自基板102的表面向下的深度最大。上述掺杂区的排列方式取决于图4b所示的电场分布轮廓。如图4a与图4b所示，掺杂区138位于阱104中较深且电场较强处，而掺杂区134位于与基板表面较近且电场较弱处。

可以理解的是，掺杂区的位置与深度并不局限于上述实施例。此外，可以理解掺杂区的位置与深度可取决于电场分布轮廓以外的设计参数。

上述结构可增加功率半导体装置的击穿电压，同时降低开启电阻。此外，由于半导体装置10、11、12、与13中含有掺杂区132、134、136、与138，可降低装置的整体尺寸，因此增加单位面积的装置数目。

下述内容将搭配图式说明图1a的半导体装置10的形成方法。如图5a所示，制备p型半导体的基板102以用于工艺。制备基板102的步骤包含清洁或其他处理，以提供适当表面用于后续工艺。基板102具有牺牲层150以用于进行注入。半导体的基板102可为硅基板、绝缘层上硅(SOI)基板、硅锗基板、或其他合适的半导体基板。举例来说，牺牲层150可为氧化物、氮化物、或氮氧化物。注入保护层152如光刻胶层形成于牺牲层150上。注入保护层152经图案化后，可露出部分区域以进行注入。接着进行n型注入至基板102中，以形成阱104。用于阱104的n型注入其掺杂浓度，高于基板102的掺杂浓度。举例来说，阱104的掺杂浓度为1e11至1e13原子/cm²，本发明的一实施例的阱104的掺杂浓度为1e11至5e12原子/cm²。在n型注入基板102后，可进行注入后步骤如回火及移除牺牲层150与注入保护层152。

如图5b所示，遮罩层160如硬遮罩形成于基板102上。遮罩层160可包含氧化物、氮化物、氮氧化物、或其他有机材料。遮罩层160的形成方法可为物理或化学气相沉积，或其他合适涂布工艺。接着图案化遮罩层160以形成孔洞162，且孔洞162中至少一者穿过遮罩层160并露出基板102的阱104的表面。此外，将部分孔洞162图案化以形成阶梯状结构。如图5b所示，孔洞自遮罩层160的上表面向下具有不同深度。在另一实施例中，具有孔洞162的遮罩层160可印刷于基板102上。在本发明的一实施例中，与图5a的牺牲层150相似的薄牺牲层，可形成于遮罩层160与基板102之间。某些实施例中，在图案化遮罩层160以形成孔洞162的步骤前，可先确认阱中的电场分布轮廓。遮罩层160中孔洞162的深度与位置取决于确认后的电场分布轮廓。

如图5c所示，进行p型注入穿过遮罩层160后至阱104，以同时形成p型较下部分132a、134a、136a、与138a。用以形成p型较下部分132a、134a、136a、与138a的p型注入能量相同。此外，进行n型注入穿过遮罩层160后至阱104，以同时形成n型较上部分132b、134b、136b、与138b分别堆叠于p型较下部分132a、134a、136a、与138a的顶部上，以形成掺杂区132、134、136、与138。用以形成n型较上部分132b、134b、136b、与138b的n型注入能量相同。然而上述注入并不限于特定顺序。在某些实施例中，先进行n型注入阱104，再进行p型注入。举例来说，用以形成p型较下部分132a、134a、136a、与138a的p型注入能量其掺杂浓度，与用以形成n型较上部分132b、134b、136b、与138b的n型注入能量其掺杂浓度可为约1e11至1e13原子/cm2，使掺杂区132、134、136、与138的掺杂浓度高于阱104的掺杂浓度。在某些实施例中，p型较下部分132a、134a、136a、与138a的p型注入浓度高于阱104的掺杂浓度，而n型较上部分132b、134b、136b、与138b的n型注入浓度低于阱104的掺杂浓度。

如图5d所示，进行p型注入至基板102以形成主体区106。虽然图5d未显示，但注入工艺可采用图5a中的牺牲层150与注入保护层152，以形成主体区106。主体区的p型注入的掺杂浓度可为约1e11至1e14原子/cm²。

如图5d所示，在形成阱104、主体区106、与掺杂区132、134、136、与138于基板102中后，形成场绝缘层114于基板102的表面上。场绝缘层114可为氧化物、氮化物、或氮氧化物。绝缘层114的形成方法可为氧化及/或氮化基板，或沉积氧化物、氮化物、及/或氮氧化物材料于基板上。如图5d所示，场绝缘层114形成于基板102上，并露出基板102、阱104、与主体区106的表面。

如图5d所示，形成栅极绝缘层118于基板102上，以覆盖部分场绝缘层114，以及基板102与主体区106的表面。举例来说，栅极绝缘层118可为氧化物、氮化物、或氮氧化物。此外，栅极结构116形成于栅极绝缘层118上。栅极结构116可为多晶硅、金属、金属硅化物、或其他导电材料。

如图5e所示，包含p型接点区108与相邻的n型接点区110的源极区111，以及具有n型接点区的漏极区112分别形成于主体区106与阱104中。源极区111与漏极区112的形成方法可为对应注入主体区106与阱104。举例来说，源极区111与漏极区112的掺杂浓度可为约1e11至1e16原子/cm2，而其他实施例的源极区111与漏极区112的掺杂浓度可为约1e14至1e15原子/cm²。之后形成导电源极120以电连接至p型接点区108与n型接点区110，形成导电漏极124以电连接至漏极区112，并形成导电栅极122以电连接至栅极结构116。上述导电电极可依序形成或同时形成。此外，上述导电电极的材料可择自多晶硅、金属、金属硅化物、或其他导电材料。在某些实施例中，导电电极的材料可与栅极结构的材料相同。层间介电层126沉积于基板102上以覆盖导电电极。虽然未图式，但多层内连线可形成于半导体装置10的基板上。

如图5c所示，遮罩层160中的孔洞162可用以同时形成p型较下部分132a、134a、136a、与138a，或同时形成n型较上部分132b、134b、136b、与138b。p型较下部分132a、134a、136a、与138a可水平地与垂直地互相偏离。n型较上部分132b、134b、136b、与138b可水平地与垂直地互相偏离。在某些实施例中，遮罩层160中的孔洞轮廓可依阱104中的掺杂区132、134、136、与138的排列方式调整。以图6举例，另一遮罩层160具有孔洞162，可用以形成掺杂区132、134、136、与138于阱104中。特别的是自遮罩层160的上表面向下深度最大的孔洞162，穿过此孔洞162的注入所产生的掺杂区134，其自基板102的上表面向下的深度最大。自遮罩层160的上表面向下深度最小的孔洞162，穿过此孔洞162的注入所产生的掺杂区138，其与基板102的上表面相邻。

采用单一遮罩层同时形成掺杂区132、134、136、与138的较上部分或较下部分可具有工艺优势，但某些实施例的掺杂区的形成方法并不限于上述方法，而可采用多重遮罩层。以图7a为例，在形成具有阱104的基板102后，可涂布第一遮罩层172于基板上。第一遮罩层172具有孔洞173。经由孔洞173可分别进行p型注入与n型注入至阱，以形成p型较下部分138a与n型较上部分138b，且两者组成掺杂区138。接着移除遮罩层172，再涂布第二遮罩层174于基板102上如图7b所示。

如图7b所示，第二遮罩层174具有孔洞175。经由孔洞175分别进行p型与n型注入至阱，以形成p型较下部分136a与n型较上部分136b，且两者组成掺杂区136。值得注意的是，阱104中的掺杂区136比掺杂区138深，因此用以形成掺杂区136的注入能量可高于形成掺杂区138的注入能量。接着移除第二遮罩层174，并涂布第三遮罩层176于基板102上如图7c所示。

如图7c所示，第三遮罩层176具有孔洞177。经由孔洞177分别进行p型与n型注入至阱，以形成p型较下部分134a与n型较上部分134b，且两者组成掺杂区134。同样地，用以形成掺杂区134的注入能量可高于形成掺杂区136与138的注入能量。接着移除第三遮罩层176，并涂布第四遮罩层178于基板102上如图7d所示。

如图7d所示，第四遮罩层178具有孔洞179。经由孔洞179分别进行p型与n型注入至阱，以形成p型较下部分132a与n型较上部分132b，且两者组成掺杂区132。可重复上述步骤直到依据预定标准形成所有的掺杂区。

采用多个遮罩层形成掺杂区的另一方法如图8a至图8c所示。如图8a所示，在提供具有阱104的基板102后，涂布第一遮罩层180于基板102上。第一遮罩层180具有孔洞181。经由孔洞181分别进行p型与n型注入至阱104，以形成p型较下部分138a与n型较上部分138b，且两者组成掺杂区138。接着移除第一遮罩层180，并涂布第二遮罩层182于基板102上如图8b所示。

如图8b所示，第二遮罩层182具有两个孔洞183。经由孔洞183进行p型注入至阱104，以形成p型较下部分136a与132a，再经由孔洞183进行n型注入至阱104，以形成n型较上部分136b与132b。如此一来，可采用单一遮罩层形成两个掺杂区132与136。值得注意的是，阱104中的掺杂区132与136比掺杂区138深，因此用以形成掺杂区132与136的注入能量可高于形成掺杂区138的注入能量。接着移除第二遮罩层182，并涂布第三遮罩层184于基板102上如图8c所示。

如图8c所示，第三遮罩层184具有孔洞185。经由孔洞185分别进行p型与n型注入至阱104，以形成p型较下部分134a与n型较上部分134b，且两者组成掺杂区134。同样地，用以形成掺杂区134的注入能量可高于形成掺杂区132、136与138的注入能量。

某些实施例与图1至图4的实施例相同，上述半导体装置的形成方法可视情况包含其他步骤，比如确认阱中的电场分布轮廓，再依电场分布轮廓决定遮罩层中的孔洞位置与深度。

虽然上述功率半导体装置为n型，其他实施例的功率半导体装置可为p型。P型功率半导体装置的结构可与前述n型功率半导体装置的结构类似，差异在于p型功率半导体装置中的材料导电型与n型功率半导体装置中的材料导电型相反。

图9a是本发明的实施例中，另一功率半导体装置90的图式。功率半导体装置90为n型装置，其具有p型的基板900，与位于基板900上的外延层902。栅极结构916与场绝缘层914位于外延层902上。栅极绝缘层918位于栅极结构916与外延层902之间。部分栅极绝缘层918延伸覆盖部分场绝缘层914。

此外，p型的主体区906位于外延层902中。n型的阱904位于基板900与外延层902中。p型接点区908与相邻的n型接点区910组成源极区911，其位于主体区906中。n型接点区组成的漏极区912位于外延层902中的阱904中。掺杂区932位于基板900的阱904中。掺杂区932包含p型较下部分932a，与堆叠于p型较下部分932a顶部上的n型较上部分932b。此外，掺杂区934位于外延层902的阱904中。掺杂区934包含p型较下部分934a，与堆叠于p型较下部分934a顶部上的n型较上部分934b。掺杂区932与934位于源极区911与漏极区912之间。可以理解的是，虽然图9a中一掺杂区位于基板900中，且另一掺杂区位于外延层902中，但本发明的一实施例的基板900与外延层902可各自包含多个掺杂区。如图9b所示，功率半导体装置91的外延层902包含两个彼此分隔的掺杂区934与936。

此外，导电源极920电连接至p型接点区908与n型接点区910。导电漏极924电性连接至n型接点区组成的漏极区912。导电栅极922电性连接至栅极结构916。层间介电层926覆盖导电源极920、导电栅极922、与导电漏极924。

阱904中的掺杂区932与934至少水平地与垂直地彼此偏离。在图9a中，掺杂区932与934水平地与垂直地彼此偏离。然而本发明的一实施例中，虽然掺杂区932与934水平地与垂直地偏离，但掺杂区932与934可部分重迭如图9c所示的功率半导体装置91。

在某些实施例中，可形成多个外延层于功率半导体装置中的基板900上。每一外延层可具有一阱与至少一掺杂区。如图10所示，功率半导体装置93为n型装置，并含有p型的基板900，与基板900上的两个外延层902a与902b(总成外延层902)。栅极结构916与场绝缘层914位于外延层902b上。栅极绝缘层917位于栅极结构916与外延层902b之间。部分栅极绝缘层918延伸覆盖部分场绝缘层914。虽然功率半导体装置92具有两层外延层，但外延层的数目并不限于此而可超过两个。

如图10所示，p型的主体区906位于外延层902b中。N型的阱904位于基板900及外延层902a与902b中，因此上述阱形成连续阱。p型接点区908与相邻的n型接点区910组成的源极区911位于主体区906中。n型接点区组成的漏极区912位于外延层902b中的阱904中。掺杂区932位于基板900的阱904中。掺杂区932包含p型较下部分932a，与堆叠于p型较下部分932a的顶部上的n型较上部分932b。此外，掺杂区934与936分别位于外延层902a与902b的阱904中。掺杂区934包含p型较下部分934a，与堆叠于p型较下部分934a的顶部上的n型较上部分934b。掺杂区936包含p型较下部分936a，与堆叠于p型较下部分936a的顶部上的n型较上部分936b。掺杂区932、934、与936位于源极区911与漏极区912之间。可以理解的是，虽然图10中的掺杂区各自位于基板900与外延层902a及902b中，但本发明的一实施例的基板900与外延层902a及902b可包含多个掺杂区。此外，本发明的一实施例中可省略图10的外延层902a的掺杂区934或基板900的掺杂区932。

此外，导电源极920电连接至p型接点908与n型接点910。导电漏极924电连接至n型接点组成的漏极区912。导电栅极922电连接至栅极结构916。层间介电层926覆盖导电源极920、导电栅极922、与导电漏极924。

阱904中的掺杂区932、934、与936至少水平地与垂直地互相偏离。必需注意的是，可省略图10的基板900中的阱904或掺杂区932。

下述内容将搭配图式说明图10中的功率半导体装置92的形成方法。如图11a所示，制备p型半导体的基板902以用于后续工艺。基板900具有牺牲层150以进行注入。半导体的基板900可为硅基板、绝缘层上硅(SOI)基板、硅锗基板、或其他合适的半导体基板。举例来说，牺牲层150可为氧化物、氮化物、或氮氧化物。注入保护层152如光刻胶层位于牺牲层150上。注入保护层152经图案化后，露出注入进行的区域。接着进行n型注入至基板900以形成阱904。用于阱904的n型注入的掺杂浓度高于基板900的掺杂浓度，比如为约1e11至1e13原子/cm²。本发明的一实施例中的n型注入的掺杂浓度为约1e11至5e12原子/cm²之间。在n型注入至基板900后，可自基板900移除牺牲层150与注入保护层152。

如图11b所示，遮罩层200如硬遮罩形成于基板900上。遮罩层200可包含氧化物、氮化物、氮氧化物、或其他有机材料。遮罩层200的形成方法可为物理或化学气相沉积，或其他合适涂布工艺。接着图案化遮罩层200，形成孔洞201穿过遮罩层200以露出基板900的阱904的表面。在另一实施例中，具有多个孔洞201的遮罩层200可印刷于基板900上。在某些实施例中，与图11a中的牺牲层150类似的薄牺牲层，可形成于遮罩层200与基板900之间。

如图11b所示，经由孔洞201进行p型注入至阱904，以形成p型较下部分932a。此外，经由孔洞201进行n型注入至阱904，以形成堆叠于p型较下部分932a上的n型较下部分932b，即形成掺杂区932。然而上述注入顺序并不限于特定顺序。在某些实施例中，先进行n型注入至阱，再进行p型注入至阱。用于p型较下部分932a的p型注入的掺杂浓度，或用于n型较上部分932b的n型注入的掺杂浓度(比如为1e11至1e13原子/cm²)，使掺杂区932的掺杂浓度高于阱904的掺杂浓度。在某些实施例中，p型较下部分932a的p型掺杂浓度高于阱904的掺杂浓度，而n型较上部分932b的n型掺杂浓度低于阱904的掺杂浓度。

如图11c所示，成长p型的外延层902于基板900上。外延层902a包含的材料可与基板900相同或不同。牺牲层150与注入保护层152与图11a中的牺牲层150与注入保护层152类似，可用以进行注入外延层902a。n型注入至外延层902a可形成阱904于其中。用于阱904的n型注入的掺杂浓度高于外延层902a的掺杂浓度。举例来说，用于阱904的n型注入的掺杂浓度为约1e11至1e13原子/cm²，本发明的一实施例中为约1e11至5e12原子/cm²。在n型注入至外延层902a后，自外延层902a移除牺牲层150与注入保护层152。

如图11d所示，另一遮罩层202如硬遮罩形成于外延层902a上。图案化遮罩层202以形成孔洞203穿过遮罩层202及露出外延层902a的阱904的表面。在另一实施例中，具有孔洞203的遮罩层202可印刷于外延层902a上。在某些实施例中，与图11a的牺牲层150类似的薄牺牲层可形成于遮罩层202与外延层902a之间。

如图11d所示，经由遮罩层202分别进行p型注入与n型布值至外延层902a的阱904，以形成p型较下部分934a，与位于p型较下部分934a上的n型较上部分934b，即形成掺杂区934。举例来说，用以形成p型较下部分934a的p型注入的掺杂浓度，或用以形成n型较上部分934b的n型注入的掺杂浓度为约1e11至1e13原子/cm²，因此掺杂区934中的掺杂浓度高于外延层902a的阱904的掺杂浓度。在某些实施例中，p型较下部分934a的p型掺杂浓度高于阱904的掺杂浓度，而n型较上部分934b的n型掺杂浓度低于阱904的掺杂浓度。

如图11e所示，成长p型的外延层902b于外延层902a上。与图11a的牺牲层150与注入保护层152类似牺牲层150与注入保护层152用于注入，形成于外延层902b上。n型注入至外延层902b以形成阱904于其中。用于阱904的n型注入的掺杂浓度高于外延层902a的掺杂浓度。用于阱904的n型注入的掺杂浓度为约1e11至1e13原子/cm²，某些实施例中为约1e11至5e12原子/cm²。在n型注入至外延层902b后，自外延层902b移除牺牲层150与注入保护层152。

如图11f所示，遮罩层204如硬遮罩形成于外延层902b上。图案化遮罩层204以形成孔洞205穿过遮罩层204并露出外延层902b的阱904的上表面。在另一实施例中，具有孔洞205的遮罩层204可印刷于外延层902b上。在某些实施例中，与图11a的牺牲层150类似的薄牺牲层可形成于遮罩层204与外延层902b之间。

如图11f所示，经由遮罩层204分别进行p型注入与n型注入至外延层902b的阱904，以形成p型较下部分936a，与p型较下部分936a上的n型较上部分936b，即形成掺杂区936。举例来说，用于p型较下部分936a的p型注入的掺杂浓度，或用于n型较上部分936b的n型注入的掺杂浓度为约1e11至1e13原子/cm²，因此掺杂区936的掺杂浓度高于外延层902b的阱904的掺杂浓度。在某些实施例中，p型较下部分936a的p型掺杂浓度高于阱904的掺杂浓度，而n型较上部分936b的n型掺杂浓度低于阱904的掺杂浓度。

如图11g所示，进行p型注入至外延层902b以形成主体区906。虽然图11g未图示，但与图11a类似的牺牲层150与注入保护层152可用以形成主体区906。举例来说，用于主体区的p型注入的掺杂浓度为约1e11至1e14原子/cm²。

如图11g所示，在形成阱904、主体区906、与掺杂区932、934、与936后，形成绝缘层914于外延层902b的表面上。绝缘层914可为氧化物、氮化物、或氮氧化物。绝缘层914的形成方法可为氧化及/或氮化外延层902b，或沉积氧化物、氮化物、及/或氮氧化物于外延层902b上。如图11g所示，绝缘层914形成于外延层902b上，并露出阱904、主体区906、以及与主体区906相邻的外延层902b的表面。

如图11g所示，栅极绝缘层918形成于外延层902b上以覆盖部分绝缘层914，与外延层902b及主体区906的表面。举例来说，栅极绝缘层918可为氧化物、氮化物、或氮氧化物。此外，栅极结构916形成于栅极绝缘层918上。栅极结构916可为多晶硅、金属、金属硅化、或其他导电材料。

如图11h所示，包含p型接点区908与相邻的n型接点区910源极区的源极区911，以及漏极区912分别形成于主体区906与阱904中。源极区911与漏极区912的形成方法可为注入对应的掺质至主体区906及阱904中。举例来说，源极区911与漏极区912的掺杂浓度为约1e11至1e16原子/cm²。在本发明的一实施例中，用于源极区与漏极区的掺杂浓度可为1e13至1e16原子/cm²，而其他实施例中的掺杂浓度可为1e14至1e16原子/cm²。接着形成导电源极920电连接至p型接点区908与n型接点区910。导电漏极924电连接至n型接点区组成的漏极区912。导电栅极922电连接至栅极结构916。这些导电电极可依序形成或同时形成。此外，这些电极的材料可择自多晶硅、金属、金属硅化物、或其他导电材料。在某些实施例中，电极材料与栅极结构的材料可相同。层间介电层926沉积于外延层902b上以覆盖上述电极。虽然未图示，但多层内连线可形成于功率半导体装置的电极上。

虽然图9至图11中的功率半导体装置为n型，其他实施例的功率半导体装置可为p型。P型功率半导体装置的结构可与前述n型功率半导体装置的结构类似，差异在于p型功率半导体装置中的材料导电型与n型功率半导体装置中的材料导电型相反。

本发明实施例可进行调整，因此上述实施例仅用以说明而非局限本发明。

Claims (45)

1.一种半导体装置，其特征在于，包括：

一基板，具有一第一导电型；

一漏极区、一源极区、与一阱位于该基板中，该阱位于该源极区与该漏极区之间，该阱具有一第二导电型，且该第一导电型与该第二导电型相反；以及

多个掺杂区位于该阱中，所述掺杂区水平地与垂直地完全不重迭，每一所述掺杂区包括该第一导电型的一较下部分，与堆叠于该较下部分上的该第二导电型的一较上部分。

2.如权利要求1所述的半导体装置，其特征在于，所述掺杂区自该基板的表面向下的深度，由该源极区至该漏极区的方向递增或递减。

3.如权利要求1所述的半导体装置，其特征在于，位于两个所述掺杂区之间的掺杂区，具有自该基板的表面向下的最大深度。

4.如权利要求1所述的半导体装置，其特征在于，位于两个所述掺杂区之间的掺杂区，具有自该基板的表面向下的最小深度。

5.如权利要求1所述的半导体装置，其特征在于，该阱掺杂有一第一掺杂浓度，该较下部分掺杂有一第二掺杂浓度，且该较上部分掺杂有一第三掺杂浓度；以及

该第二掺杂浓度与该第三掺杂浓度均高于该第一掺杂浓度。

6.如权利要求1所述的半导体装置，其特征在于，

该阱掺杂有一第一掺杂浓度，该较下部分掺杂有一第二掺杂浓度，且该较上部分掺杂有一第三掺杂浓度；

以及该第二掺杂浓度高于该第一掺杂浓度，且该第一掺杂浓度高于该第三掺杂浓度。

7.如权利要求5所述的半导体装置，其特征在于，该第一掺杂浓度为1e11原子/cm²至1e13原子/cm²。

8.如权利要求6所述的半导体装置，其特征在于，该第一掺杂浓度为1e11原子/cm²至1e13原子/cm²。

9.一种半导体装置，其特征在于，包括：

一基板，具有一第一导电型；

一外延结构，具有该第一导电型且位于该基板上；

一漏极区与一源极区，位于该外延结构中；

一阱，位于该漏极区与该源极区之间，该阱位于该基板与该外延结构中，该阱具有一第二导电型，且该第一导电型与该第二导电型相反；

一第一掺杂区，位于该基板的该阱中；以及

一第二掺杂区，位于该外延结构的该阱中，

其中该第一掺杂区与该第二掺杂区水平地与垂直地完全不重迭；以及

其中该第一掺杂区与该第二掺杂区各自包含该第一导电型的一较下部分，与堆叠于该较下部分上的该第二导电型的一较上部分。

10.如权利要求9所述的半导体装置，其特征在于，该外延结构由多个外延层组成，且该第二掺杂区位于所述外延层的最上层中。

11.如权利要求10所述的半导体装置，其特征在于，每一所述外延层包括至少一掺杂区，且所述掺杂区垂直地与水平地互相偏离。

12.如权利要求9所述的半导体装置，其特征在于，位于两个所述掺杂区之间的掺杂区，具有自该基板的表面向下的最大深度。

13.如权利要求9所述的半导体装置，其特征在于，位于两个所述掺杂区之间的掺杂区，具有自该基板的表面向下的最小深度。

14.如权利要求9所述的半导体装置，其特征在于，

该阱掺杂有一第一掺杂浓度，该较下部分掺杂有一第二掺杂浓度，且该较上部分掺杂有一第三掺杂浓度；以及

该第二掺杂浓度与该第三掺杂浓度均高于该第一掺杂浓度。

15.如权利要求9所述的半导体装置，其特征在于，

该阱掺杂有一第一掺杂浓度，该较下部分掺杂有一第二掺杂浓度，且该较上部分掺杂有一第三掺杂浓度；以及

该第二掺杂浓度高于该第一掺杂浓度，且该第一掺杂浓度高于该第三掺杂浓度。

16.如权利要求14所述的半导体装置，其特征在于，该第一掺杂浓度为1e11原子/cm²至1e13原子/cm²。

17.如权利要求15所述的半导体装置，其特征在于，该第一掺杂浓度为1e11原子/cm²至1e13原子/cm²。

18.一种半导体装置，其特征在于，包括：

一基板，具有一第一导电型；

多个外延层，具有该第一导电型并位于该基板上；

一漏极区与一源极区，位于所述外延层的最上层中；

一阱，位于该漏极区与该源极区之间，该阱位于该基板与所述外延层中，该阱具有一第二导电型，且该第一导电型与该第二导电型相反；以及

多个掺杂区，位于所述外延层中，且至少两个所述掺杂区水平地与垂直地完全不重迭；

其中每一所述掺杂区包括该第一导电型的一较下部分，与堆叠于该较下部分上的该第二导电型的一较上部分。

19.如权利要求18所述的半导体装置，其特征在于，每一所述外延层具有一掺杂区，且所述掺杂区水平地与垂直地互相偏离。

20.如权利要求18所述的半导体装置，其特征在于，至少一所述外延层包括多个掺杂区，且至少一所述外延层的所述掺杂区水平地互相分隔，并于至少一所述外延层中具有相同的垂直高度。

21.如权利要求18所述的半导体装置，其特征在于，

该阱掺杂有一第一掺杂浓度，该较下部分掺杂有一第二掺杂浓度，且该较上部分掺杂有一第三掺杂浓度；以及

该第二掺杂浓度与该第三掺杂浓度均高于该第一掺杂浓度。

22.如权利要求18所述的半导体装置，其特征在于，

该阱掺杂有一第一掺杂浓度，该较下部分掺杂有一第二掺杂浓度，且该较上部分掺杂有一第三掺杂浓度；以及

该第二掺杂浓度高于该第一掺杂浓度，且该第一掺杂浓度高于该第三掺杂浓度。

23.如权利要求21所述的半导体装置，其特征在于，该第一掺杂浓度为1e11原子/cm²至1e13原子/cm²。

24.如权利要求22所述的半导体装置，其特征在于，该第一掺杂浓度为1e11原子/cm²至1e13原子/cm²。

25.一种半导体装置的形成方法，其特征在于，包括：

制备一第一导电型的一基板；

形成一阱于该基板中，该阱具有一第二导电型，且该第二导电型与该第一导电型相反；

形成一遮罩层于该基板上，该遮罩层包括多个孔洞，且所述孔洞自该遮罩层的表面向下的深度不同；以及

进行一第一注入穿过该遮罩层后进入该阱，以形成多个第一掺杂部分，至少两个所述第一掺杂部分水平地与垂直地完全不重迭，且所述第一掺杂部分具有该第一导电型；以及

进行一第二注入穿过该遮罩层后进入该阱，以形成多个第二掺杂部分，至少两个所述第二掺杂部分水平地与垂直地完全不重迭，且所述第二掺杂部分具有该第二导电型并堆叠于所述第一掺杂部分上。

26.如权利要求25所述的半导体装置的形成方法，其特征在于，形成该遮罩层的步骤包括：

涂布一材料层于该基板上；以及

图案化该材料层，使所述孔洞的一者穿过该材料层。

27.如权利要求25所述的半导体装置的形成方法，其特征在于，所述第一掺杂部分或所述第二掺杂部分同时形成。

28.如权利要求25所述的半导体装置的形成方法，其特征在于，所述第一掺杂部分或所述第二掺杂部分的形成方法采用固定的注入能量。

29.如权利要求25所述的半导体装置的形成方法，其特征在于，还包括：

确认该阱中的一电场分布轮廓；以及

依该电场分布轮廓决定所述孔洞的深度。

30.如权利要求25所述的半导体装置的形成方法，其特征在于，还包括：

掺杂该阱，使该阱具有一第一掺杂浓度；

掺杂所述第一掺杂部分，使所述第一掺杂部分具有一第二掺杂浓度；以及

掺杂所述第二掺杂部分，使所述第二掺杂部分具有一第三掺杂浓度，

其中该第二掺杂浓度与该第三掺杂浓度高于该第一掺杂浓度。

31.如权利要求25所述的半导体装置的形成方法，其特征在于，还包括：

掺杂该阱，使该阱具有一第一掺杂浓度；

掺杂所述第一掺杂部分，使所述第一掺杂部分具有一第二掺杂浓度；以及

掺杂所述第二掺杂部分，使所述第二掺杂部分具有一第三掺杂浓度，

其中该第二掺杂浓度高于该第一掺杂浓度，且该第一掺杂浓度高于该第三掺杂浓度。

32.一种半导体装置的形成方法，其特征在于，包括：

制备一第一导电型的一基板；

形成一阱于该基板中，该阱具有一第二导电型，且该第二导电型与该第一导电型相反；

形成一第一遮罩层于该基板上，且该第一遮罩层包括一第一孔洞；

进行一第一注入与一第二注入穿过该第一遮罩层后进入该阱，以形成一第一掺杂区，该第一掺杂区包括该第一导电型的一较下部分，与堆叠于该较下部分上的该第二导电型的一较上部分；

自该基板移除该第一遮罩层；

形成一第二遮罩层于该基板上，且该第二遮罩层包括一第二孔洞；

进行该第一注入与该第二注入穿过该第二遮罩层后进入该阱，以形成一第二掺杂区，该第一掺杂区与该第二掺杂区水平地与垂直地完全不重迭，其中该第二掺杂区包括该第一导电型的一较下部分，与堆叠于该较下部分上的该第二导电型的一较上部分；以及

自该基板移除该第二遮罩层。

33.如权利要求32所述的半导体装置的形成方法，其特征在于，该第一遮罩层或该第二遮罩层具有多个孔洞。

34.如权利要求32所述的半导体装置的形成方法，其特征在于，用以形成该第一掺杂区的该第一注入的能量，不同于用以形成该第二掺杂区的该第一注入的能量。

35.如权利要求32所述的半导体装置的形成方法，其特征在于，还包括：

确认该阱中的一电场分布轮廓；以及

依该电场分布轮廓决定该第一孔洞与该第二孔洞的位置。

36.如权利要求32所述的半导体装置的形成方法，其特征在于，还包括：

形成该第一导电型的一主体区于该基板中；

形成一绝缘层于该阱上；

形成一栅极绝缘层，该栅极绝缘层连接至该绝缘层并覆盖部分该主体区；

形成一栅极于该绝缘层与该栅极绝缘层上；

形成一漏极区于该阱中；以及

形成一源极区于该主体区中，且该漏极区与该源极区位于该绝缘层的不同侧上。

37.如权利要求32所述的半导体装置的形成方法，其特征在于，还包括：

掺杂该阱，使该阱具有一第一掺杂浓度；

掺杂该第一掺杂区的较下部分，使该第一掺杂区的较下部分具有一第二掺杂浓度；以及

掺杂该第一掺杂区的较上部分，使该第一掺杂区的较上部分具有一第三掺杂浓度，

掺杂该第二掺杂区的较下部分，使该第二掺杂区的较下部分具有一第四掺杂浓度；以及

掺杂该第二掺杂区的较上部分，使该第二掺杂区的较上部分具有一第五掺杂浓度，

其中该第二掺杂浓度、该第三掺杂浓度、该第四掺杂浓度、与该第五掺杂浓度均高于该第一掺杂浓度。

38.如权利要求32所述的半导体装置的形成方法，其特征在于，还包括：

掺杂该阱，使该阱具有一第一掺杂浓度；

掺杂该第一掺杂区的较下部分，使该第一掺杂区的较下部分具有一第二掺杂浓度；以及

掺杂该第一掺杂区的较上部分，使该第一掺杂区的较上部分具有一第三掺杂浓度，

掺杂该第二掺杂区的较下部分，使该第二掺杂区的较下部分具有一第四掺杂浓度；以及

掺杂该第二掺杂区的较上部分，使该第二掺杂区的较上部分具有一第五掺杂浓度，

其中该第二掺杂浓度与该第四掺杂浓度高于该第一掺杂浓度，且该第一掺杂浓度高于该第三掺杂浓度与该第五掺杂浓度。

39.一种半导体装置的形成方法，其特征在于，包括：

制备一第一导电型的一基板；

形成一第一阱于该基板中，该第一阱具有一第二导电型，且该第二导电型与该第一导电型相反；

形成该第一导电型的一第一外延层于该基板上；

形成一第二阱于该第一外延层中，且该第二阱具有该第二导电型；

形成一第一遮罩层于该第一外延层上，且该第一遮罩层包括一第一孔洞；

进行一第一注入与一第二注入穿过该第一遮罩层后进入该第二阱，以形成一第一掺杂区，该第一掺杂区包括该第一导电型的一较下部分，与堆叠于该较下部分上的该第二导电型的一较上部分；

自该第一外延层移除该第一遮罩层；

形成该第一导电型的一第二外延层于该第一外延层上；

形成一第三阱于该第二外延层中，该第三阱具有该第二导电型，且该第一阱、该第二阱、与该第三阱形成一连续阱；

形成一第二遮罩层于该第二外延层上，且该第二遮罩层包括一第二孔洞；

进行该第一注入与该第二注入穿过该第二遮罩层后进入该第三阱，以形成一第二掺杂区，该第一掺杂区与该第二掺杂区水平地与垂直地完全不重迭，该第二掺杂区包括该第一导电型的一较下部分，与堆叠于该较下部分上的该第二导电型的一较上部分；以及

自该第二外延层移除该第二遮罩层。

40.如权利要求39所述的半导体装置的形成方法，其特征在于，该第一遮罩层或该第二遮罩层包含多个孔洞。

41.如权利要求39所述的半导体装置的形成方法，其特征在于，形成该第一掺杂区与该第二掺杂区的注入能量相同。

42.如权利要求39所述的半导体装置的形成方法，其特征在于，还包括：

确认该第二阱与该第三阱中的一电场分布轮廓；以及

依该电场分布轮廓决定该第一孔洞与该第二孔洞的位置。

43.如权利要求39所述的半导体装置的形成方法，其特征在于，还包括：

形成该第一导电型的一主体区于该第二外延层中；

形成一绝缘层于该第三阱上；

形成一栅极绝缘层，该栅极绝缘层连接至该绝缘层并覆盖部分该主体区；

形成一栅极于该绝缘层与该栅极绝缘层上；

形成一漏极区于该第三阱中；以及

形成一源极区于该主体区中，且该漏极区与该源极区位于该绝缘层的不同侧上。

44.如权利要求39所述的半导体装置的形成方法，其特征在于，还包括：

掺杂该第二阱，使该第二阱具有一第一掺杂浓度；

掺杂该第一掺杂区的较下部分，使该第一掺杂区的较下部分具有一第二掺杂浓度；以及

掺杂该第一掺杂区的较上部分，使该第一掺杂区的较上部分具有一第三掺杂浓度，

掺杂该第二掺杂区的较下部分，使该第二掺杂区的较下部分具有一第四掺杂浓度；以及

掺杂该第二掺杂区的较上部分，使该第二掺杂区的较上部分具有一第五掺杂浓度，

其中该第二掺杂浓度、该第三掺杂浓度、该第四掺杂浓度、与该第五掺杂浓度均高于该第一掺杂浓度。

45.如权利要求39所述的半导体装置的形成方法，其特征在于，还包括：

掺杂该第二阱，使该第二阱具有一第一掺杂浓度；

掺杂该第一掺杂区的较下部分，使该第一掺杂区的较下部分具有一第二掺杂浓度；以及

掺杂该第一掺杂区的较上部分，使该第一掺杂区的较上部分具有一第三掺杂浓度，

掺杂该第二掺杂区的较下部分，使该第二掺杂区的较下部分具有一第四掺杂浓度；以及

掺杂该第二掺杂区的较上部分，使该第二掺杂区的较上部分具有一第五掺杂浓度，

其中该第二掺杂浓度与该第四掺杂浓度高于该第一掺杂浓度，且该第一掺杂浓度高于该第三掺杂浓度与该第五掺杂浓度。