CN104979270A - 互连结构的形成方法 - Google Patents
互连结构的形成方法 Download PDFInfo
- Publication number
- CN104979270A CN104979270A CN201410133367.0A CN201410133367A CN104979270A CN 104979270 A CN104979270 A CN 104979270A CN 201410133367 A CN201410133367 A CN 201410133367A CN 104979270 A CN104979270 A CN 104979270A
- Authority
- CN
- China
- Prior art keywords
- mask layer
- formation method
- interconnection structure
- metal level
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种互连结构的形成方法,包括:在半导体衬底上形成金属层,在金属层上形成第一掩模层,第一掩模层内包括贯穿所述第一掩模层厚度的第一开口,在第一开口内形成第二掩模层,并在第二掩模层上形成第三掩模层,以第三掩模层刻蚀金属层,在第一金属层内形成第二开口;去除第三掩模层和第一掩模层后,以第二掩模层为掩模刻蚀金属层形成互连结构。先在半导体衬底上形成更厚的金属层,之后通过刻蚀金属层形成互连结构的技术方案,相较于现有的在介质层内形成的开口中填充金属材料,以形成互连结构的方案,可有效提高形成的金属层中的金属晶粒的尺寸,从而在通电后,减少基于金属颗粒过小而引起的电子散射现象,从而降低互连结构的电阻率。
Description
技术领域
本发明涉及半导体技术领域,尤其是涉及一种互连结构的形成方法。
背景技术
随着半导体技术发展,器件的集成度不断增加,半导体器件的工艺节点不断变小,对半导体工艺的要求也越来越高。
半导体器件通常为一多层结构,元器件设置于不同的层间介质层(Interlayer Dielectric,ILD)表面,不同层之间的元器件通过位于层间介质层内的互连结构实现电连接。
参考图1和图2,示出了现有技术一种互连结构的形成方法的示意图,所述互连结构的形成方法包括:
如图1所示,在半导体衬底10上形成介质层11,在介质层11上覆盖掩模层12,以所述掩模层12为掩模刻蚀介质层11,在介质层11内形成用于形成互连结构的沟槽13。
接着参考图2所示,采用电镀工艺(ECP)等方法在所述沟槽13内填充铜等金属材料,以形成互连结构14。
然而,现有技术在沟槽13内形成的金属材料的电阻率较高,影响了互连结构性能。
发明内容
本发明解决的问题是提供一种互连结构的形成方法,从而降低互连结构的电阻率。
为解决上述问题,本发明提供一种互连结构的形成方法,包括:
提供半导体衬底;
在半导体衬底上形成金属层;
在所述金属层上形成第一掩模层,所述第一掩模层内形成有贯穿所述第一掩模层厚度的第一开口;
在所述第一掩模层的第一开口中形成第二掩模层;
在所述第一掩模层上形成第三掩模层,所述第三掩模层完全覆盖所述第二掩膜层;
以所述第三掩模层为掩模,去除第三掩模层露出的第一掩模层和部分厚度的金属层,在所述金属层内形成第二开口;
去除所述第三掩模层;
去除所述第一掩模层;
以所述第二掩模层为掩模刻蚀所述金属层,减薄第二掩模层露出的金属层,使第二开口底部金属层去除,以在所述半导体衬底上形成互连结构。
可选地,刻蚀所述金属层的工艺为干法刻蚀工艺。
可选地,所述干法刻蚀工艺包括:采用含有氯气的气体为干法刻蚀剂。
可选地,所述干法刻蚀工艺还包括辅助气体,所述辅助气体包括氧气、氢气、氮气或氩气中的一种或多种。
可选地,采用氯气进行干法刻蚀的步骤中,功率为100~2000w、偏置电压为0~500w、气压为1~500mtorr,氯气的流量为1~500sccm。
可选地,在所述第一掩模层的第一开口中形成第二掩模层的步骤包括:
在所述第一掩模层的第一开口内填充满所述第二掩模层,且所述第二掩模层覆盖所述第一掩模表面;
在去除所述第三掩模层之后,去除所述第一掩模层之前,所述形成方法还包括:去除所述第一掩模层上的第二掩模层,直至露出所述第一掩模层。
可选地,去除所述第一掩模层上的第二掩模层的工艺为化学机械研磨工艺。
可选地,在半导体衬底上形成金属层的步骤包括:采用电镀工艺形成所述金属层。
可选地,所述第一掩模层的材料为氮化铜。
可选地,去除所述第一掩模层的工艺为湿法刻蚀工艺。
可选地,所述湿法刻蚀工艺采用氯化氢溶液为湿法刻蚀剂。
可选地,在所述第一掩模层和半导体衬底之间还包括阻挡层。
可选地,所述阻挡层的材料为氧化硅。
可选地,所述金属层为铜层。
可选地,所述形成方法还包括:在所述金属层的第二开口内填充层间介质层。
可选地,所述层间介质层的材料为低K介电材料或是超低K介电材料。
与现有技术相比,本发明的技术方案具有以下优点:
本发明先在半导体衬底上形成金属层,之后通过刻蚀金属层形成互连结构,相较于现有的在介质层内形成的沟槽中填充金属材料形成互连结构的方案,金属层的厚度不受介质层厚度的限制,可以半导体衬底上形成厚度较大的金属层,而厚度较大的金属层具有较大尺寸的金属晶粒(grain),较大尺寸的金属晶粒之间的晶粒相交界面(grain boundary)较小,从而可以减少电子散射现象,进而降低互连结构的电阻率。
进一步地,所述第一掩模层采用氮化铜为材料,金属层材料为铜,在后续采用湿法刻蚀工艺去除氮化铜时,氮化铜和铜具有较高的刻蚀选择比,氮化铜的蚀刻速率远远大于铜的刻蚀速率,因而在去除第一掩模层时,可有效减少金属层的损伤,从而提高后续形成的互连结构的性能。
进一步地,在形成互连结构后,在所述半导体衬底上的金属层中的第二开口中填充满层间介质层。相较于现有通过刻蚀层间介质层形成沟槽,之后向层间介质层的沟槽内填充金属材料形成互连结构的技术方案,本发明无需设置刻蚀层间介质层以形成沟槽的工序,从而减少了刻蚀步骤对层间介质层的损伤,提高后续形成的半导体器件性能。
附图说明
图1和图2是现有技术一种互连结构的形成方法中各步骤的结构示意图;
图3~图11是本发明互连结构的形成方法一实施例的结构示意图。
具体实施方式
如背景技术所述,现有技术形成的互连结构的金属材料的电阻率较高,从而影响半导体器件性能,难以满足半导体器件发展要求。
分析其原因,现有互连结构制备工艺中,通过向介质层内开设的沟槽内填充金属材料的方式以形成的互连结构,在金属材料形成过程中,介质层限定了金属材料的形成空间,形成的金属材料的厚度较小,使形成的金属材料中金属晶粒的尺寸较小,在互连结构通电后,电子容易在所述金属晶粒的相交界面处发生电子散射,从而增加了互连结构的电阻率。
为了解决上述问题,本发明提供了一种互连结构的形成方法,包括:提供半导体衬底;在半导体衬底上形成金属层;在所述金属层上形成第一掩模层,所述第一掩模层内形成有贯穿所述第一掩模层厚度的第一开口;在所述第一掩模层的第一开口中形成第二掩模层;在所述第一掩模层上形成第三掩模层,所述第三掩模层完全覆盖所述第二掩膜层;以所述第三掩模层为掩模,去除第三掩模层露出的第一掩模层和部分厚度的金属层,在所述金属层内形成第二开口;去除所述第三掩模层;去除所述第一掩模层;以所述第二掩模层为掩模刻蚀所述金属层,减薄第二掩模层露出的金属层,使第二开口底部金属层去除,以在所述半导体衬底上形成互连结构。
本发明先在半导体衬底上形成金属层,之后通过刻蚀金属层形成互连结构,相较于现有的在介质层内形成的沟槽中填充金属材料形成互连结构的方案,金属层的厚度不受介质层厚度的限制,可以半导体衬底上形成厚度较大的金属层,而厚度较大的金属层具有较大尺寸的金属晶粒(grain),较大尺寸的金属晶粒之间的晶粒相交界面(grain boundary)较小,从而可以减少电子散射现象,进而降低互连结构的电阻率。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图3~图11是本发明互连结构的形成方法一实施例的结构示意图。
先参考图3所示,本实施例提供的互连结构的形成方法包括:
提供半导体衬底20。
本实施例中,所述半导体衬底20包括:半导体基底、或是半导体基底和形成于半导体基底内或半导体基底表面的半导体元器件。所述半导体元器件包括CMOS器件,所述CMOS器件包括晶体管、存储器、电容器或电件,和用于使所述半导体元器件电连接的电互连结构。
所述半导体基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底,所述半导体基底材料并不限定本发明的保护范围。
请继续参考图3,在所述半导体衬底20上形成金属层21。所述金属层21的厚度为H1。
本实施例中,所述金属层21的形成工艺为电镀工艺。
可选地,所述金属层21为铜层。其形成工艺具体包括:先采用物理气相沉积工艺(Physical Vapor Diposition,PVD)在所述半导体衬底20上形成一层铜籽晶层(图中未显示),之后将所述半导体衬底20放置在电镀槽内,采用铜电镀工艺,在所述铜籽晶层的基础上继续形成金属铜,从而形成所述金属层21。
采用电镀工艺可有效提高形成金属铜的效率,当然,在其他实施例中,可直接采用PVD工艺直接在所述半导体衬底20上形成特定厚度的铜层。其皆为本发明的保护范围。
相比与传统地在介质层的沟槽内形成金属铜的工艺,本实施例中,在所述半导体衬底20上直接形成铜层的工艺,在铜层的形成过程中,给铜晶粒提供了更大的生长空间(如提高形成金属层21的厚度),从而使金属层21中形成尺寸较大的金属晶粒,较大的金属晶粒可减小电子散射现象,从而降低后续形成的互连结构的电阻率。
参考图4所示,在所述铜层21上形成第一掩模层23,第一掩模层23具有贯穿所述第一掩模层23厚度的第一开口31。
本实施例中,所述第一掩模层23的材料为氮化铜(Cu3N)。在后续采用湿法刻蚀工艺去除氮化铜时,氮化铜和铜具有较高的刻蚀比,氮化铜的蚀刻速率远远大于铜的刻蚀速率,因而在去除第一掩模层23时,可有效减少金属层的损伤,从而提高后续形成的互连结构的性能。
可选地,本实施例中,在所述金属层21上形成所述第一掩模层23之前,先在所述金属层21上形成阻挡层22,之后在所述阻挡层22上形成所述第一掩模层23。所述阻挡层22可有效降低所述铜层21和第一掩模层23之间的原子扩散现象。
本实施例中,所述阻挡层22的材料为氧化硅。
具体地,形成所述第一掩膜层23的步骤包括:在半导体衬底20上形成掩模材料层,在所述掩模材料层上形成第一光刻胶层,经曝光显影工艺后,在所述第一光刻胶层内形成第一开口图案;之后,沿所述第一开口图案刻蚀所述掩模材料层和阻挡层22,在所述掩模材料层和阻挡层22内形成第一开口31,具有所述第一开口31的掩模材料层形成第一掩膜层23。
接着参考图5所示,在所述第一掩模层23的第一开口31内形成第二掩模层24。
本实施例中,所述第二掩模层24的形成工艺包括,在所述第一掩模层23的第一开口31内填充所述第二掩模层24,直至所述第二掩模层24覆盖所述第一掩模层23。
本实施例中,所述第二掩模层24的材料可为旋涂氧化物(Spin-on Oxide)。具体地,本实施例中的旋涂氧化物可采用DUO(Deep Ultraviolet Oxide),DUO是以硅氧烷为基础的聚合物。可以采用旋涂的方法形成所述第二掩模层24。
结合参考图6所示,在所述第二掩模层24的表面形成第三掩模层25,所述第三掩模层25完全覆盖位于所述第一掩模层23的第一开口31内的第二掩模层24。所述第三掩模层25内形成有贯穿所述第三掩模层25厚度的第二开口图案32,所述第二开口图案32露出部分的第二掩模层24。
本实施例中,所述第三掩模层25的材料为光刻胶,形成所述第二开口图案32的工艺为显影、曝光工艺,其为本领域的成熟技术,在此不再赘述。
接着参考图7所示,以所述第三掩模层25为掩模,沿着所述第二开口图案32刻蚀所述第二掩模层24,第一掩模23,阻挡层22以及所述金属层21,在所述金属层21内形成第二开口211。
本实施例中,所述第二开口211的深度为H2,所述第二开口211为后续形成的互连结构水平部分和竖直部分提供高度差。
本实施例中,刻蚀所述第二掩模层24,第一掩模层23,阻挡层22以及所述金属层21的工艺为干法刻蚀工艺。
所述干法刻蚀工艺具体包括:采用含有氯气(Cl2)的气体对所述金属层21进行刻蚀,刻蚀的功率为100~2000w、偏置电压为0~500w、气压为1~500mtorr,其中,氯气的流量为1~500sccm。
进一步地,所述刻蚀气体还可包括辅助气体,所述辅助气体包括氧气(O2)、氢气(H2)、氮气(N2)或氩气(Ar)中的一种或多种。其中,所述氧气的流量为0~200sccm,氮气的流量为0~500sccm,氢气的流量为0~1000sccm,氩气的流量为0~500sccm。
参考图8所示,在所述金属层21内形成所述第二开口211后,去除第三掩模层25;之后去除所述第一掩模层23上方的第二掩模层24,保留所述第一掩模层23内的第二掩模层241,露出第二掩模层241和所述第一掩模层23的表面。
本实施例中,去除所述第三掩模层25的工艺可选为湿法刻蚀工艺,或是灰化工艺;去除所述第一掩模层22上方的第二掩模层24的工艺可选为化学机械研磨工艺(CMP)。上述工艺为本领域的成熟技术,在此不再赘述。
参考图9所示,露出位于所述第一开口31内的第二掩模层241的表面后,去除所述第一掩模层23和阻挡层22,露出所述金属层21,所述第二掩模层241凸起于所述金属层21表面。
本实施例中,去除所述第一掩模层23和阻挡层22的工艺为湿法刻蚀工艺。
本实施例中,去除所述第一掩模层23的湿法刻蚀工艺采用氯化氢(HCl)溶液为湿法刻蚀试剂。
本实施例中,所述第一掩模层23的材料为氮化铜,阻挡层22的材料为氧化硅,第二掩模层241为DUO,采用氯化氢为湿法刻蚀剂的湿法刻蚀工艺中,氮化铜、氧化硅、铜以及DUO具有较大的刻蚀选择比,氮化铜的以及氧化硅的刻蚀速率远远大于铜和DUO的刻蚀速率,其中,所述氮化铜与铜的刻蚀速率比大于3000。因而在去除所述第一掩模层23时,可有效降低金属层21和DUO的损伤。
结合参考图9和图10所示,在去除所述第一掩模层23后,以剩余的所述第二掩模层241为掩模,刻蚀所述第二掩模层241露出的所述金属层21,以减薄金属层21的厚度,直至去除所述第二开口211内的金属层,露出所述半导体衬底20,在所述半导体衬底20上剩余的金属层形成互连结构213。
本实施例中,刻蚀所述金属层21的工艺为干法刻蚀工艺。
所述干法刻蚀工艺具体包括:采用含有氯气(Cl2)的气体为干法刻蚀剂,刻蚀的功率为100~2000w、偏置电压为0~500w、气压为1~500mtorr,其中,氯气的流量为1~500sccm。进一步地,所述刻蚀气体还可包括辅助气体,所述辅助气体包括氧气(O2)、氢气(H2)、氮气(N2)或氩气(Ar)中的一种或多种。其中,所述氧气的流量为0~200sccm,氮气的流量为0~500sccm,氢气的流量为0~1000sccm,氩气的流量为0~500sccm。
在上述刻蚀步骤中,去除了原先位于金属层21的第二开口211内的金属层,减薄了其余第二掩模层241露出的金属层,减薄后剩余的金属层为互连结构213的水平部分2132,第二掩模层241覆盖的金属层为互连结构213的垂直部分2131。
本实施例中,所述互连结构213水平部分2132的厚度为H3,H3大致为H1与H2的差。(结合参考图3和图7)。
结合参考图11所示,形成所述互连结构213后,去除剩余的所述第二掩模层241。
本实施例中,去除所述第二掩模层241的工艺为湿法刻蚀工艺。采用湿法刻蚀工艺可在去除所述第二掩模层241时,降低金属层21的损伤。
具体地,本实施例中,去除所述第二掩模层241的湿法刻蚀剂为CLK888溶液。
在去除所述第二掩模层241后,向所述第二开口211填充层间介质层40,以实现互连结构213的绝缘。
具体地,形成的层间介质层40时,层间介质层的材料还会覆盖于所述213的表面,后续可以通过CMP等工艺去除多余的层间介质层材料,以露出所述互连结构213的表面。
本实施例中,所述介质层40的可选为氧化硅等常用的介电材料。可选地,所述介质层40的材料为低K介电材料(K值小于3)或是超低K介电材料(K值小于2.6),如具有多孔结构的掺碳的氧化硅等材料,从而降低后续形成的半导体器件的互连结构的寄生电容,减少信号在互连结构内传输时发生的电阻电容延迟(RC Delay)效应。所述层间介质层40的制备工艺为本领域的成熟工艺,在此不再赘述。
需要说明注意的是,参考图6所示,在本实例中,所述第二掩模层24填充满所述第一掩模层23的第一开口31,且覆盖所述第一掩模层23,所述第三掩模层25覆盖于所述第二掩模层24表面。
在本发明的另一个实施例中,所述第二掩模层24可以部分填充所述第一开口31或刚好完全填充所述第一开口31,而不覆盖第一掩模层24。之后可直接在所述第一掩模层24的表面形成第三掩模层25。这些简单的改变均在本发明的保护范围内。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种互连结构的形成方法,其特征在于,包括:
提供半导体衬底;
在半导体衬底上形成金属层;
在所述金属层上形成第一掩模层,所述第一掩模层内形成有贯穿所述第一掩模层厚度的第一开口;
在所述第一掩模层的第一开口中形成第二掩模层;
在所述第一掩模层上形成第三掩模层,所述第三掩模层完全覆盖所述第二掩膜层;
以所述第三掩模层为掩模,去除第三掩模层露出的第一掩模层和部分厚度的金属层,在所述金属层内形成第二开口;
去除所述第三掩模层;
去除所述第一掩模层;
以所述第二掩模层为掩模刻蚀所述金属层,减薄第二掩模层露出的金属层,使第二开口底部金属层去除,以在所述半导体衬底上形成互连结构。
2.如权利要求1所述的互连结构的形成方法,其特征在于,刻蚀所述金属层的工艺为干法刻蚀工艺。
3.如权利要求2所述的互连结构的形成方法,其特征在于,所述干法刻蚀工艺包括:采用含有氯气的气体为干法刻蚀剂。
4.如权利要求3所述的互连结构的形成方法,其特征在于,所述干法刻蚀工艺还包括辅助气体,所述辅助气体包括氧气、氢气、氮气或氩气中的一种或多种。
5.如权利要求3所述的互连结构的形成方法,其特征在于,采用氯气进行干法刻蚀的步骤中,功率为100~2000w、偏置电压为0~500w、气压为1~500mtorr,氯气的流量为1~500sccm。
6.如权利要求1所述的互连结构的形成方法,其特征在于,在所述第一掩模层的第一开口中形成第二掩模层的步骤包括:在所述第一掩模层的第一开口内填充满所述第二掩模层,且所述第二掩模层覆盖所述第一掩模表面;
在去除所述第三掩模层之后,去除所述第一掩模层之前,所述形成方法还包括:去除所述第一掩模层上的第二掩模层,直至露出所述第一掩模层。
7.如权利要求6所述的互连结构的形成方法,其特征在于,去除所述第一掩模层上的第二掩模层的工艺为化学机械研磨工艺。
8.如权利要求1所述的互连结构的形成方法,其特征在于,在半导体衬底上形成金属层的步骤包括:采用电镀工艺形成所述金属层。
9.如权利要求1所述的互连结构的形成方法,其特征在于,所述第一掩模层的材料为氮化铜。
10.如权利要求1所述的互连结构的形成方法,其特征在于,去除所述第一掩模层的工艺为湿法刻蚀工艺。
11.如权利要求10所述的互连结构的形成方法,其特征在于,所述湿法刻蚀工艺采用氯化氢溶液为湿法刻蚀剂。
12.如权利要求1所述的互连结构的形成方法,其特征在于,在所述第一掩模层和半导体衬底之间还包括阻挡层。
13.如权利要求12所述的互连结构的形成方法,其特征在于,所述阻挡层的材料为氧化硅。
14.如权利要求1所述的互连结构的形成方法,其特征在于,所述金属层为铜层。
15.如权利要求1所述的互连结构的形成方法,其特征在于,所述形成方法还包括:在所述金属层的第二开口内填充层间介质层。
16.如权利要求15所述的互连结构的形成方法,其特征在于,所述层间介质层的材料为低K介电材料或是超低K介电材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410133367.0A CN104979270B (zh) | 2014-04-03 | 2014-04-03 | 互连结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410133367.0A CN104979270B (zh) | 2014-04-03 | 2014-04-03 | 互连结构的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104979270A true CN104979270A (zh) | 2015-10-14 |
CN104979270B CN104979270B (zh) | 2017-12-29 |
Family
ID=54275656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410133367.0A Active CN104979270B (zh) | 2014-04-03 | 2014-04-03 | 互连结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104979270B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1885522A (zh) * | 2005-06-22 | 2006-12-27 | 旺宏电子股份有限公司 | 导线的制造方法与结构 |
US20080318437A1 (en) * | 2007-06-20 | 2008-12-25 | Kim Chan Bae | Method for manufacturing semiconductor device utilizing low dielectric layer filling gaps between metal lines |
CN102569168A (zh) * | 2010-12-23 | 2012-07-11 | 无锡华润上华半导体有限公司 | 金属互连线的制作方法 |
CN103515308A (zh) * | 2012-06-27 | 2014-01-15 | 南亚科技股份有限公司 | 铜内连结构及其制造方法 |
-
2014
- 2014-04-03 CN CN201410133367.0A patent/CN104979270B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1885522A (zh) * | 2005-06-22 | 2006-12-27 | 旺宏电子股份有限公司 | 导线的制造方法与结构 |
US20080318437A1 (en) * | 2007-06-20 | 2008-12-25 | Kim Chan Bae | Method for manufacturing semiconductor device utilizing low dielectric layer filling gaps between metal lines |
CN102569168A (zh) * | 2010-12-23 | 2012-07-11 | 无锡华润上华半导体有限公司 | 金属互连线的制作方法 |
CN103515308A (zh) * | 2012-06-27 | 2014-01-15 | 南亚科技股份有限公司 | 铜内连结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104979270B (zh) | 2017-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
JP2009528690A (ja) | 誘電材料における金属配線 | |
KR20100122701A (ko) | 반도체 소자의 제조방법 | |
CN105575887B (zh) | 互连结构的形成方法 | |
JP2014533000A (ja) | 低誘電率配線層に基板貫通ビアのパターンを形成するための低誘電率誘電体保護スペーサ | |
KR20190064375A (ko) | 도전성 피처 형성 및 구조물 | |
TW201501210A (zh) | 包含接觸結構與形成於接觸蝕刻停止層之側壁上之保護層的半導體設備 | |
US9576852B2 (en) | Integrated circuits with self aligned contacts and methods of manufacturing the same | |
CN104752329A (zh) | 互连结构的形成方法 | |
CN103515300A (zh) | 金属互连工艺中形成空气间隙的制造方法 | |
CN105489590A (zh) | 嵌入式金属-绝缘体-金属电容器 | |
CN104617035A (zh) | 半导体器件的形成方法 | |
CN105789111A (zh) | 半导体结构的形成方法 | |
KR102274848B1 (ko) | 배리어층 제거 방법 및 반도체 구조체 형성 방법 | |
CN103377991B (zh) | 沟槽的形成方法 | |
CN103066014A (zh) | 一种铜/空气隙的制备方法 | |
US20120199980A1 (en) | Integrated circuits having interconnect structures and methods for fabricating integrated circuits having interconnect structures | |
CN104143528A (zh) | 互连结构的形成方法 | |
CN103839884A (zh) | 半导体器件结构及其形成方法 | |
CN104347489A (zh) | 导电插塞的形成方法 | |
CN104979270A (zh) | 互连结构的形成方法 | |
JP2005005697A (ja) | 半導体装置の製造方法 | |
CN109755175B (zh) | 互连结构及其形成方法 | |
CN105655288A (zh) | 半导体结构的形成方法 | |
CN105336676B (zh) | 接触插塞的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |