CN104979226B - 一种铜的混合键合方法 - Google Patents

一种铜的混合键合方法 Download PDF

Info

Publication number
CN104979226B
CN104979226B CN201510355091.5A CN201510355091A CN104979226B CN 104979226 B CN104979226 B CN 104979226B CN 201510355091 A CN201510355091 A CN 201510355091A CN 104979226 B CN104979226 B CN 104979226B
Authority
CN
China
Prior art keywords
insulating layer
substrate
metallic
copper
metallic conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510355091.5A
Other languages
English (en)
Other versions
CN104979226A (zh
Inventor
梅绍宁
程卫华
朱继锋
陈俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201510355091.5A priority Critical patent/CN104979226B/zh
Publication of CN104979226A publication Critical patent/CN104979226A/zh
Application granted granted Critical
Publication of CN104979226B publication Critical patent/CN104979226B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种铜的混合键合方法。本发明在需要键合的两片晶圆表面，采用传统的后端铜互联技术，制造平坦的铜和绝缘体平面，并使两片晶圆上的铜图形一一对应；在晶圆混合键合过程中，首先实现晶圆键合，即晶圆绝缘体之间的键合，其次将键合后的晶圆放置在高温下退火，使热膨胀系数大于绝缘体的铜受到绝缘体键合界面的压缩，在温度和压力的共同作用下，使两边铜金属接近、压缩并熔合成一体，从而达到两边铜导体合二为一的结构。本发明用于与传统集成电路兼容的机器与制程中，实现混合键合过程中的金属互联问题，通过上下衬底的金属晶粒熔合成一体，大大减小了跨晶圆的导线电阻及延迟，为后续步骤提供了较好的工艺基础。

Description

一种铜的混合键合方法
技术领域
本发明涉及一种键合方法，特别涉及一种铜的混合键合方法。
背景技术
随着人们对电子产品的要求向小型化、多功能、环保型等方向的发展，人们努力寻求将电子***越做越小，集成度越来越高，功能越做越多，越来越强。由此产生了许多新技术、新材料和新设计，例如三维堆叠封装等技术就是这些技术的典型代表。在超大规模集成电路发展日益接近物理极限的情况下，于物理尺寸和成本方面都具有优势的三维集成电路是延长摩尔定律并解决先进封装问题的有效途径。三维堆叠封装结构可直接将多个裸芯片或者衬底通过键合的方式堆叠起来，实现在三维方向上的金属互连结构，大大减小互连距离，提高传输速度，从而实现一个***或者某个功能在三维结构上的集成。而晶圆键合技术正是三维电路集成的关键技术之一，尤其是混合键合技术可以在两片晶圆键合的同时实现数千个芯片的内部互联，极大改善芯片性能并节约成本，而怎样实现晶圆之间金属电路的内部互联则是混合键合技术应用中重点要解决的问题。
发明内容
本发明所要解决的技术问题是提供一种铜的混合键合技术，解决现有技术中难以实现晶圆之间金属电路的内部互联的技术问题。
本发明解决上述技术问题的技术方案如下：一种铜的混合键合方法，包括以下步骤：
步骤一，提供待混合键合的上衬底和待混合键合的下衬底，所述上衬底底部和所述下衬底顶部均具有绝缘层；
步骤二，在上衬底底部的绝缘层上形成多个第一金属导体，所述多个第一金属导体分别具有第一端面，所述第一端面均比周围绝缘层表面稍低，形成第一凹陷；
步骤三，在下衬底顶部的绝缘层上形成多个第二金属导体，所述多个第二金属导体分别具有第二端面，所述第二端面均比周围绝缘层表面稍低，形成第二凹陷；所述下衬底绝缘层上第二金属导体的位置与所述上衬底绝缘层上第一金属导体的位置一一对应；
步骤四，对所述上下衬底进行清洗，去除所述上衬底和所述下衬底上附着的沾污物；
步骤五，将经步骤四处理的上下衬底对准，通过键合装置施加压力，使所述上衬底的绝缘层和所述下衬底的绝缘层键合在一起，形成稳固的预键合结构；
步骤六，将预键合后的上下衬底进行退火，所述第一金属导体和第二金属导体在温度和绝缘体压力的作用下熔合成一体。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步，所述步骤四还包括：在清洗后的上衬底的绝缘层和清洗后的下衬底的绝缘层上形成亲水性活性表面。
进一步，所述第一凹陷的深度范围为1～100nm，所述第二凹陷的深度范围为1～100nm。
进一步，所述第一凹陷的深度范围为1～10nm，所述第二凹陷的深度范围为1～10nm。
进一步，所述上下衬底上的绝缘层为二氧化硅绝缘层、氮化硅绝缘层、氮氧化硅绝缘层、碳化硅绝缘层或碳搀杂氧化硅介质层。
进一步，所述第一金属导体和第二金属导体均为金属铜、金属铝或金属锌。
进一步，形成第一金属导体或形成第二金属导体分别包括以下步骤：
步骤a，在所述上下衬底的绝缘层上分别刻蚀形成金属互连线沟槽；
步骤b，溅镀填充金属铝、金属锌或者电镀填充金属铜，充满所述金属互连线沟槽，并覆盖所述绝缘层形成金属层；
步骤c，采用化学机械平坦化工艺对所述金属层进行处理至露出所述绝缘层，且金属层表面与绝缘层之间形成凹陷。
进一步，所述第一金属导体的深度范围为0.1um～5um；所述第二金属导体的深度范围为0.1um～5um。
进一步，所述步骤五中，施加的压力为1～50千牛顿。
进一步，所述步骤六中，退火温度范围为200～450℃，退火时间大于0.15小时。
本发明的有益效果是：本发明的技术方案可以用于与传统集成电路兼容的机器与制程中，实现混合键合过程中的金属互联问题，通过上下衬底的金属晶粒熔合成一体，大大减小了跨晶圆的导线电阻及延迟，为后续步骤提供了较好的工艺基础。
附图说明
图1为本发明混合键合方法的流程图；
图2a至图2c为本发明实施例两衬底完成混合键合的工艺过程对应的结构示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
本发明在需要键合的晶圆表面，使用传统的后端铜互联技术，制造平坦的铜和绝缘体，比如二氧化硅绝缘层平面，并确保两片晶圆上的铜图形一一对应。在晶圆混合键合过程中，首先实现晶圆键合，即是晶圆二氧化硅绝缘层界面与二氧化硅绝缘层界面的键合；其次将键合后的晶圆放置在高温下退火，由于铜和绝缘体之间热膨胀系数(CTE)之间的差异，具备更大热膨胀系数的铜受到绝缘体键合界面的压缩，在温度和压力的共同作用下，使两边铜金属接近、压缩并熔合，在特殊条件下，还可以使两边的铜晶粒熔合成一体，从而达到两边铜导体合二为一的结构，大大减小跨晶圆的导线电阻及延迟。
如图1所示，为本发明实施例一种铜的混合键合方法的流程示意图，图2a至图2c为本发明实施例两衬底完成混合键合的工艺过程对应的结构示意图，包括以下步骤：
步骤一，提供待混合键合的上衬底和待混合键合的下衬底，所述上衬底底部和所述下衬底顶部均具有二氧化硅绝缘层；在其他实施例中，绝缘层还可以为氮化硅绝缘层、氮氧化硅绝缘层、碳化硅绝缘层或碳搀杂氧化硅介质层的任意一种。
步骤二，在上衬底底部的绝缘层上形成多个第一金属导体，所述多个第一金属导体01分别具有第一端面，所述第一端面均比周围绝缘层表面稍低，形成第一凹陷02，如图2a所示；本实施例中，优选的，所述第一金属导体01为金属铜，所述第一金属导体01的深度为2um，所述第一凹陷02的深度为10nm，在其他实施例中，所述第一金属导体01可以为金属铝或者金属锌，第一金属导体01的深度为0.1um～5um间的任意值，所述第一凹陷02的深度为1～100nm间的任意值，例如在其他实施例中，所述第一凹陷02可以为30nm、50nm、80nm、100nm等等。
步骤三，在下衬底顶部的绝缘层上形成多个第二金属导体03，所述多个第二金属导体03分别具有第二端面，所述第二端面均比周围绝缘层表面稍低，形成第二凹陷04，如图2a所示；所述下衬底绝缘层上第二金属导体03的位置与所述上衬底绝缘层上多第一金属导体的位置一一对应；本实施例中，优选的，所述第二金属导体为金属铜，所述第二金属导体03的深度为2um，所述第二凹陷04的深度为10nm，在其他实施例中，所述第二金属导体03可以为金属铝或者金属锌，第二金属导体03的深度为0.1um～5um间的任意值，所述第二凹陷04的深度为1～100nm间的任意值，例如所述第二凹陷04为30nm、50nm、80nm、100nm等等。
步骤四，对所述上下衬底进行清洗，去除所述上衬底和所述下衬底上附着的沾污物，并在所述上衬底的绝缘层和所述下衬底的绝缘层上形成亲水性活性表面。
步骤五，将经步骤四处理的上下衬底对准，通过键合装置施加30千牛顿压力，使所述上衬底的绝缘层和所述下衬底的绝缘层键合在一起，形成稳固的预键合结构，如图2b所示；在其他实施例中，所施加的压力范围在1千牛顿～50千牛顿的任意值，例如10千牛顿、20千牛顿、35千牛顿、45千牛顿等等，使所述上衬底的绝缘层和所述下衬底的绝缘层键合在一起。
步骤六，将预键合后的上下衬底进行退火，所述第一金属导体和第二金属导体在温度和绝缘体压力的作用下熔合成一体,如图2c所示。本实施例中，退火温度为300℃，退火半小时，退火温度达到金属铜的热膨胀会产生挤压从而实现界面接触及铜的晶粒融合。在其他实施例中，采用的退火温度为200～450℃间的任意值，退火时间大于0.15小时即可。
以下为本实施例形成第一金属导体和/或第二金属导体的流程示意图，分别包括以下步骤：
步骤a，在所述上下衬底的二氧化硅绝缘层上分别刻蚀形成金属互连线沟槽；
步骤b，电镀填充金属铜充满所述金属互连线沟槽，并覆盖所述二氧化硅绝缘层形成覆铜层；
步骤c，对所述覆铜层进行化学机械平坦化处理至露出所述二氧化硅绝缘层，步骤c进行完成后，由于金属层与绝缘物质硬度之间的差异，金属层表面与二氧化硅绝缘层之间即形成凹陷。
本发明的技术方案可以用于与传统集成电路兼容的机器与制程中，实现混合键合过程中的金属互联问题，通过上下衬底的金属晶粒熔合成一体，大大减小了跨晶圆的导线电阻及延迟，为后续步骤提供了较好的工艺基础。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种铜的混合键合方法，包括以下步骤：
步骤一，提供待混合键合的上衬底和待混合键合的下衬底，所述上衬底底部和所述下衬底顶部均具有绝缘层；
步骤二，在上衬底底部的绝缘层上形成多个第一金属导体，所述多个第一金属导体分别具有第一端面，所述第一端面均比周围绝缘层表面稍低，形成第一凹陷，所述第一凹陷的深度范围为50～100nm；
步骤三，在下衬底顶部的绝缘层上形成多个第二金属导体，所述多个第二金属导体分别具有第二端面，所述第二端面均比周围绝缘层表面稍低，形成第二凹陷，所述第二凹陷的深度范围为50～100nm；所述下衬底绝缘层上第二金属导体的位置与所述上衬底绝缘层上第一金属导体的位置一一对应；
步骤四，对所述上下衬底进行清洗，去除所述上衬底和所述下衬底上附着的沾污物；
步骤五，将经步骤四处理的上下衬底对准，通过键合装置施加压力，使所述上衬底的绝缘层和所述下衬底的绝缘层键合在一起，形成稳固的预键合结构；
步骤六，将预键合后的上下衬底进行退火，所述第一金属导体和第二金属导体在温度和绝缘体压力的作用下熔合成一体。
2.根据权利要求1所述的混合键合方法，其特征在于：所述步骤四还包括：在清洗后的上衬底的绝缘层和清洗后的下衬底的绝缘层上形成亲水性活性表面。
3.根据权利要求1所述的混合键合方法，其特征在于：所述上下衬底上的绝缘层为二氧化硅绝缘层、氮化硅绝缘层、氮氧化硅绝缘层、碳化硅绝缘层或碳搀杂氧化硅介质层。
4.根据权利要求1所述的混合键合方法，其特征在于：所述第一金属导体和第二金属导体均为金属铜、金属铝或金属锌。
5.根据权利要求1～4任一所述的混合键合方法，形成第一金属导体或形成第二金属导体分别包括以下步骤：
步骤a，在所述上下衬底的绝缘层上分别刻蚀形成金属互连线沟槽；
步骤b，溅镀填充金属铝、金属锌或者电镀填充金属铜，充满所述金属互连线沟槽，并覆盖所述绝缘层形成金属层；
步骤c，采用化学机械平坦化工艺对所述金属层进行处理至露出所述绝缘层，且金属层表面与绝缘层之间形成凹陷。
6.根据权利要求5所述的混合键合方法，其特征在于：所述第一金属导体的深度范围为0.1um～5um；所述第二金属导体的深度范围为0.1um～5um。
7.根据权利要求5所述的混合键合方法，其特征在于：所述步骤五中，施加的压力为1～50千牛顿。
8.根据权利要求5所述的混合键合方法，其特征在于：所述步骤六中，退火温度范围为200～450℃，退火时间大于0.15小时。
CN201510355091.5A 2015-06-24 2015-06-24 一种铜的混合键合方法 Active CN104979226B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510355091.5A CN104979226B (zh) 2015-06-24 2015-06-24 一种铜的混合键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510355091.5A CN104979226B (zh) 2015-06-24 2015-06-24 一种铜的混合键合方法

Publications (2)

Publication Number Publication Date
CN104979226A CN104979226A (zh) 2015-10-14
CN104979226B true CN104979226B (zh) 2018-09-07

Family

ID=54275619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510355091.5A Active CN104979226B (zh) 2015-06-24 2015-06-24 一种铜的混合键合方法

Country Status (1)

Country Link
CN (1) CN104979226B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957836A (zh) * 2016-06-01 2016-09-21 格科微电子（上海）有限公司 半导体器件的扇出型晶圆级封装方法
CN111933533B (zh) * 2020-08-17 2021-06-04 长江存储科技有限责任公司 半导体封装结构及其制造方法
CN113299601A (zh) * 2021-05-21 2021-08-24 浙江集迈科微电子有限公司 一种多层转接板的晶圆级焊接工艺
CN113517263A (zh) * 2021-07-12 2021-10-19 上海先方半导体有限公司 一种堆叠结构及堆叠方法
CN115332169B (zh) * 2022-10-17 2023-01-03 盛合晶微半导体(江阴)有限公司 半导体互连结构的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0610709B1 (de) * 1993-02-11 1998-06-10 Siemens Aktiengesellschaft Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
CN103456652A (zh) * 2013-09-13 2013-12-18 华进半导体封装先导技术研发中心有限公司 混合键合实现方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3440057B2 (ja) * 2000-07-05 2003-08-25 唯知 須賀 半導体装置およびその製造方法
US6887769B2 (en) * 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US6661085B2 (en) * 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
FR2913145B1 (fr) * 2007-02-22 2009-05-15 Stmicroelectronics Crolles Sas Assemblage de deux parties de circuit electronique integre
US8802538B1 (en) * 2013-03-15 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for hybrid wafer bonding
FR3011679B1 (fr) * 2013-10-03 2017-01-27 Commissariat Energie Atomique Procede ameliore d'assemblage par collage direct entre deux elements, chaque element comprenant des portions de metal et de materiaux dielectriques
CN104167353A (zh) * 2014-08-08 2014-11-26 武汉新芯集成电路制造有限公司 键合衬底表面的处理方法
CN104167372A (zh) * 2014-08-08 2014-11-26 武汉新芯集成电路制造有限公司 一种混合键合方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0610709B1 (de) * 1993-02-11 1998-06-10 Siemens Aktiengesellschaft Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
CN103456652A (zh) * 2013-09-13 2013-12-18 华进半导体封装先导技术研发中心有限公司 混合键合实现方法

Also Published As

Publication number Publication date
CN104979226A (zh) 2015-10-14

Similar Documents

Publication Publication Date Title
CN103972159B (zh) 三维封装结构及其形成方法
CN107622982B (zh) 芯片封装结构及其制造方法
CN104979226B (zh) 一种铜的混合键合方法
CN100561709C (zh) 三维集成电路的形成方法
TWI668825B (zh) 半導體封裝及其製造方法
CN107039372A (zh) 半导体结构及其形成方法
CN105185719B (zh) 一种锁扣式混合键合方法
CN103426732A (zh) 低温晶圆键合的方法及通过该方法形成的结构
CN203085525U (zh) 可用于堆叠的集成电路
JP2011527512A (ja) 半導体素子の製造方法および半導体素子
US9287225B2 (en) Semiconductor device and manufacturing method thereof
CN103824867B (zh) 电连接晶圆的方法和用该方法制造的半导体设备
CN102208438A (zh) 近乎无衬底的复合功率半导体器件及其方法
CN103681609A (zh) 集成电路、芯片封装以及用于制造集成电路的方法
US11817306B2 (en) Method for manufacturing semiconductor package with air gap
CN102931158A (zh) 芯片封装结构
CN109390353A (zh) 半导体元件及其制作方法
CN104992910B (zh) 一种金属突刺混合键合方法
CN104900543B (zh) 一种半导体器件及其制备方法
CN102683264B (zh) 半导体结构的制作方法
CN110875204B (zh) 晶圆级封装方法以及封装结构
CN110875201B (zh) 晶圆级封装方法以及封装结构
CN115732469A (zh) 用于半导体裸片组合件的放热反应性接合及相关联***及方法
WO2011148445A1 (ja) 半導体装置及びその製造方法
US8017497B2 (en) Method for manufacturing semiconductor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China