CN107622982B - 芯片封装结构及其制造方法 - Google Patents

芯片封装结构及其制造方法 Download PDF

Info

Publication number
CN107622982B
CN107622982B CN201710352155.5A CN201710352155A CN107622982B CN 107622982 B CN107622982 B CN 107622982B CN 201710352155 A CN201710352155 A CN 201710352155A CN 107622982 B CN107622982 B CN 107622982B
Authority
CN
China
Prior art keywords
chip
molding layer
layer
conductive pillar
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710352155.5A
Other languages
English (en)
Other versions
CN107622982A (zh
Inventor
陈威宇
黄立贤
苏安治
陈宪伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107622982A publication Critical patent/CN107622982A/zh
Application granted granted Critical
Publication of CN107622982B publication Critical patent/CN107622982B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种芯片封装结构，芯片封装结构包括：一第一芯片、一第二芯片及一第三芯片。第二芯片位于第一芯片与第三芯片之间。此芯片封装结构包括一第一模塑层围绕第一芯片。此芯片封装结构包括一第二模塑层围绕第二芯片。此芯片封装结构包括一第三模塑层围绕第三芯片、第一模塑层及第二模塑层。

Description

芯片封装结构及其制造方法
技术领域
本公开实施例涉及一种半导体技术，且特别涉及一种芯片封装结构及其制造方法。
背景技术
半导体集成电路(IC)工业已经经历了快速增长。IC材料和设计中的技术进展已经产生了多代IC。每一代IC都比前一代IC具有更小和更复杂的电路。然而，这些进展也已增加处理和制造IC的复杂度。
在IC演进的过程中，功能密度(即，每芯片面积的内连装置的数量)普遍增大，而几何尺寸(即，可以使用制造工艺产生的最小部件(或线))却减小。这种按比例缩小工艺通常因生产效率提高及相关成本降低而带来了益处。
然而，由于特征部件(feature)尺寸不断减小，制造工艺变得更加难以实施。因此，在尺寸越来越小的情形下形成可靠的半导体装置成为了一种挑战。
发明内容
根据一些实施例，提供一种芯片封装结构，包括︰一第一芯片、一第二芯片及一第三芯片。第二芯片位于第一芯片与第三芯片之间。此芯片封装结构包括一第一模塑层围绕第一芯片。此芯片封装结构包括一第二模塑层围绕第二芯片。此芯片封装结构包括一第三模塑层围绕第三芯片、第一模塑层及第二模塑层。
根据一些实施例，本公开提供一种芯片封装结构，包括︰一第一芯片、一第二芯片及一第三芯片。第二芯片位于第一芯片与第三芯片之间。此芯片封装结构包括一第一模塑层围绕第一芯片及第二芯片。第一模塑层为单层结构。此芯片封装结构包括一第二模塑层围绕第三芯片及第一模塑层。第一模塑层的一第一下表面及第二模塑层的一第二下表面为共平面。
根据一些实施例，本公开提供一种芯片封装结构结构的制造方法，上述方法包括形成一模塑结构围绕一第一芯片及位于第一芯片上方的一第二芯片。上述方法包括将模塑结构、第一芯片及第二芯片设置于一承载基底上方。上述方法包括提供一第三芯片于第二芯片上。上述方法包括形成一第一模塑层于承载基底上方且围绕第三芯片及模塑结构。第一模塑层及承载基底由不同材料所构成。上述方法包括移除承载基底。
附图说明
图1A至图1H绘示出根据一些实施例的芯片封装结构的制造方法于不同阶段的剖面示意图。
图1C-1及图1H-1绘示出根据一些实施例的图1C及图1H中芯片封装结构的上视图。
图2A至图2H绘示出根据一些实施例的芯片封装结构的制造方法于不同阶段的剖面示意图。
图2B-1及图2H-1绘示出根据一些实施例的图2B及图2H中芯片封装结构的上视图。
附图标记说明：
100、400 封装体
100e 边缘
110、220 承载基底
120、230 粘着层
130、170、240 芯片结构
130a、132b、138a、162、170a、172a、178a、182、212、242a、248a、249a、254 上表面
132、172、242 芯片
132a、146、172b、186、256 下表面
134、174、244、262 介电层
136、176、246 接合垫
138、178、248 内连结构
139、179、249 钝化护层
140、180、250 模塑层
150、190 绝缘层
152、192 孔洞
160、210 导电柱体
132c、172c、144、154、184、194、252 侧壁
200、200a、300、500 芯片封装结构
260 接线结构
264 接线层
266 导电垫
268 导电介层连接窗
270 导电凸块
具体实施方式
以下的公开内容提供许多不同的实施例或范例，以实施本公开的不同特征部件。而以下的公开内容是叙述各个构件及其排列方式的特定范例，以求简化本公开内容。当然，这些仅为范例说明并非用以限定本公开。举例来说，若是以下的公开内容叙述了将一第一特征部件形成于一第二特征部件之上或上方，即表示其包含了所形成的上述第一特征部件与上述第二特征部件是直接接触的实施例，亦包含了尚可将附加的特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与上述第二特征部件可能未直接接触的实施例。另外，本公开内容在各个不同范例中会重复标号及/或文字。重复是为了达到简化及明确目的，而非自行指定所探讨的各个不同实施例及/或配置之间的关系。
再者，在空间上的相关用语，例如＂下方＂、＂之下＂、＂下＂、＂上方＂、＂上＂等等在此处是用以容易表达出本说明书中所绘示的附图中元件或特征部件与另外的元件或特征部件的关系。这些空间上的相关用语除了涵盖附图所绘示的方位外，还涵盖装置于使用或操作中的不同方位。此装置可具有不同方位(旋转90度或其他方位)且此处所使用的空间上的相关符号同样有相应的解释。可理解的是可以在方法进行之前、期间和之后进行额外的操作，并且对于上述方法的其他实施例，可以替换或排除上述一些的操作。
图1A至图1H绘示出根据一些实施例的芯片封装结构的制造方法于不同阶段的剖面示意图。图1C-1及图1H-1绘示出根据一些实施例的图1C及图1H中芯片封装结构的上视图。图1C绘示出根据一些实施例的沿着图1C-1的I-I’剖线的封装体100剖面示意图。图1H绘示出根据一些实施例的沿着图1H-1的I-I’剖线的芯片封装结构300剖面示意图。
如图1A所示，根据一些实施例，提供一承载基底110。根据一些实施例，承载基底110用以在后续的工艺步骤过程中提供临时性的物理及结构支撑。根据一些实施例，承载基底110包括玻璃、氧化硅、氧化铝、或其组合等等。根据一些实施例，承载基底110包括一晶片。
如图1A所示，根据一些实施例，一粘着层120形成于承载基底110上方。根据一些实施例，粘着层120包括任何适合的粘着材料，例如高分子材料。举例来说，根据一些实施例，粘着层120包括紫外(UV)光胶，其暴露于UV光胶时会失去粘性。在一些实施例中，粘着层120包括双面粘性胶带。粘着层120利用层压(lamination)工艺、旋涂工艺或另一适合工艺而形成。
如图1A所示，根据一些实施例，提供多个芯片结构130于粘着层120上方。根据一些实施例，每一芯片结构130包括一芯片132、一介电层134、多个接合垫136、多个内连结构138以及一钝化护层139。根据一些实施例，介电层134形成于芯片132上方。
根据一些实施例，介电层134包括硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化硅酸盐玻璃(FSG)、低介电常数(low-k)材料、多孔介电材料或其组合。根据一些实施例，介电层134可利用化学气相沉积(chemical vapor deposition,CVD)工艺、高密度等离子体化学气相沉积(high density plasma CVD,HDPCVD)工艺、旋涂工艺、溅镀工艺或其组合而形成。
根据一些实施例，接合垫136形成于介电层134内。根据一些实施例，接合垫136电性连接至形成于芯片132内部/上方的装置(未绘示)。根据一些实施例，内连结构138形成于对应的接合垫136上方。
根据一些实施例，内连结构138包括导电柱体或导电凸块。根据一些实施例，钝化护层139形成于介电层134上方且围绕内连结构138。钝化护层139包括高分子材料或另一适合的绝缘材料。
如图1B所示，根据一些实施例，一模塑层140形成于承载基底110及粘着层120上方。根据一些实施例，模塑层140围绕芯片结构130。在一些实施例中，模塑层140包括高分子材料或另一适合的绝缘材料。根据一些实施例，承载基底110及模塑层140由不同材料构成。
根据一些实施例，模塑层140的制作包括：形成一模塑化合物(molding compound)材料层于粘着层120上方；进行一固化工艺以交叉链接(或热固化)模塑化合物层的高分子；对模塑化合物层进行一研磨工艺直至露出内连结构138。因此，根据一些实施例，内连结构138的上表面138a、芯片结构130的上表面130a及模塑层140的上表面142为共平面。
如图1B所示，根据一些实施例，一绝缘层150形成于模塑层140及芯片结构130上方。根据一些实施例，绝缘层150为连续层。根据一些实施例，绝缘层150具有多个孔洞152位于内连结构138上方。根据一些实施例，孔洞152对应露出其下方的内连结构138。
根据一些实施例，由于封装体100的不同元件的热膨胀系数(coefficients ofthermal expansion,CTE)不同，封装体100的边缘100e易于发生歪曲(或弯曲)。因此，根据一些实施例，为了消除或降低封装体100的翘曲，承载基底110的材料的热膨胀系数小于模塑层140的材料的热膨胀系数。
如图1C及图1C-1所示，根据一些实施例，多个导电柱体160形成于孔洞152内部及上方，以各自电性连接至内连结构138。根据一些实施例，导电柱体160包括铜或另一适合的导电材料。
如图1C及图1C-1所示，根据一些实施例，提供芯片结构170于绝缘层150上方。根据一些实施例，芯片结构170位于芯片结构130及模塑层140上方。
在一些实施例中，一部分的芯片结构130露出于芯片结构170。根据一些实施例，芯片结构170位于导电柱体160之间。根据一些实施例，导电柱体160围绕芯片结构170。
根据一些实施例，每一芯片结构170包括一芯片172、一介电层174、多个接合垫176、多个内连结构178及一钝化护层179。根据一些实施例，介电层174形成于芯片172上方。
根据一些实施例，介电层134包括硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化硅酸盐玻璃(FSG)、低介电常数(low-k)材料、多孔介电材料或其组合。根据一些实施例，介电层174可利用化学气相沉积(CVD)工艺、高密度等离子体化学气相沉积(HDPCVD)工艺、旋涂工艺、溅镀工艺或其组合而形成。
根据一些实施例，接合垫176形成于介电层174内。根据一些实施例，接合垫176电性连接至形成于芯片172内部/上方的装置(未绘示)。根据一些实施例，内连结构178形成于对应的接合垫176上方。
根据一些实施例，内连结构178包括导电柱体或导电凸块。根据一些实施例，钝化护层179形成于介电层174上方且围绕内连结构178。钝化护层179包括高分子材料或另一适合的绝缘材料。
如图1C及图1C-1所示，根据一些实施例，一模塑层180形成于绝缘层150上方。根据一些实施例，绝缘层150使模塑层140及芯片结构130与模塑层180及芯片结构170隔开。根据一些实施例，模塑层180位于芯片结构130及模塑层140上方。
根据一些实施例，模塑层180围绕芯片结构170及导电柱体160。在一些实施例中，模塑层180包括高分子材料或另一适合的绝缘材料。
根据一些实施例，模塑层180的制作包括：形成一模塑化合物材料层于绝缘层150上方；进行一固化工艺以交叉链接(或热固化)模塑化合物层的高分子；对模塑化合物层进行一研磨工艺直至露出导电柱体160及内连结构178。
因此，根据一些实施例，内连结构178的上表面178a、芯片结构170的上表面170a、导电柱体160的上表面162及模塑层180的上表面182为共平面。根据一些实施例，导电柱体160穿过模塑层180。
如图1D所示，根据一些实施例，一绝缘层190形成于模塑层180及芯片结构170上方。根据一些实施例，绝缘层190具有多个孔洞192位于导电柱体160上方。根据一些实施例，孔洞192对应露出其下方的导电柱体160及其下方的内连结构178。
如图1D所示，根据一些实施例，多个导电柱体210形成于孔洞192内部及上方，以各自电性连接至导电柱体160及内连结构178。根据一些实施例，导电柱体210包括铜或另一适合的导电材料。
如图1E所示，根据一些实施例，芯片结构130及模塑层140自承载基底110剥离。根据一些实施例，剥离工艺包括对粘着层120进行一热工艺。举例来说，对粘着层120照射UV光，以弱化粘着层120的黏性。
如图1E所示，根据一些实施例，对绝缘层190、模塑层180、绝缘层150及模塑层140进行一切割工艺，以形成多个单独的芯片封装结构200。根据一些实施例，每一芯片封装结构200包括多个芯片结构130、模塑层140、绝缘层150、多个导电柱体160、多个芯片结构170、模塑层180、绝缘层190及多个导电柱体210。
根据一些实施例，在每一芯片封装结构200中，绝缘层190的侧壁194、模塑层180的侧壁184、绝缘层150的侧壁154及模塑层140的侧壁144为共平面。根据一些实施例，模塑层180及模塑层140一同形成一模塑结构。
如图1F所示，根据一些实施例，提供一承载基底220，根据一些实施例，承载基底220用以在后续的工艺步骤过程中提供临时性的物理及结构支撑。根据一些实施例，承载基底220包括玻璃、氧化硅、氧化铝、或其组合等等。根据一些实施例，承载基底220包括一晶片。
如图1F所示，根据一些实施例，一粘着层230形成于承载基底220上方。根据一些实施例，粘着层230包括任何适合的粘着材料，例如高分子材料。
举例来说，根据一些实施例，粘着层230包括紫外(UV)光胶，其暴露于UV光胶时会失去粘性。在一些实施例中，粘着层230包括双面粘性胶带。粘着层120利用层压工艺、旋涂工艺或另一适合工艺而形成。
如图1F所示，根据一些实施例，芯片封装结构200设置于粘着层230上方。如图1F所示，根据一些实施例，分别于芯片封装结构200上方提供多个芯片结构240。
根据一些实施例，芯片结构240位于芯片封装结构200的其中一者的芯片结构170及模塑层180上方。绝缘层190使其下方的芯片结构170与其上方的芯片结构240隔开。
根据一些实施例，每一芯片结构240包括一芯片242、一介电层244、多个接合垫246、多个内连结构248以及一钝化护层249。根据一些实施例，介电层244形成于芯片242上方。
根据一些实施例，介电层244包括硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化硅酸盐玻璃(FSG)、低介电常数(low-k)材料、多孔介电材料或其组合。
根据一些实施例，介电层244可利用化学气相沉积(CVD)工艺、高密度等离子体化学气相沉积(HDPCVD)工艺、旋涂工艺、溅镀工艺或其组合而形成。根据一些实施例，接合垫246形成于介电层244内。根据一些实施例，接合垫246电性连接至形成于芯片242内部/上方的装置(未绘示)。
根据一些实施例，内连结构248形成于对应的接合垫246上方。根据一些实施例，内连结构248包括导电柱体或导电凸块。根据一些实施例，钝化护层249形成于介电层244上方且围绕内连结构248。钝化护层249包括高分子材料或另一适合的绝缘材料。
如图1G所示，根据一些实施例，一模塑层250形成于粘着层230及芯片封装结构200上方。根据一些实施例，模塑层250围绕芯片封装结构200及芯片结构240。在一些实施例中，模塑层250包括高分子材料或另一适合的绝缘材料。
根据一些实施例，承载基底220及模塑层250由不同材料构成。为了消除或降低图1G的封装体的翘曲，承载基底220的材料的热膨胀系数小于模塑层250的材料的热膨胀系数。
根据一些实施例，模塑层250的制作包括：形成一模塑化合物材料层于粘着层230及芯片封装结构200上方；进行一固化工艺以交叉链接(或热固化)模塑化合物层的高分子；对模塑化合物层进行一研磨工艺直至露出内连结构248。
如图1G所示，根据一些实施例，一接线结构260形成于模塑层250、芯片结构240及芯片封装结构200上方。根据一些实施例，接线结构260包括一介电层262、多个接线层264、多个导电垫266及多个导电介层连接窗(via)268。根据一些实施例，接线层264及导电介层连接窗268位于介电层262内。根据一些实施例，导电垫266位于介电层262上方。
根据一些实施例，导电介层连接窗268位于导电垫266、接线层264、导电柱体210及内连结构248之间。因此，根据一些实施例，导电垫266、接线层264、导电柱体210及内连结构248能够根据设计需求并经由导电介层连接窗268而彼此电性连接。
如图1G所示，根据一些实施例，多个导电凸块270分别形成于导电垫266上方。根据一些实施例，导电凸块270包括锡(Sn)或另一适合的导电材料。根据一些实施例，导电凸块270的制作包括形成一焊料于导电垫266上方以及对焊料进行回流。
如图1H及图1H-1所示，根据一些实施例，芯片封装结构200及模塑层250自承载基底220剥离。根据一些实施例，剥离工艺包括对粘着层230进行一热工艺。举例来说，对粘着层230照射UV光，以弱化粘着层230的黏性。
如图1H及图1H-1所示，根据一些实施例，对接线结构260及模塑层250进行一切割工艺，以形成多个单独的芯片封装结构300。为了简化目的，根据一些实施例，图1H-1中省略了导电凸块270及接线结构260。
根据一些实施例，每一芯片封装结构300包括芯片封装结构200、芯片结构240、模塑层250、接线结构260及导电凸块270。根据一些实施例，芯片封装结构300中接线结构260的侧壁262及模塑层250的侧壁252为共平面。
根据一些实施例，芯片封装结构300中导电柱体210的上表面212、模塑层250的上表面254、钝化护层249的上表面249a及内连结构248的上表面248a为共平面。根据一些实施例，导电柱体210穿过模塑层250。根据一些实施例，模塑层250连续性围绕整个芯片封装结构200及整个芯片结构240。根据一些实施例，模塑层250为单层结构。
在一些实施例中，芯片132的下表面132a、模塑层140的下表面146及模塑250的下表面256为共平面。根据一些实施例，模塑层140并未覆盖芯片132的上表面132b。根据一些实施例，模塑层140并未覆盖芯片132的下表面132a。
根据一些实施例，模塑层180并未覆盖芯片172的上表面172a。根据一些实施例，模塑层250并未覆盖芯片242的上表面242a。根据一些实施例，芯片封装结构300为扇出式芯片封装结构。
根据一些实施例，图1A至图1H的工艺步骤包括：进行一切割工艺，以形成单独的多个芯片封装结构200；将芯片封装结构200设置于承载基底220上方；形成模塑层250于粘着层230及芯片封装结构200上方；去除承载基底220以及进行一切割工艺，以形成单独的多个芯片封装结构300。
因此，根据一些实施例，在进行图1A至图1H的工艺步骤过程中，通过选择模塑层140及承载基底110的材料与模塑层250及承载基底220的材料而消除或降低了芯片封装结构300的翘曲两次。如此一来，根据一些实施例，芯片封装结构300的翘曲降至可接受的程度。因此，根据一些实施例，改善了芯片封装结构300的良率。
由于进行图1E的切割工艺以及图1F中在承载基底220上方设置芯片封装结构200，因此芯片封装结构200小于芯片封装结构300。因此，若承载基底110及承载基底220具有相同尺寸(例如，晶片大小)，位于承载基底110上方的芯片封装结构200的数量会大于位于承载基底220上方的芯片封装结构300的数量。因此，根据一些实施例，制作芯片封装结构200的工艺成本会降低。
在一些实施例中，对图1D的导电柱体210进行一电性测试(例如，最终测试)，以辨别良品芯片(known good dies,KGDs)。之后，根据一些实施例，在图1F的步骤中，拾取具有良品芯片的芯片封装结构200并设置于承载基底220上方，以形成芯片封装结构300。
因此，根据一些实施例，图1A至图1H的工艺步骤防止芯片封装结构300中形成具有不良芯片的芯片封装结构200。因此，改善芯片封装结构300的良率。
图2A至图2H绘示出根据一些实施例的芯片封装结构的制造方法于不同阶段的剖面示意图。图2B-1及图2H-1绘示出根据一些实施例的图2B及图2H中芯片封装结构的上视图。图2B绘示出根据一些实施例的沿着图2B-1的I-I’剖线的封装体400剖面示意图。
图2H绘示出根据一些实施例的沿着图2H-1的I-I’剖线的封装结构500剖面示意图。需注意的是图2A至图2H中与图1A至图1H中标示相同标号的部件具有相似的材料。因此，此处不再重复详细的说明。
如图2A所示，根据一些实施例，提供一承载基底110。根据一些实施例，承载基底110用以在后续的工艺步骤过程中提供临时性的物理及结构支撑。如图2A所示，根据一些实施例，一粘着层120形成于承载基底110上方。根据一些实施例，粘着层120利用层压工艺、旋涂工艺或另一适合工艺而形成。
如图2A所示，根据一些实施例，提供多个芯片结构130于粘着层120上方。根据一些实施例，每一芯片结构130包括一芯片132、一介电层134、多个接合垫136、多个内连结构138以及一钝化护层139。根据一些实施例，介电层134形成于芯片132上方。
根据一些实施例，接合垫136形成于介电层134内。根据一些实施例，接合垫136电性连接至形成于芯片132内部/上方的装置(未绘示)。根据一些实施例，内连结构138形成于对应的接合垫136上方。
根据一些实施例，内连结构138包括导电柱体或导电凸块。根据一些实施例，钝化护层139形成于介电层134上方且围绕内连结构138。
如图2A所示，根据一些实施例，多个绝缘层150各自形成于芯片结构130上方。根据一些实施例，每一绝缘层150具有多个孔洞152位于芯片结构130的内连结构138上方。根据一些实施例，孔洞152对应露出其下方的内连结构138。
如图2A所示，根据一些实施例，多个导电柱体160形成于孔洞152内部及上方，以各自电性连接至内连结构138。根据一些实施例，导电柱体160包括铜或另一适合的导电材料。
如图2B及图2B-1所示，根据一些实施例，提供芯片结构170于绝缘层150上方。根据一些实施例，芯片结构170位于芯片结构130上方。根据一些实施例，绝缘层150将芯片结构130与芯片结构170隔开。
在一些实施例中，一部分的芯片结构130露出于芯片结构170。根据一些实施例，芯片结构170位于导电柱体160之间。根据一些实施例，导电柱体160围绕芯片结构170。
根据一些实施例，每一芯片结构170包括一芯片172、一介电层174、多个接合垫176、多个内连结构178及一钝化护层179。根据一些实施例，介电层174形成于芯片172上方。
根据一些实施例，接合垫176形成于介电层174内。根据一些实施例，接合垫176电性连接至形成于芯片172内部/上方的装置(未绘示)。根据一些实施例，内连结构178形成于对应的接合垫176上方。
根据一些实施例，内连结构178包括导电柱体或导电凸块。根据一些实施例，钝化护层179形成于介电层174上方且围绕内连结构178。钝化护层179包括高分子材料或另一适合的绝缘材料。
如图2C所示，根据一些实施例，一模塑层180形成于粘着层120上方。根据一些实施例，模塑层180围绕芯片结构130、芯片结构170及导电柱体160。根据一些实施例，模塑层180覆盖芯片结构130。在一些实施例中，部分的模塑层180位于芯片结构130、芯片结构170及导电柱体160之间。根据一些实施例，模塑层180包括高分子材料或另一适合的绝缘材料。
根据一些实施例，模塑层180及承载基底110由不同材料构成。为了消除或降低封装体400的翘曲，承载基底110的材料的热膨胀系数小于模塑层180的材料的热膨胀系数。
根据一些实施例，模塑层180的制作包括：形成一模塑化合物材料层于粘着层120上方；进行一固化工艺以交叉链接(或热固化)模塑化合物层的高分子；对模塑化合物层进行一研磨工艺直至露出导电柱体160及内连结构178。
因此，根据一些实施例，内连结构178的上表面178a、芯片结构170的上表面170a、导电柱体160的上表面162及模塑层180的上表面182为共平面。根据一些实施例，导电柱体160穿过模塑层180。
如图2D所示，根据一些实施例，一绝缘层190形成于模塑层180及芯片结构170上方。根据一些实施例，绝缘层190具有多个孔洞192位于导电柱体160上方。
根据一些实施例，孔洞192对应露出其下方的导电柱体160及其下方的内连结构178。如图2D所示，根据一些实施例，多个导电柱体210形成于孔洞192内部及上方，以各自电性连接至导电柱体160及内连结构178。
如图2E所示，根据一些实施例，芯片结构130及模塑层180自承载基底110剥离。根据一些实施例，剥离工艺包括对粘着层120进行一热工艺。举例来说，对粘着层120照射UV光，以弱化粘着层120的黏性。
如图2E所示，根据一些实施例，对绝缘层190及模塑层180进行一切割工艺，以形成多个单独的芯片封装结构200a。根据一些实施例，每一芯片封装结构200a包括多个芯片结构130、多个导电柱体160、多个芯片结构170、模塑层180、绝缘层190及多个导电柱体210。根据一些实施例，在每一芯片封装结构200a中，绝缘层190的侧壁194及模塑层180的侧壁184为共平面。根据一些实施例，模塑层180及模塑层140一同形成一模塑结构。
如图2F所示，根据一些实施例，提供一承载基底220，根据一些实施例，承载基底220用以在后续的工艺步骤过程中提供临时性的物理及结构支撑。如图2F所示，根据一些实施例，一粘着层230形成于承载基底220上方。
如图2F所示，根据一些实施例，芯片封装结构200a设置于粘着层230上方。如图2F所示，根据一些实施例，分别于芯片封装结构200上方提供多个芯片结构240。
根据一些实施例，芯片结构240位于芯片封装结构200a的其中一者的芯片结构170及模塑层180上方。绝缘层190使其下方的芯片结构170与其上方的芯片结构240隔开。
根据一些实施例，每一芯片结构240包括一芯片242、一介电层244、多个接合垫246、多个内连结构248以及一钝化护层249。根据一些实施例，介电层244形成于芯片242上方。根据一些实施例，接合垫246形成于介电层244内。根据一些实施例，接合垫246电性连接至形成于芯片242内部/上方的装置(未绘示)。
根据一些实施例，内连结构248形成于对应的接合垫246上方。根据一些实施例，内连结构248包括导电柱体或导电凸块。根据一些实施例，钝化护层249形成于介电层244上方且围绕内连结构248。。
如图2G所示，根据一些实施例，一模塑层250形成于粘着层230及芯片封装结构200a上方。根据一些实施例，模塑层250围绕芯片封装结构200a及芯片结构240。
模塑层250包括高分子材料或另一适合的绝缘材料。在一些实施例中，模塑层180及模塑层250由不同材料构成。在其他实施例中，模塑层180及模塑层250由相同材料构成。
根据一些实施例，模塑层250及承载基底220由不同材料构成。为了消除或降低图2G的封装体的翘曲，承载基底220的材料的热膨胀系数小于模塑层250的材料的热膨胀系数。
如图2G所示，根据一些实施例，一接线结构260形成于模塑层250、芯片结构240及芯片封装结构200a上方。根据一些实施例，接线结构260包括一介电层262、多个接线层264、多个导电垫266及多个导电介层连接窗268。根据一些实施例，接线层264及导电介层连接窗268位于介电层262内。根据一些实施例，导电垫266位于介电层262上方。
根据一些实施例，导电介层连接窗268位于导电垫266、接线层264、导电柱体210及内连结构248之间。因此，根据一些实施例，导电垫266、接线层264、导电柱体210及内连结构248能够根据设计需求并经由导电介层连接窗268而彼此电性连接。
如图2G所示，根据一些实施例，多个导电凸块270分别形成于导电垫266上方。根据一些实施例，导电凸块270包括锡(Sn)或另一适合的导电材料。根据一些实施例，导电凸块270的制作包括形成一焊料于导电垫266上方以及对焊料进行回流。
如图2H及图2H-1所示，根据一些实施例，芯片封装结构200a及模塑层250自承载基底220剥离。根据一些实施例，剥离工艺包括对粘着层230进行一热工艺。举例来说，对粘着层230照射UV光，以弱化粘着层230的黏性。
如图2H及图2H-1所示，根据一些实施例，对接线结构260及模塑层250进行一切割工艺，以形成多个单独的芯片封装结构500。为了简化目的，根据一些实施例，图2H-1中省略了导电凸块270及接线结构260。
根据一些实施例，每一芯片封装结构500包括芯片封装结构200a、芯片结构240、模塑层250、接线结构260及导电凸块270。根据一些实施例，芯片封装结构500中接线结构260的侧壁262及模塑层250的侧壁252为共平面。
根据一些实施例，芯片封装结构500中导电柱体210的上表面212、模塑层250的上表面254、钝化护层249的上表面249a及内连结构248的上表面248a为共平面。根据一些实施例，导电柱体210穿过模塑层250。根据一些实施例，模塑层250连续性围绕整个芯片封装结构200a及整个芯片结构240。根据一些实施例，模塑层180为单层结构。
在一些实施例中，芯片132的下表面132a、模塑层180的下表面186及模塑250的下表面256为共平面。根据一些实施例，模塑层250围绕绝缘层190及绝缘层150。根据一些实施例，模塑层180覆盖芯片132的侧壁132c及上表面132b与芯片172的侧壁172c及下表面172b。
根据一些实施例，模塑层180覆盖芯片132的上表面132b，但未覆盖芯片172的上表面172a。根据一些实施例，模塑层250并未覆盖芯片242的上表面242a。根据一些实施例，模塑层180并未覆盖芯片132的下表面132a。根据一些实施例，模塑层250并未覆盖芯片132的下表面132a以及模塑层180的下表面186。根据一些实施例，芯片封装结构500为扇出式芯片封装结构。
根据一些实施例，提供芯片封装结构及其制造方法。上述方法(芯片封装结构的制造方法)包括进行一第一切割工艺，以形成单独的多个第一芯片封装结构，并将第一芯片封装结构设置于一承载基底上方。形成一模塑层于承载基底及第一芯片封装结构上方，并进行一第二切割工艺，以形成单独的多个第二芯片封装结构。通过选择模塑层及承载基底的材料，以消除或降低第二芯片封装结构的翘曲，因而改善第二芯片封装结构的良率。
根据一些实施例，提供一种芯片封装结构。芯片封装结构包括：一第一芯片、一第二芯片及一第三芯片。第二芯片位于第一芯片与第三芯片之间。此芯片封装结构包括一第一模塑层围绕第一芯片。此芯片封装结构包括一第二模塑层围绕第二芯片。此芯片封装结构包括一第三模塑层围绕第三芯片、第一模塑层及第二模塑层。
根据一些实施例，第一芯片的下表面、第一模塑层的下表面以及第三模塑层的下表面为共平面。
根据一些实施例，第一模塑层的侧壁以及第二模塑层的侧壁为共平面。
根据一些实施例，此芯片封装结构还包括一第一绝缘层位于第一模塑层及第一芯片上方，以将第一模塑层及第一芯片与第二模塑层及第二芯片隔开。再者，根据一些实施例，此芯片封装结构还包括一第二绝缘层位于第二模塑层及第二芯片上方，以将第二芯片与第三芯片隔开。再者，根据一些实施例，第三模塑层围绕第一绝缘层及第二绝缘层。
根据一些实施例，此芯片封装结构还包括一接线层位于第三模塑层的一第一上表面及第三芯片的一第二上表面上方。
根据一些实施例，第一模塑层未覆盖第一芯片的一第一上表面，且第二模塑层未覆盖第二芯片的一第二上表面。
根据一些实施例，提供一种芯片封装结构。芯片封装结构包括：一第一芯片、一第二芯片及一第三芯片。第二芯片位于第一芯片与第三芯片之间。此芯片封装结构包括一第一模塑层围绕第一芯片及第二芯片。第一模塑层为单层结构。此芯片封装结构包括一第二模塑层围绕第三芯片及第一模塑层。第一模塑层的一第一下表面及第二模塑层的一第二下表面为共平面。
根据一些实施例，第一芯片的一第三下表面、第一模塑层的第一下表面以及第二模塑层的第二下表面为共平面。
根据一些实施例，此芯片封装结构还包括一导电柱***于第一芯片上方，且穿过第一模塑层。再者，根据一些实施例，第一模塑层的第一上表面及导电柱体的第二上表面为共平面。
根据一些实施例，第一模塑层及第二模塑层由不同材料所构成。
根据一些实施例，第一模塑层覆盖第一芯片的一第一侧壁及一第一上表面以及第二芯片的一第二侧壁及一下表面。再者，根据一些实施例，第一模塑层未覆盖第二芯片的一第二上表面。
根据一些实施例，提供一种芯片封装结构的制造方法。上述方法包括形成一模塑结构围绕一第一芯片及位于第一芯片上方的一第二芯片。上述方法包括将模塑结构、第一芯片及第二芯片设置于一承载基底上方。上述方法包括提供一第三芯片于第二芯片上。上述方法包括形成一第一模塑层于承载基底上方且围绕第三芯片及模塑结构。第一模塑层及承载基底由不同材料所构成。上述方法包括移除承载基底。
根据一些实施例，形成模塑结构、第一芯片及第二芯片包括形成一第二模塑层围绕第一芯片、提供第二芯片于第一芯片上方以及形成一第三模塑层围绕第二芯片，其中模塑结构由第二模塑层及第三模塑层所构成。再者，根据一些实施例，上述方法还包括在形成第三模塑层之前，形成一导电柱体于第一芯片上方，其中第三模塑层围绕导电柱体。
根据一些实施例，模塑结构为单层结构。
根据一些实施例，承载基底的材料的热膨胀系数小于第一模塑层的材料的热膨胀系数。
以上概略说明了本公开数个实施例的特征，使本领域技术人员对于本公开的型态可更为容易理解。任何本领域技术人员应了解到可轻易利用本公开作为其它工艺或结构的变更或设计基础，以进行相同于此处所述实施例的目的及/或获得相同的优点。任何本领域技术人员也可理解与上述等同的结构并未脱离本公开的精神和保护范围内，且可在不脱离本公开的精神和范围内，当可作更动、替代与润饰。

Claims (36)

1.一种芯片封装结构，包括︰
一第一芯片、一第二芯片、一第三芯片及一第四芯片，其中该第二芯片位于该第一芯片与该第三芯片之间以及位于该第四芯片与该第三芯片之间，从该第一芯片、该第二芯片、该第三芯片及第四芯片的上视角度，该第一芯片的一第一侧壁连续性延伸跨越该第二芯片的一第二侧壁，该第二芯片部分重叠于该第一芯片与该第四芯片，且该第一芯片的一下表面、该第四芯片的一下表面共平面；
一第一模塑层围绕该第一芯片；
一第二模塑层围绕该第二芯片；
一第一绝缘层位于该第一模塑层与该第二模塑层之间且位于该第一芯片与该第二芯片之间，其中该第一模塑层的一侧壁、该第二模塑层的一侧壁及该第一绝缘层的一侧壁实质上为共平面；以及
一第三模塑层围绕该第三芯片、该第一模塑层、该第二模塑层及该第一绝缘层；
一第一导电柱***于该第一芯片的正上方且穿过该第二模塑层；
一第二导电柱***于该第二芯片的正上方且穿过该第三模塑层；以及
一第三导电柱***于该第一导电柱体的正上方且穿过该第三模塑层，其中该第二导电柱体的高度与该第三导电柱体的高度相同。
2.如权利要求1所述的芯片封装结构，其中该第一芯片的一下表面、该第一模塑层的一下表面及该第三模塑层的一下表面为共平面。
3.如权利要求1所述的芯片封装结构，还包括一第二绝缘层位于该第二模塑层及该第二芯片上方，以将该第二芯片与该第三芯片隔开。
4.如权利要求3所述的芯片封装结构，其中该第二绝缘层的一侧壁与该第一模塑层的该侧壁、该第二模塑层的该侧壁及该第一绝缘层的该侧壁实质上为共平面。
5.如权利要求4所述的芯片封装结构，其中该第三模塑层直接接触该第二绝缘层的该侧壁。
6.如权利要求1所述的芯片封装结构，还包括一接线层位于该第三模塑层的一上表面及第三芯片的一上表面上方。
7.如权利要求1所述的芯片封装结构，其中该第三模塑层直接接触该第一模塑层的该侧壁、该第二模塑层的该侧壁及该第一绝缘层的该侧壁。
8.如权利要求1所述的芯片封装结构，其中该第三模塑层直接接触该第一绝缘层的该侧壁及该第一模塑层的该侧壁。
9.如权利要求1所述的芯片封装结构，其中该第二芯片侧向延伸超过该第三芯片的一侧壁。
10.一种芯片封装结构，包括：
一第一芯片、一第二芯片、一第三芯片及一第四芯片，其中该第二芯片位于该第一芯片与该第三芯片之间以及位于该第四芯片以及该第三芯片之间；
一第一模塑层围绕该第一芯片及该第二芯片，其中该第一模塑层为单层结构；
一第二模塑层围绕该第三芯片及该第一模塑层，其中该第一模塑层的一下表面及该第二模塑层的一下表面实质上为共平面，该第一芯片的一下表面与该第四芯片的一下表面共平面，且从该第一芯片、该第二芯片、该第三芯片、第四芯片的上视角度，该第二芯片部分重叠于该第一芯片与该第四芯片；
一第一导电柱***于该第一芯片的正上方且穿过该第一模塑层；
一第二导电柱***于该第二芯片的正上方且穿过该第二模塑层；以及
一第三导电柱***于该第一导电柱体的正上方且穿过该第二模塑层，其中该第二导电柱体的高度与该第三导电柱体的高度相同。
11.如权利要求10所述的芯片封装结构，其中该第一芯片的一下表面、该第一模塑层的该下表面以及该第二模塑层的该下表面实质上为共平面。
12.如权利要求11所述的芯片封装结构，其中该第一模塑层的一上表面及该第一导电柱体的一上表面实质上为共平面。
13.如权利要求10所述的芯片封装结构，其中该第一模塑层及该第二模塑层由不同材料所构成。
14.如权利要求10所述的芯片封装结构，其中该第一模塑层覆盖该第一芯片的一侧壁及一上表面以及该第二芯片的一侧壁及一下表面。
15.如权利要求14所述的芯片封装结构，其中该第一模塑层未覆盖该第二芯片的一上表面及该第一芯片的一下表面。
16.一种芯片封装结构，包括：
一第一芯片、一第二芯片、一第三芯片及一第四芯片，其中该第二芯片位于该第一芯片与该第三芯片之间以及位于该第四芯片以及该第三芯片之间，从该第一芯片、该第二芯片、该第三芯片及该第四芯片的上视角度，该第一芯片的一第一侧壁连续性延伸跨越该第三芯片的一第二侧壁，该第二芯片部分重叠于该第一芯片与该第四芯片；
一第一模塑层围绕该第一芯片；
一第二模塑层围绕该第二芯片；
一第三模塑层围绕该第三芯片、该第一模塑层及该第二模塑层，其中该第一芯片的一下表面、该第一模塑层的一下表面及该第三模塑层的一下表面实质上为共平面，该第一芯片的一下表面与该第四芯片的一下表面共平面；
一第一导电柱***于该第一芯片的正上方且穿过该第二模塑层；
一第二导电柱***于该第二芯片的正上方且穿过该第三模塑层；以及
一第三导电柱***于该第一导电柱体的正上方且穿过该第三模塑层，其中该第二导电柱体的高度与该第三导电柱体的高度相同；以及
一接线结构位于该第三模塑层及该第三芯片上方。
17.如权利要求16所述的芯片封装结构，还包括一第一绝缘层位于该第一模塑层与该第二模塑层之间且位于该第一芯片与该第二芯片之间，其中该第一导电柱体穿过该第一绝缘层。
18.一种芯片封装结构，包括：
一第一芯片、一第二芯片、一第三芯片及一第四芯片，其中该第二芯片位于该第一芯片与该第三芯片之间以及位于该第四芯片以及该第三芯片之间，该第一芯片的一第一侧壁位于该第二芯片的一第二侧壁与一第三侧壁之间，且该第二芯片的该第二侧壁位于该第一芯片的该第一侧壁与一第四侧壁之间，该第一芯片的一下表面与该第四芯片的一下表面共平面，且从该第一芯片、该第二芯片、该第三芯片、该第四芯片的上视角度，该第二芯片部分重叠于该第一芯片与该第四芯片；
一第一模塑层围绕该第一芯片；
一第二模塑层围绕该第二芯片；
一绝缘层位于该第一模塑层与该第二模塑层之间且位于该第一芯片与该第二芯片之间，其中该第一模塑层的一侧壁、该第二模塑层的一侧壁及该绝缘层的一侧壁实质上为共平面；
一第三模塑层围绕该第三芯片、该第一模塑层、该第二模塑层及该绝缘层，其中该第三模塑层直接接触该第一模塑层；
一第一导电柱***于该第一芯片的正上方且穿过该第二模塑层；
一第二导电柱***于该第二芯片的正上方且穿过该第三模塑层；以及
一第三导电柱***于该第一导电柱体的正上方且穿过该第三模塑层，其中该第二导电柱体的高度与该第三导电柱体的高度相同；以及
一接线结构，位于该第三模塑层及该第三芯片上方，其中该接线结构的一侧壁与该第三模塑层的一侧壁实质上为共平面。
19.如权利要求18所述的芯片封装结构，其中该第三模塑层直接接触该第三芯片、该第二模塑层及该绝缘层。
20.如权利要求18所述的芯片封装结构，其中从该第一芯片、该第二芯片及该第三芯片的上视角度，该第二芯片的一第一侧壁连续性延伸跨越该第三芯片的一第二侧壁及该第一芯片的一第三侧壁。
21.一种芯片封装结构的制造方法，包括：
形成一第一模塑层以围绕一第一芯片及一第四芯片，其中形成该第一模塑层包括：
设置该第一芯片及该第四芯片于一第二承载基底上方，其中该第一芯片的一下表面与该第四芯片的一下表面共平面；
形成该第一模塑层于该第二承载基底上以围绕该第一芯片；以及
对该第一模塑层进行一固化工艺；
设置一第二芯片于该第一芯片以及该第四芯片上方，从该第一芯片、该第二芯片、该第四芯片的上视角度，该第二芯片部分重叠于该第一芯片与该第四芯片；
形成一第一导电柱体于该第一芯片的正上方；
形成一第二模塑层以围绕该第二芯片以及该第一导电柱体；
去除该第二承载基底；
对该第二模塑层及该第一模塑层进行一切割工艺，其中在进行该切割工艺之后，该第一模塑层的一第一侧壁与该第二模塑层的一第二侧壁为共平面；
在进行该切割工艺之后，设置该第一模塑层、该第二模塑层、该第一芯片及该第二芯片于一第一承载基底上方；
在设置该第二模塑层于该第一承载基底上方之后，提供一第三芯片于该第二芯片上方；
形成一第二导电柱体于该第二芯片的正上方以及一第三导电柱体于该第一导电柱体的正上方，其中该第二导电柱体的高度与该第三导电柱体的高度相同；
在提供该第三芯片于该第二芯片上方之后，形成一第三模塑层于该第一承载基底上方，其中该第三模塑层围绕该第三芯片、整个该第一模塑层、整个该第二模塑层、该第二导电柱体、该第三导电柱体，该第三模塑层直接接触该第一侧壁及该第二侧壁，且该第三模塑层与该第一承载基底由不同材料制成；以及
去除该第一承载基底。
22.如权利要求21所述的芯片封装结构的制造方法，其中该第一承载基底的一材料的一热膨胀系数小于该第三模塑层的一材料的一热膨胀系数。
23.如权利要求21所述的芯片封装结构的制造方法，其中该第二承载基底的一材料的一热膨胀系数小于该第一模塑层的一材料的一热膨胀系数。
24.如权利要求21所述的芯片封装结构的制造方法，还包括：
在设置该第二芯片于该第一芯片之前，形成一第一绝缘层于该第一芯片及该第一模塑层上方，其中该第二芯片位于该第一绝缘层上方。
25.如权利要求24所述的芯片封装结构的制造方法，还包括：
在设置该第三芯片于该第二芯片之前，形成一第二绝缘层于该第二芯片及该第二模塑层上方，其中该第三芯片位于该第二绝缘层上方。
26.如权利要求21所述的芯片封装结构的制造方法，其中该第一模塑层未覆盖该第一芯片的一第一上表面，该第二模塑层未覆盖该第二芯片的一第二上表面，该第三模塑层未覆盖该第三芯片的一第三上表面，且该第一上表面、该第二上表面及该第三上表面背向于该第一承载基底。
27.一种芯片封装结构的制造方法，包括：
形成一第一模塑层以围绕一第一芯片、一第四芯片及位于该第一芯片以及该第四芯片上方的一第二芯片，其中该第一模塑层为一单层结构，其中形成该第一模塑层以围绕该第一芯片、该第四芯片及该第二芯片包括：
设置该第一芯片以及该第四芯片于一第二承载基底上方，该第一芯片的一下表面与该第四芯片的一下表面共平面；
设置该第二芯片于该第一芯片以及该第四芯片上方，从该第一芯片、该第二芯片、该第四芯片的上视角度，该第二芯片部分重叠于该第一芯片与该第四芯片；
形成一第一导电柱体于该第一芯片的正上方；
形成该第一模塑层于该第二承载基底上以围绕该第一芯片、该第四芯片、该第二芯片以及该第一导电柱体；以及
对该第一模塑层进行一固化工艺；
去除该第二承载基底；
对该第一模塑层进行一切割工艺；
设置该第一模塑层、该第一芯片、该第四芯片及该第二芯片于一第一承载基底上方；
提供一第三芯片于该第二芯片上方；
形成一第二导电柱体于该第二芯片的正上方以及一第三导电柱体于该第一导电柱体的正上方，其中该第二导电柱体的高度与该第三导电柱体的高度相同；
形成一第二模塑层于该第一承载基底上方，其中该第二模塑层围绕该第三芯片、该第一模塑层、该第二导电柱体、该第三导电柱体，且该第二模塑层与该第一承载基底由不同材料制成；以及
去除该第一承载基底。
28.如权利要求27所述的芯片封装结构的制造方法，其中该第二承载基底的一材料的一热膨胀系数小于该第一模塑层的一材料的一热膨胀系数。
29.如权利要求27所述的芯片封装结构的制造方法，其中该第一模塑层未覆盖该第二芯片的一上表面。
30.如权利要求27所述的芯片封装结构的制造方法，还包括：
在设置该第三芯片于该第二芯片上方之前，形成一绝缘层于该第二芯片及该第一模塑层上方，其中该第三芯片位于该绝缘层上方。
31.如权利要求27所述的芯片封装结构的制造方法，其中该第一芯片的一下表面、该第一模塑层的一下表面及该第二模塑层的一下表面为共平面。
32.如权利要求27所述的芯片封装结构的制造方法，其中该第一承载基底的一材料的一热膨胀系数小于该第二模塑层的一材料的一热膨胀系数。
33.一种芯片封装结构的制造方法，包括：
设置一第一芯片、一第二芯片、一第七芯片、一第八芯片于一第一承载基底上方，其中该第一芯片的一下表面与该第七芯片的一下表面共平面，且该第二芯片的一下表面与该第八芯片的一下表面共平面；
形成一第一模塑层以围绕该第一芯片、该第二芯片、该第七芯片及该第八芯片；
设置一第三芯片于该第一芯片及及该第七芯片上方，从该第一芯片、该第三芯片、该第七芯片的上视角度，该第三芯片部分重叠于该第一芯片与该第七芯片；
设置一第四芯片于该第二芯片及该第八芯片上方，从该第二芯片、该第四芯片、该第八芯片的上视角度，该第四芯片部分重叠于该第二芯片与该第八芯片；
形成一第一导电柱体于该第一芯片的正上方；
形成一第二模塑层以围绕该第三芯片、该第四芯片以及该第一导电柱体；
对该第二模塑层及该第一模塑层进行一切割工艺以形成一第一芯片封装结构及一第二芯片封装结构；
其中该第一芯片封装结构包括该第一芯片、该第三芯片、该第七芯片、该第一模塑层的一第一部及该第二模塑层的一第二部，该第二芯片封装结构包括该第二芯片、该第四芯片、该第八芯片、该第一模塑层的一第三部及该第二模塑层的一第四部，且该第一模塑层的该第一部的一第一侧壁与该第二模塑层的该第二部的一第二侧壁为共平面；
设置一第五芯片于该第一芯片封装结构上方；
在设置该第五芯片之前，设置该第一芯片封装结构及该第二芯片封装结构于一第二承载基底上方；
在设置该第五芯片于该第一芯片封装结构上方期间，设置一第六芯片于该第二芯片封装结构上方；
形成一第二导电柱体于该第二芯片的正上方以及一第三导电柱体于该第一导电柱体的正上方，其中该第二导电柱体的高度与该第三导电柱体的高度相同；
形成一第三模塑层以围绕该第五芯片及该第一芯片封装结构，其中该第三模塑层覆盖该第一侧壁及该第二侧壁，且该第三模塑层还围绕该第六芯片、该第二芯片封装结构、该第二导电柱体以及该第三导电柱体；以及
对位于该第五芯片与该第六芯片之间及位于该第一芯片封装结构与该第二芯片封装结构之间的该第三模塑层进行一第二切割工艺。
34.如权利要求33所述的芯片封装结构的制造方法，其中对位于该第三芯片与该第四芯片之间的该第二模塑层及位于该第一芯片与该第二芯片之间的该第一模塑层进行一第一切割工艺。
35.如权利要求33所述的芯片封装结构的制造方法，还包括：
在设置该第五芯片于该第一芯片封装结构之前，设置该第一芯片封装结构于一第二承载基底上方；以及
在形成该第三模塑层之后，对该第三模塑层进行一固化工艺。
36.如权利要求35所述的芯片封装结构的制造方法，其中该第二承载基底的一材料的一热膨胀系数小于该第三模塑层的一材料的一热膨胀系数。
CN201710352155.5A 2016-07-13 2017-05-18 芯片封装结构及其制造方法 Active CN107622982B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/208,764 US9825007B1 (en) 2016-07-13 2016-07-13 Chip package structure with molding layer and method for forming the same
US15/208,764 2016-07-13

Publications (2)

Publication Number Publication Date
CN107622982A CN107622982A (zh) 2018-01-23
CN107622982B true CN107622982B (zh) 2021-10-22

Family

ID=60320416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710352155.5A Active CN107622982B (zh) 2016-07-13 2017-05-18 芯片封装结构及其制造方法

Country Status (3)

Country Link
US (3) US9825007B1 (zh)
CN (1) CN107622982B (zh)
TW (1) TWI701773B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825007B1 (en) * 2016-07-13 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
US11469215B2 (en) * 2016-07-13 2022-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
WO2018063413A1 (en) * 2016-10-01 2018-04-05 Intel Corporation Electronic device package
US10636757B2 (en) * 2017-08-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component package and method of fabricating the same
US10510705B2 (en) * 2017-12-29 2019-12-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure having a second encapsulant extending in a cavity defined by a first encapsulant
US11380616B2 (en) * 2018-05-16 2022-07-05 Intel IP Corporation Fan out package-on-package with adhesive die attach
CN111627867A (zh) * 2019-02-28 2020-09-04 富泰华工业（深圳）有限公司 芯片封装结构及其制作方法
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
CN109994438B (zh) * 2019-03-29 2021-04-02 上海中航光电子有限公司 芯片封装结构及其封装方法
DE102019125790B4 (de) * 2019-05-31 2022-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integriertes schaltkreis-package und verfahren
US11024605B2 (en) 2019-05-31 2021-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11063019B2 (en) * 2019-07-17 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, chip structure and method of fabricating the same
CN112349712A (zh) * 2019-08-08 2021-02-09 西部数据技术公司 集成电子元件模块、包含其的半导体封装体及其制造方法
DE102020106459B4 (de) * 2019-08-30 2023-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Chip-package-struktur mit formungsschicht und verfahren zu deren bildung
CN110828431A (zh) * 2019-12-06 2020-02-21 上海先方半导体有限公司 一种用于三维扇出型封装的塑封结构
KR20220007255A (ko) * 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지
US20220262766A1 (en) * 2021-02-12 2022-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Through-Dielectric Vias for Direct Connection and Method Forming Same
US20220367366A1 (en) * 2021-05-13 2022-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and method of manufacturing the same
US11715646B2 (en) * 2021-07-16 2023-08-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same
US11894293B2 (en) * 2021-07-23 2024-02-06 Advanced Semiconductor Engineering, Inc. Circuit structure and electronic structure

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6953735B2 (en) * 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4851794B2 (ja) * 2006-01-10 2012-01-11 カシオ計算機株式会社 半導体装置
US7550857B1 (en) * 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
EP2430656A1 (en) * 2009-05-14 2012-03-21 Megica Corporation System-in packages
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8076184B1 (en) * 2010-08-16 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming wafer-level multi-row etched leadframe with base leads and embedded semiconductor die
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US20130040423A1 (en) * 2011-08-10 2013-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Multi-Chip Wafer Level Packaging
US9177832B2 (en) * 2011-09-16 2015-11-03 Stats Chippac, Ltd. Semiconductor device and method of forming a reconfigured stackable wafer level package with vertical interconnect
US20130069230A1 (en) * 2011-09-16 2013-03-21 Nagesh Vodrahalli Electronic assembly apparatus and associated methods
US8975741B2 (en) * 2011-10-17 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Process for forming package-on-package structures
KR101831938B1 (ko) 2011-12-09 2018-02-23 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9219030B2 (en) * 2012-04-16 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package on package structures and methods for forming the same
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
KR101985236B1 (ko) * 2012-07-10 2019-06-03 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
US8878360B2 (en) * 2012-07-13 2014-11-04 Intel Mobile Communications GmbH Stacked fan-out semiconductor chip
US9111896B2 (en) * 2012-08-24 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package semiconductor device
US9209156B2 (en) * 2012-09-28 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuits stacking approach
US8963339B2 (en) * 2012-10-08 2015-02-24 Qualcomm Incorporated Stacked multi-chip integrated circuit package
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
KR102021077B1 (ko) * 2013-01-24 2019-09-11 삼성전자주식회사 적층된 다이 패키지, 이를 포함하는 시스템 및 이의 제조 방법
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9559005B2 (en) * 2014-01-24 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging and dicing semiconductor devices and structures thereof
US20150262902A1 (en) * 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
TWI546906B (zh) * 2014-03-14 2016-08-21 尼克森微電子股份有限公司 晶圓級扇出晶片的封裝結構及封裝方法
US9601463B2 (en) * 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same
TW201543641A (zh) * 2014-05-12 2015-11-16 Xintex Inc 晶片封裝體及其製造方法
US20160013156A1 (en) * 2014-07-14 2016-01-14 Apple Inc. Package-on-package options with multiple layer 3-d stacking
KR20160047277A (ko) * 2014-10-22 2016-05-02 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US9589936B2 (en) * 2014-11-20 2017-03-07 Apple Inc. 3D integration of fanout wafer level packages
US9583472B2 (en) * 2015-03-03 2017-02-28 Apple Inc. Fan out system in package and method for forming the same
US9633974B2 (en) * 2015-03-04 2017-04-25 Apple Inc. System in package fan out stacking architecture and process flow
US9659907B2 (en) * 2015-04-07 2017-05-23 Apple Inc. Double side mounting memory integration in thin low warpage fanout package
US9666502B2 (en) * 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9601471B2 (en) * 2015-04-23 2017-03-21 Apple Inc. Three layer stack structure
US20160329299A1 (en) * 2015-05-05 2016-11-10 Mediatek Inc. Fan-out package structure including antenna
US9679801B2 (en) * 2015-06-03 2017-06-13 Apple Inc. Dual molded stack TSV package
US10269767B2 (en) * 2015-07-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip packages with multi-fan-out scheme and methods of manufacturing the same
US10049953B2 (en) 2015-09-21 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated fan-out package having fan-out redistribution layer (RDL) to accommodate electrical connectors
US9917072B2 (en) * 2015-09-21 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated stacked package with a fan-out redistribution layer (RDL) and a same encapsulating process
US20170098629A1 (en) * 2015-10-05 2017-04-06 Mediatek Inc. Stacked fan-out package structure
US9735131B2 (en) * 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US9984998B2 (en) 2016-01-06 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Devices employing thermal and mechanical enhanced layers and methods of forming same
KR20170099046A (ko) 2016-02-23 2017-08-31 삼성전자주식회사 반도체 패키지
US20170287870A1 (en) * 2016-04-01 2017-10-05 Powertech Technology Inc. Stacked chip package structure and manufacturing method thereof
TWI606563B (zh) * 2016-04-01 2017-11-21 力成科技股份有限公司 薄型晶片堆疊封裝構造及其製造方法
US9806059B1 (en) * 2016-05-12 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US11469215B2 (en) * 2016-07-13 2022-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
US9825007B1 (en) * 2016-07-13 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
US9991233B2 (en) 2016-07-22 2018-06-05 Invensas Corporation Package-on-package devices with same level WLP components and methods therefor
US10672741B2 (en) * 2016-08-18 2020-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same
US9859245B1 (en) 2016-09-19 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with bump and method for forming the same
US10600679B2 (en) * 2016-11-17 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10037963B2 (en) 2016-11-29 2018-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US10283474B2 (en) 2017-06-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
KR102556517B1 (ko) 2018-08-28 2023-07-18 에스케이하이닉스 주식회사 브리지 다이를 포함하는 스택 패키지

Also Published As

Publication number Publication date
CN107622982A (zh) 2018-01-23
US9825007B1 (en) 2017-11-21
TW201813017A (zh) 2018-04-01
US11756931B2 (en) 2023-09-12
US10734357B2 (en) 2020-08-04
TWI701773B (zh) 2020-08-11
US20200365563A1 (en) 2020-11-19
US20180122780A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
CN107622982B (zh) 芯片封装结构及其制造方法
US11410956B2 (en) Chip package structure with bump
CN107452725B (zh) 制造半导体封装的方法
TWI614850B (zh) 半導體封裝結構及其形成方法
TWI668825B (zh) 半導體封裝及其製造方法
US11011501B2 (en) Package structure, package-on-package structure and method of fabricating the same
US11502040B2 (en) Package structure and semiconductor pacakge
US10580739B2 (en) Package substrate and associated fabrication method with varying depths for circuit device terminals
US10510630B2 (en) Molding structure for wafer level package
US10140498B2 (en) Wafer-level packaging sensing device and method for forming the same
US20210351117A1 (en) Semiconductor package and method of manufacturing the same
TWI736229B (zh) 封裝結構、疊層封裝結構及其製作方法
US9711425B2 (en) Sensing module and method for forming the same
US11404394B2 (en) Chip package structure with integrated device integrated beneath the semiconductor chip
CN209804637U (zh) 半导体封装结构
US10756037B2 (en) Package structure and fabricating method thereof
CN108962767B (zh) 半导体结构及其形成方法
US11948914B2 (en) Chip package structure with integrated device integrated beneath the semiconductor chip
US20220336364A1 (en) Package structure and method of fabricating the same
CN112038300A (zh) 半导体封装结构及其制备方法
CN112054002A (zh) 3d芯片封装结构及其制备方法
CN112053964A (zh) 3d芯片封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant