CN104979196A

CN104979196A - 一种沟槽型半导体器件结构的制作方法

Info

Publication number: CN104979196A
Application number: CN201410128233.XA
Authority: CN
Inventors: 张冠杰; 张哲�; 徐昊; 刘义
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2014-04-01
Filing date: 2014-04-01
Publication date: 2015-10-14
Anticipated expiration: 2034-04-01
Also published as: CN104979196B

Abstract

本发明提供一种沟槽型半导体器件结构的制作方法，包括步骤：1）提供具有沟槽结构的硅衬底，所述沟槽结构包括沟槽、栅氧层以及多晶硅层；2）去除位于顶部的部分栅氧层形成第一深度的凹槽，所述凹槽侧壁露出有硅衬底及多晶硅层；3）进行退火工艺，于所述硅衬底及多晶硅层表面形成第一厚度的第一热氧化层，同时，所述凹槽内露出的硅衬底及多晶硅层被氧化形成充满所述凹槽且高出所述凹槽的第二热氧化层；4）湿法腐蚀所述第一热氧化层及第二热氧化层，直至将所述第一热氧化层减薄至第二厚度；5）沉积ILD绝缘介质层。本发明可以有效避免ILD绝缘介质层沉积时孔洞的产生，避免了由于孔洞而导致的漏电流的产生，提高了器件的性能和稳定性。

Description

一种沟槽型半导体器件结构的制作方法

技术领域

本发明属于半导体制造领域，特别是涉及一种沟槽型半导体器件结构的制作方法。

背景技术

功率晶体管一般用于控制功率电子器件合理工作，通过功率电子器件为负载提供大功率的输出。功率晶体管已广泛用于控制功率输出，高频大功率晶体管的应用电子设备的扫描电路中，如彩电，显示器，示波器，大型游戏机的水平扫描电路，视放电路，发射机的功率放大器等，亦广泛地应用到例如对讲机，手机的射频输出电路，高频振荡电路和高速电子开关电路等电路中。

为了缩小功率器件的尺寸，改善功率器件的性能，沟槽结构被引入到功率器件中，形成沟槽型功率器件。沟槽型功率器件是电力电子电路的重要组成部分，在截止状态时击穿电压高、漏电流小；在导通状态时，导通电阻低、导通管压降低；在开关转换时，开关速度快，并且具有通态损耗、断态损耗和开关损耗小等显著优点，沟槽型功率器件已经成为集成电路等领域的主流功率器件。

现有的沟槽型功率器件的制备方法通常包括如下步骤：于硅衬底表面生长硬掩膜(Hardmask)层；在硬掩膜上进行光刻，露出沟槽区域；形成沟槽(Trench)；进行栅氧层及多晶硅的沉积，填充沟槽；采用干法刻蚀进行多晶硅的回蚀，去掉多余的多晶硅；之后，还包括P型离子注入以及退火推进形成P型体区；N型离子注入以及退火形成N型源区；沉积ILD绝缘介质层，接触孔，金属层和钝化层等步骤。

在上述制作P型体区102的过程中，P型离子注入形成P型注入层101后，需要高温退火使P型离子向下推进使其扩散形成P型体区102，这时，在硅衬底以及多晶硅104表面会形成一层厚度大约为1300埃的热氧化硅层105，该热氧化硅层105的作用是促进P型离子向硅衬底内部扩散，同时限制离子向硅表面扩散，这时，由于栅氧层处不能再退火时产生新的二氧化硅，因此在栅氧层103处会形成一个凹槽106，如图1～图2所示。之后，这个热氧化硅层需要通过湿法腐蚀工艺进行减薄至大概220埃，即需要去除1080埃厚度的二氧化硅层，同时，位于上述凹槽内的栅氧层也会被腐蚀掉相当大的一个厚度，形成一个非常狭窄的凹陷区域107，如图3所示。这个凹陷区域在后续沉积ILD绝缘介质层108时使非常难被完全填充的，因此在沉积后往往会形成一些孔洞109，如图4所示。这些孔洞109会使功率器件工作过程中的漏电流大大增大，甚至使功率器件直接被烧坏，严重影响功率器件的性能和稳定性。

因此，提供一种能够克服上述缺陷的沟槽型功率器件的制作方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种沟槽型半导体器件结构的制作方法，以解决现有技术中栅氧层容易出现孔洞导致器件性能下降或器件破坏等问题。

为了实现上述目的，本发明提供一种沟槽型半导体器件结构的制作方法，该制作方法包括以下步骤：

1）提供具有沟槽结构的硅衬底，所述沟槽结构包括形成于所述硅衬底中的沟槽、结合于所述沟槽内表面的栅氧层以及填充于所述栅氧层内的多晶硅层；

2）去除位于顶部的部分栅氧层形成第一深度的凹槽，所述凹槽侧壁露出有硅衬底及多晶硅层；

3）进行退火工艺，于所述硅衬底及多晶硅层表面形成第一厚度的第一热氧化层，同时，所述凹槽内露出的硅衬底及多晶硅层被氧化形成充满所述凹槽且高出所述凹槽的第二热氧化层；

4）湿法腐蚀所述第一热氧化层及第二热氧化层，直至将所述第一热氧化层减薄至第二厚度；

5）沉积ILD绝缘介质层。

作为本发明的沟槽型半导体器件结构的制作方法的一种优选方案，步骤2）采用湿法腐蚀工艺去除位于顶部的部分栅氧层形成第一深度的凹槽。

作为本发明的沟槽型半导体器件结构的制作方法的一种优选方案，步骤2）所述第一深度的范围为300～500埃。

作为本发明的沟槽型半导体器件结构的制作方法的一种优选方案，步骤3）所述第一厚度的范围为600～800埃。

作为本发明的沟槽型半导体器件结构的制作方法的一种优选方案，步骤4）所述第二厚度的范围为100～250埃。

作为本发明的沟槽型半导体器件结构的制作方法的一种优选方案，步骤3）所述退火工艺的气氛为O2气氛。

作为本发明的沟槽型半导体器件结构的制作方法的一种优选方案，步骤3）所述退火工艺的退火温度范围为900～1200℃。

作为本发明的沟槽型半导体器件结构的制作方法的一种优选方案，步骤3）所述退火工艺的退火时间范围为80～120min。

作为本发明的沟槽型半导体器件结构的制作方法的一种优选方案，步骤5）采用等离子体增强化学气相沉积法沉积所述ILD绝缘介质层。

作为本发明的沟槽型半导体器件结构的制作方法的一种优选方案，所述ILD绝缘介质层的材料为二氧化硅。

如上所述，本发明提供一种沟槽型半导体器件结构的制作方法，包括以下步骤：1）提供具有沟槽结构的硅衬底，所述沟槽结构包括形成于所述硅衬底中的沟槽、结合于所述沟槽内表面的栅氧层以及填充于所述栅氧层内的多晶硅层；2）去除位于顶部的部分栅氧层形成第一深度的凹槽，所述凹槽侧壁露出有硅衬底及多晶硅层；3）进行退火工艺，于所述硅衬底及多晶硅层表面形成第一厚度的第一热氧化层，同时，所述凹槽内露出的硅衬底及多晶硅层被氧化形成充满所述凹槽且高出所述凹槽的第二热氧化层；4）湿法腐蚀所述第一热氧化层及第二热氧化层，直至将所述第一热氧化层减薄至第二厚度；5）沉积ILD绝缘介质层。本发明可以有效避免ILD绝缘介质层沉积时孔洞的产生，避免由于孔洞而导致的漏电流的产生，提高器件的性能和稳定性。

附图说明

图1～4显示为现有技术中的沟槽型半导体器件结构的制作方法各步骤所呈现的结构示意图。

图5显示为本发明的沟槽型半导体器件结构的制作方法的步骤流程示意图。

图6显示为本发明的沟槽型半导体器件结构的制作方法步骤1）所呈现的结构示意图。

图7显示为本发明的沟槽型半导体器件结构的制作方法步骤2）所呈现的结构示意图。

图8显示为本发明的沟槽型半导体器件结构的制作方法步骤3）所呈现的结构示意图。

图9显示为本发明的沟槽型半导体器件结构的制作方法步骤4）所呈现的结构示意图。

图10显示为本发明的沟槽型半导体器件结构的制作方法步骤5）所呈现的结构示意图。

元件标号说明

201 硅衬底

202 P型注入层

203 栅氧层

204 多晶硅层

205 凹槽

206 第一热氧化层

207 第二热氧化层

208 凹陷区域

209 ILD绝缘介质层

S11～S15 步骤1）～步骤5）

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图5～图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图5～图10所示，本实施例提供一种沟槽型半导体器件结构的制作方法，该制作方法包括以下步骤：

如图5及图6所示，首先进行步骤1）S11，提供具有沟槽结构的硅衬底201，所述沟槽结构包括形成于所述硅衬底201中的沟槽、结合于所述沟槽内表面的栅氧层203以及填充于所述栅氧层203内的多晶硅层204。

如图6所示，所述沟槽结构为U型沟槽结构。在本实施例中，所述栅氧层203为二氧化硅层。所述硅衬底201为N型掺杂的硅衬底201。形成所述沟槽结构后，于所述硅衬底201表面进行P型离子注入，于该硅衬底201表层形成P型离子注入层，所述P型离子的其注入能量和剂量可依据工艺需求进行选择。

如图5及图7所示，然后进行步骤2）S12，去除位于顶部的部分栅氧层203形成第一深度的凹槽205，所述凹槽205侧壁露出有硅衬底201及多晶硅层204。

作为示例，采用湿法腐蚀工艺去除位于顶部的部分栅氧层203形成第一深度的凹槽205。

作为示例，所述第一深度为300～500埃。本实施例中，所述第一深度为390埃。所述凹槽205侧壁露出硅衬底201及多晶硅层204，可以使其中的硅材料在后续的工艺中氧化。

如图5及图8所示，接着进行步骤3）S13，进行退火工艺，于所述硅衬底201及多晶硅层204表面形成第一厚度的第一热氧化层206，同时，所述凹槽205内露出的硅衬底201及多晶硅层204被氧化形成充满所述凹槽205且高出所述凹槽205的第二热氧化层207。

需要说明的是，在本实施了中，所述退火工艺的目的是使上述的P型注入层202在硅衬底201中扩散，最终扩散至深度与所述沟槽结构深度相近的位置为止。当然，在其它的实施例中，本发明适用于只要需要这一步退火工艺的任意半导体器件中，并不限定于此。

为了保证第一热氧化层206的厚度，以使所述P型离子向硅衬底201内部扩散，作为示例，所述退火工艺的气氛为O₂气氛，其中，所述O₂的流量可以根据工艺需求进行确定。在本实施例中，所述O₂的流量控制为当完成所述P型体区的制作时，所述第一热氧化层206的第一厚度的范围为600～800埃。在本实施例中，所述第一热氧化层206的厚度为700埃。

作为示例，所述退火工艺的退火温度范围为900～1200℃，所述退火工艺的退火时间范围为80～120min。在本实施例中，所述退火工艺所采用的退火温度为1050℃，退火时间为100min。

由于所述凹槽205的侧壁露出有硅衬底201及多晶硅，因此，在退火工艺进行时，该处的硅衬底201及多晶硅同时会被氧化，且由于所述凹槽205的宽度非常狭窄，在硅材料被氧化时可以很容易将该凹槽205填满，形成充满所述凹槽205且高出所述凹槽205的第二热氧化层207。

如图5及图9所示，然后进行步骤4）S14，湿法腐蚀所述第一热氧化层206及第二热氧化层207，直至将所述第一热氧化层206减薄至第二厚度。

作为示例，所述减薄后的第一热氧化层206的第二厚度为100～250埃。在本实施例中，所述第二厚度为200埃。

由于后续需要制作ILD绝缘介质层，因此，必须对所述第一热氧化层206进行减薄，一般来说，会使用成本低廉的湿法腐蚀对所述第一热氧化层206进行腐蚀减薄，然而，由于湿法腐蚀的非选择性，位于之前的凹槽205处的第二热氧化层207会同时会被腐蚀，形成凹陷区域208。在本实施例中，由于所述第二热氧化层207高出所述凹槽205，因此，在腐蚀过程中虽然会被去除掉一部分，但是，相比于现有技术来说，该凹陷区域208的深度大大降低，因而，可以大大提高了后续ILD绝缘介质层的填充质量。

如图5及图10所示，最后进行步骤5）S15，沉积ILD绝缘介质层209。

作为示例，采用等离子体增强化学气相沉积法沉积所述ILD绝缘介质层209，并且，所述ILD绝缘介质层209的材料为二氧化硅。由于上述形成的凹陷区域208的深度较浅，因此，采用等离子体增强化学气相沉积法可以获得质量很高ILD绝缘介质层209，避免了孔洞的产生。

如上所述，本发明提供一种沟槽型半导体器件结构的制作方法，包括以下步骤：1）提供具有沟槽结构的硅衬底201，所述沟槽结构包括形成于所述硅衬底201中的沟槽、结合于所述沟槽内表面的栅氧层203以及填充于所述栅氧层203内的多晶硅层204；2）去除位于顶部的部分栅氧层203形成第一深度的凹槽205，所述凹槽205侧壁露出有硅衬底201及多晶硅层204；3）进行退火工艺，于所述硅衬底201及多晶硅层204表面形成第一厚度的第一热氧化层206，同时，所述凹槽205内露出的硅衬底201及多晶硅层204被氧化形成充满所述凹槽205且高出所述凹槽205的第二热氧化层207；4）湿法腐蚀所述第一热氧化层206及第二热氧化层207，直至将所述第一热氧化层206减薄至第二厚度；5）沉积ILD绝缘介质层209。本发明可以有效避免ILD绝缘介质层209沉积时孔洞的产生，避免由于孔洞而导致的漏电流的产生，提高器件的性能和稳定性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims

1.一种沟槽型半导体器件结构的制作方法，其特征在于，包括以下步骤：

5）沉积ILD绝缘介质层。

2.根据权利要求1所述的沟槽型半导体器件结构的制作方法，其特征在于：步骤2）采用湿法腐蚀工艺去除位于顶部的部分栅氧层形成第一深度的凹槽。

3.根据权利要求1所述的沟槽型半导体器件结构的制作方法，其特征在于：步骤2）所述第一深度的范围为300～500埃。

4.根据权利要求1所述的沟槽型半导体器件结构的制作方法，其特征在于：步骤3）所述第一厚度的范围为600～800埃。

5.根据权利要求1所述的沟槽型半导体器件结构的制作方法，其特征在于：步骤4）所述第二厚度的范围为100～250埃。

6.根据权利要求1所述的沟槽型半导体器件结构的制作方法，其特征在于：步骤3）所述退火工艺的气氛为O₂气氛。

7.根据权利要求1所述的沟槽型半导体器件结构的制作方法，其特征在于：步骤3）所述退火工艺的退火温度范围为900～1200℃。

8.根据权利要求1所述的沟槽型半导体器件结构的制作方法，其特征在于：步骤3）所述退火工艺的退火时间范围为80～120min。

9.根据权利要求1所述的沟槽型半导体器件结构的制作方法，其特征在于：步骤5）采用等离子体增强化学气相沉积法沉积所述ILD绝缘介质层。

10.根据权利要求1所述的沟槽型半导体器件结构的制作方法，其特征在于：所述ILD绝缘介质层的材料为二氧化硅。