CN109917616B - 用于双重图案化的掩模版的制作方法及双重图案化方法 - Google Patents

用于双重图案化的掩模版的制作方法及双重图案化方法 Download PDF

Info

Publication number
CN109917616B
CN109917616B CN201711317600.0A CN201711317600A CN109917616B CN 109917616 B CN109917616 B CN 109917616B CN 201711317600 A CN201711317600 A CN 201711317600A CN 109917616 B CN109917616 B CN 109917616B
Authority
CN
China
Prior art keywords
pattern
mask
patterning
sraf
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711317600.0A
Other languages
English (en)
Other versions
CN109917616A (zh
Inventor
杨青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201711317600.0A priority Critical patent/CN109917616B/zh
Priority to US16/214,465 priority patent/US10593551B2/en
Publication of CN109917616A publication Critical patent/CN109917616A/zh
Application granted granted Critical
Publication of CN109917616B publication Critical patent/CN109917616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本申请公开了一种用于双重图案化的掩模版的制作方法及双重图案化方法，涉及半导体技术领域。其中，所述制作方法包括：根据目标图形布局用于第一图案化的第一掩模版和用于第二图案化的第二掩模版，所述第一掩模版具有第一掩模图形，所述第二掩模版具有第二掩模图形，所述第一图案化在所述第二图案化之前进行；在所述第一掩模版的第一掩模图形的间隙处设置SRAF图形；其中，所述SRAF图形被所述第二掩模图形覆盖，并且，所述SRAF图形的尺寸被配置为使得所述SRAF图形在所述第一图案化中能够被转移。

Description

用于双重图案化的掩模版的制作方法及双重图案化方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种用于双重图案化的掩模版的制作方法及双重图案化方法。
背景技术
随着器件的关键尺寸的缩小，双重图案化(double patterning)技术被用来实现比单一图案化(single patterning)技术更小的节距。
图1A示出了双重图案化工艺中掩模版的设计示意图。利用掩模版101和掩模版102对待刻蚀材料进行两次图案化，从而形成期望的图形。然而，双重图案化工艺中的一个问题是图案化形成的图形的工艺窗口(process window)较小，也即，图形的容错能力较小，这使得图案化后的图形与期望的图形偏差较大。例如，圆圈所示部分可能会断掉等，使得图案化的图形偏离期望的图形。
现有技术中具有两种方法来提高图形的工艺窗口。
一种解决方法如图1B所示，将掩模版101中可能会偏离期望图形的区域的尺寸增大。然而，这种方法会使得掩模版101侵占掩模版102的空间，最终得到的图案化的图形仍非期望的图形。
另一种解决方法如图1C所示，在掩模版101的主图形旁边设置亚分辨率辅助特征(SRAF)图形103。这种方法中，SRAF图形103仅设置在掩模版101上，其尺寸被严格限制，在曝光后SRAF图形并不会被转移到待刻蚀材料中。因此，这种方法对工艺窗口的提高有限。
发明内容
本申请的一个目的在于提高双重图案化图形的工艺窗口。
根据本申请的一方面，提供了一种用于双重图案化的掩模版的制作方法，包括：根据目标图形布局用于第一图案化的第一掩模版和用于第二图案化的第二掩模版，所述第一掩模版具有第一掩模图形，所述第二掩模版具有第二掩模图形，所述第一图案化在所述第二图案化之前进行；在所述第一掩模版的第一掩模图形的间隙处设置亚分辨率辅助特征SRAF图形；其中，所述SRAF图形被所述第二掩模图形覆盖，并且，所述SRAF图形的尺寸被配置为使得所述SRAF图形在所述第一图案化中能够被转移。
在一个实施例中，所述SRAF图形的尺寸与所述第二掩模图形的尺寸相同。
在一个实施例中，所述SRAF图形包括多个SRAF图形。
在一个实施例中，所述SRAF图形的形状包括矩形或L形。
根据本申请的另一方面，提供了一种双重图案化方法，包括：利用第一掩模版对待刻蚀材料层进行第一图案化，所述第一掩模版具有第一掩模图形和在所述第一掩模图形的间隙处设置的SRAF图形，所述SRAF图形的尺寸被配置为使得所述SRAF图形在所述第一图案化中能够被转移到所述待刻蚀材料层；在所述第一图案化后，利用第二掩模版对所述待刻蚀材料层进行第二图案化，所述第二掩模版具有第二掩模图形，并且所述SRAF图形被所述第二掩模图形覆盖。
在一个实施例中，所述利用第一掩模版对待刻蚀材料层进行第一图案化包括：在所述待刻蚀材料层上形成第一光刻胶层；利用所述第一掩模版对所述第一光刻胶层进行光刻，以将所述第一掩模图形和所述SRAF图形转移到所述第一光刻胶层；在所述第一图案化后，以所述第一光刻胶层为掩模对所述待刻蚀材料层进行刻蚀，以将所述第一掩模图形和所述SRAF图形转移到所述待刻蚀材料层；去除所述第一光刻胶层。
在一个实施例中，所述利用第二掩模版对所述待刻蚀材料层进行第二图案化包括：在所述待刻蚀材料层上形成第二光刻胶层；利用第二掩模版对所述第二光刻胶层进行光刻，以将所述第二掩模图形转移到所述第二光刻胶层；在所述第二图案化后，以所述第二光刻胶层为掩模对所述待刻蚀材料层进行刻蚀，以将所述第二掩模图形转移到所述待刻蚀材料层。
在一个实施例中，所述SRAF图形的尺寸与所述第二掩模图形的尺寸相同。
在一个实施例中，所述SRAF图形包括多个SRAF图形。
在一个实施例中，所述SRAF图形的形状包括矩形或L形。
本申请实施例中，SRAF图形的尺寸被配置为使得SRAF图形在第一图案化中能够被转移，并且SRAF图形被设置为被第二掩模图形覆盖。相对于现有的方案，本申请实施例可以增大SRAF图形的尺寸，使得SRAF图形在第一图案化中能够被转移，从而可以在第一掩模图形的光学衍射第一阶位置上增加进光量，增大第一掩模图形的工艺窗口。
通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本申请的示例性实施例，并且连同说明书一起用于解释本申请的原理，在附图中：
图1A示出了双重图案化工艺中掩模版的设计示意图；
图1B示出了双重图案化工艺中掩模版的另一设计示意图；
图1C示出了双重图案化工艺中掩模版的又一设计示意图；
图2是根据本申请一个实施例的用于双重图案化的掩模版的制作方法的简化流程图；
图3A和图3B示出了根据本申请一个实施例的用于双重图案化的掩模版的制作方法的各个阶段的示意图；
图4示出了根据本申请一个实施例的第一掩模版和第二掩模版的示意图；
图5是根据本申请一个实施例的双重图案化方法的简化流程图；
图6A-图6C示出了根据本申请一个实现方式的第一图案化的各个阶段的截面示意图；
图6D-图6F示出了根据本申请一个实现方式的第二图案化的各个阶段的截面示意图。
具体实施方式
现在将参照附图来详细描述本申请的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本申请范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本申请及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
图2是根据本申请一个实施例的用于双重图案化的掩模版的制作方法的简化流程图。
在步骤202，根据目标图形布局用于第一图案化的第一掩模版301和用于第二图案化的第二掩模版302，如图3A所示。这里，第一图案化在第二图案化之前进行。
例如，可以根据目标图形设置第一掩模版301和第二掩模版302的相对位置关系和间距等。
第一掩模版301具有第一掩模图形311，第二掩模版302具有第二掩模图形312。在第一图案化和第二图案化工艺中，第一掩模图形311和第二掩模图形312分别会被转移到待刻蚀材料层中，从而形成目标图形。
在步骤204，在第一掩模版301的第一掩模图形311的间隙处设置SRAF图形321，如图3B所示。
这里，SRAF图形321的尺寸被配置为使得SRAF图形321在第一图案化中能够被转移，并且SRAF图形321被设置为被第二掩模图形312覆盖。在一个实施例中，SRAF图形321的尺寸与第二掩模图形312的尺寸可以相同。在一个实施例中，SRAF图形321可以包括多个SRAF图形，多个SRAF图形均被第二掩模图形312覆盖。
也就是说，在第一图案化后，SRAF图形321可以被转移到待刻蚀材料层中；而在第二图案化后，转移到待刻蚀材料层中的第二掩模图形321会覆盖SRAF图形321，从而使得待刻蚀材料层中的SRAF图形321消失。
这样，在满足SRAF图形321被第二掩模图形312覆盖的条件下，可以调整SRAF图形321的尺寸，使得SRAF图形321在第一图案化中能够被转移到待刻蚀材料层中，但由于SRAF图形321被第二掩模图形312覆盖，待刻蚀材料层中最终形成的图形不会有SRAF图形321。
需要说明的是，虽然SRAF图形321的形状被示出为矩形，但本申请并不限于此。例如，SRAF图形321的形状还可以其他合适的形状，例如L形，也即包括第一矩形以及与第一矩形的一个端部连接的第二矩形，第一矩形和第二矩形可以基本垂直。
本实施例相对于现有的方案可以增大SRAF图形321的尺寸，使得SRAF图形321在第一图案化中能够被转移，从而可以在第一掩模图形311的光学衍射第一阶位置上增加进光量，增大第一掩模图形311的工艺窗口。
之后，可以根据上面介绍的掩模版的制作方法制作的掩模版进行双重图案化工艺。
图4示出了根据本申请一个实施例的第一掩模版和第二掩模版的示意图。
如图4所示，第一掩模版具有第一掩模图形411和在第一掩模图形411的间隙处设置的SRAF图形421，例如散射条。SRAF图形421的尺寸被配置为使得SRAF图形421在第一图案化中能够被转移到待刻蚀材料层。第二掩模版具有第二掩模图形412，并且SRAF图形421被第二掩模图形412覆盖。在一个实施例中，在SRAF图形421的尺寸与第二掩模图形412的尺寸相同。在一个实施例中，SRAF图形421可以包括多个SRAF图形。另外，SRAF图形421的形状可以包括矩形或L形。
下面以图4所示的第一掩模版和第二掩模版为例对双重图案化方法进行详细说明。
图5是根据本申请一个实施例的双重图案化方法的简化流程图。
如图5所示，首先，在步骤502，利用图4所示的第一掩模版401对待刻蚀材料层进行第一图案化。
图6A-图6C示出了根据本申请一个实现方式的第一图案化的各个阶段的截面示意图。
如图6A所示，在待刻蚀材料层601上形成第一光刻胶层602。
这里，待刻蚀材料层601可以是任意要被图案化的材料层，例如栅极材料层、半导体材料层等。待刻蚀材料层601也可以是由多层材料层组成的叠层。例如，待刻蚀材料层601包括半导体衬底和在半导体衬底上的硬掩模层。
第一光刻胶层602可以是正性光刻胶，也可以是负性光刻胶。以下以负性光刻胶为例进行说明。
如图6B所示，利用图4所示的第一掩模版对第一光刻胶层602进行光刻，以将第一掩模图形411和SRAF图形421转移到第一光刻胶层602。这里，第一光刻胶层602被示出为具有贯穿第一光刻胶层602的开口612(与第一掩模图形411对应)和延伸到第一光刻胶层602中的开口622(与SRAF图形421对应)。
如图6C所示，在第一图案化后，以第一光刻胶层602为掩模对待刻蚀材料层601进行刻蚀，以将第一掩模图形411和SRAF图形421转移到待刻蚀材料层601。之后去除第一光刻胶层602。这里，待刻蚀材料层601被示出为具有贯穿待刻蚀材料层601的开口611(与第一掩模图形411对应)和延伸到待刻蚀材料层601中的开口621(与SRAF图形421对应)。
回到图5，在步骤504，在第一图案化后，利用图4所示的第二掩模版对待刻蚀材料层601进行第二图案化。
图6D-图6F示出了根据本申请一个实现方式的第二图案化的各个阶段的截面示意图。
如图6D所示，在图6C所示的待刻蚀材料层601上形成第二光刻胶层603。应明白，第二光刻胶层603可以填充开口611及开口621。
如图6E所示，利用图4所示的第二掩模版对第二光刻胶层603进行光刻，以将第二掩模图形412转移到第二光刻胶层603。这里，第二光刻胶层603被示出为具有贯穿第二光刻胶层603的开口613(与第二掩模图形412对应)。
如图6F所示，在第二图案化后，以第二光刻胶层603为掩模对待刻蚀材料层601进行刻蚀，以将第二掩模图形412转移到待刻蚀材料层601。之后去除第二光刻胶层603。这里，待刻蚀材料层601被示出为具有贯穿待刻蚀材料层601的开口631(与第二掩模图形412对应)。由于第二掩模图形412覆盖SRAF图形421，故与SRAF图形421对应的开口621消失。
至此，已经详细描述了根据本申请实施例的用于双重图案化的掩模版的制作方法及双重图案化方法。为了避免遮蔽本申请的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本申请的精神和范围。

Claims (10)

1.一种用于双重图案化的掩模版的制作方法，其特征在于，包括：
根据目标图形布局用于第一图案化的第一掩模版和用于第二图案化的第二掩模版，所述第一掩模版具有第一掩模图形，所述第二掩模版具有第二掩模图形，所述第一图案化在所述第二图案化之前进行；
在所述第一掩模版的第一掩模图形的间隙处设置亚分辨率辅助特征SRAF图形；
其中，所述SRAF图形被所述第二掩模图形覆盖，并且，所述SRAF图形的尺寸被配置为使得所述SRAF图形在所述第一图案化中能够被转移；
其中，在所述第一图案化后，待刻蚀材料层与所述第一掩模图形对应的部分被去除以形成贯穿所述待刻蚀材料层的第一开口，
在所述第二图案化后，所述待刻蚀材料层与所述第二掩模图形对应的部分被去除以形成贯穿所述待刻蚀材料层的第二开口，
所述目标图形包括所述第一开口和所述第二开口。
2.根据权利要求1所述的方法，其特征在于，所述SRAF图形的尺寸与所述第二掩模图形的尺寸相同。
3.根据权利要求1所述的方法，其特征在于，所述SRAF图形包括多个SRAF图形。
4.根据权利要求1所述的方法，其特征在于，所述SRAF图形的形状包括矩形或L形。
5.一种双重图案化方法，其特征在于，包括：
利用第一掩模版对待刻蚀材料层进行第一图案化，所述第一掩模版具有第一掩模图形和在所述第一掩模图形的间隙处设置的SRAF图形，所述SRAF图形的尺寸被配置为使得所述SRAF图形在所述第一图案化中能够被转移到所述待刻蚀材料层，其中，在所述第一图案化后，所述待刻蚀材料层与所述第一掩模图形对应的部分被去除以形成贯穿所述待刻蚀材料层的第一开口；
在所述第一图案化后，利用第二掩模版对所述待刻蚀材料层进行第二图案化，所述第二掩模版具有第二掩模图形，并且所述SRAF图形被所述第二掩模图形覆盖，在所述第二图案化后，所述待刻蚀材料层与所述第二掩模图形对应的部分被去除以形成贯穿所述待刻蚀材料层的第二开口；
所述双重图案化的目标图形包括所述第一开口和所述第二开口。
6.根据权利要求5所述的方法，其特征在于，所述利用第一掩模版对待刻蚀材料层进行第一图案化包括：
在所述待刻蚀材料层上形成第一光刻胶层；
利用所述第一掩模版对所述第一光刻胶层进行光刻，以将所述第一掩模图形和所述SRAF图形转移到所述第一光刻胶层；
在所述第一图案化后，以所述第一光刻胶层为掩模对所述待刻蚀材料层进行刻蚀，以将所述第一掩模图形和所述SRAF图形转移到所述待刻蚀材料层；
去除所述第一光刻胶层。
7.根据权利要求6所述的方法，其特征在于，所述利用第二掩模版对所述待刻蚀材料层进行第二图案化包括：
在所述待刻蚀材料层上形成第二光刻胶层；
利用第二掩模版对所述第二光刻胶层进行光刻，以将所述第二掩模图形转移到所述第二光刻胶层；
在所述第二图案化后，以所述第二光刻胶层为掩模对所述待刻蚀材料层进行刻蚀，以将所述第二掩模图形转移到所述待刻蚀材料层。
8.根据权利要求5所述的方法，其特征在于，所述SRAF图形的尺寸与所述第二掩模图形的尺寸相同。
9.根据权利要求5所述的方法，其特征在于，所述SRAF图形包括多个SRAF图形。
10.根据权利要求5所述的方法，其特征在于，所述SRAF图形的形状包括矩形或L形。
CN201711317600.0A 2017-12-12 2017-12-12 用于双重图案化的掩模版的制作方法及双重图案化方法 Active CN109917616B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711317600.0A CN109917616B (zh) 2017-12-12 2017-12-12 用于双重图案化的掩模版的制作方法及双重图案化方法
US16/214,465 US10593551B2 (en) 2017-12-12 2018-12-10 Method to increase the process window in double patterning process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711317600.0A CN109917616B (zh) 2017-12-12 2017-12-12 用于双重图案化的掩模版的制作方法及双重图案化方法

Publications (2)

Publication Number Publication Date
CN109917616A CN109917616A (zh) 2019-06-21
CN109917616B true CN109917616B (zh) 2022-07-05

Family

ID=66697237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711317600.0A Active CN109917616B (zh) 2017-12-12 2017-12-12 用于双重图案化的掩模版的制作方法及双重图案化方法

Country Status (2)

Country Link
US (1) US10593551B2 (zh)
CN (1) CN109917616B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110289221B (zh) * 2019-06-25 2021-06-29 武汉新芯集成电路制造有限公司 一种半导体器件及其制造方法
CN112346294B (zh) * 2020-11-13 2023-11-14 上海华力集成电路制造有限公司 多重图形亚分辨率辅助图形添加方法
CN113643963B (zh) * 2021-06-30 2024-05-14 长江存储科技有限责任公司 3d存储器件的栅线缝隙图案化方法及曝光掩模

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007164084A (ja) * 2005-12-16 2007-06-28 Toshiba Corp フォトマスクの製造方法および半導体装置の製造方法
CN101566789A (zh) * 2008-04-25 2009-10-28 中芯国际集成电路制造(上海)有限公司 带有散射条的掩模版组合及光刻方法
CN104698747A (zh) * 2015-03-30 2015-06-10 上海华力微电子有限公司 一种提高二维图形解析度的工艺方法
CN104752169A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 掩膜图形的形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4809705B2 (ja) * 2006-03-28 2011-11-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009053605A (ja) * 2007-08-29 2009-03-12 Renesas Technology Corp 半導体装置の製造方法およびマスク
WO2012043695A1 (ja) * 2010-09-30 2012-04-05 Hoya株式会社 マスクブランク及びその製造方法並びに転写用マスク
JP5758422B2 (ja) * 2013-02-19 2015-08-05 株式会社東芝 パターン形成方法
JP6150299B2 (ja) * 2014-03-30 2017-06-21 Hoya株式会社 マスクブランク、転写用マスクの製造方法及び半導体装置の製造方法
CN106200255B (zh) * 2015-05-05 2020-05-26 华邦电子股份有限公司 相位移光罩及其制造方法
KR102491578B1 (ko) * 2015-11-02 2023-01-25 삼성전자주식회사 Ｏｐｃ 방법 및 그 ｏｐｃ 방법을 이용한 마스크 제조방법
US10025177B2 (en) * 2016-03-16 2018-07-17 Samsung Electronics Co., Ltd. Efficient way to creating process window enhanced photomask layout

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007164084A (ja) * 2005-12-16 2007-06-28 Toshiba Corp フォトマスクの製造方法および半導体装置の製造方法
CN101566789A (zh) * 2008-04-25 2009-10-28 中芯国际集成电路制造(上海)有限公司 带有散射条的掩模版组合及光刻方法
CN104752169A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 掩膜图形的形成方法
CN104698747A (zh) * 2015-03-30 2015-06-10 上海华力微电子有限公司 一种提高二维图形解析度的工艺方法

Also Published As

Publication number Publication date
US20190181006A1 (en) 2019-06-13
US10593551B2 (en) 2020-03-17
CN109917616A (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
US7361453B2 (en) Method for creating a pattern in a material and semiconductor structure processed therewith
KR20110055912A (ko) 반도체 소자의 콘택홀 형성방법
KR100912990B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR101225601B1 (ko) 대면적 나노스케일 패턴형성방법
US9502306B2 (en) Pattern formation method that includes partially removing line and space pattern
CN109917616B (zh) 用于双重图案化的掩模版的制作方法及双重图案化方法
TW201539115A (zh) 使用能夠使用較爲緊密接點封入間距規則之多重圖案化製程圖案化線型特徵之方法
KR20100053852A (ko) 반도체 소자의 미세 패턴 형성방법
US20140377708A1 (en) Double patterning by ptd and ntd process
US8930860B2 (en) Layout decomposition method and method for manufacturing semiconductor device applying the same
TWI761827B (zh) 半導體圖案化製程
CN107785242B (zh) 三重图形化的方法
US9412615B2 (en) Patterning method and semiconductor structure including forming a plurality of holes using line pattern masks
CN103839769A (zh) 形成图案的方法
US9032340B2 (en) Layout decomposition method and method for manufacturing semiconductor device applying the same
CN112017970B (zh) 自对准金属层的制造方法、半导体器件及电子设备
TW201537620A (zh) 半導體元件的製作方法
CN104157556A (zh) 金属硬掩模开口刻蚀方法
CN103681231B (zh) 于基底中形成图案的方法
CN104952705A (zh) 一种双重图形及半导体器件结构的制作方法
KR100522094B1 (ko) 반도체 장치의 패턴형성방법
TWI576672B (zh) 光罩組及使用該光罩組的微影製程
WO2011101926A1 (ja) 半導体装置の製造方法及びフォトマスク
US20240162038A1 (en) Photomask structure, semiconductor structure and manufacturing method thereof
CN113257664B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant