CN104951402A - 存储装置及其操作方法和计算*** - Google Patents

存储装置及其操作方法和计算*** Download PDF

Info

Publication number
CN104951402A
CN104951402A CN201510136929.1A CN201510136929A CN104951402A CN 104951402 A CN104951402 A CN 104951402A CN 201510136929 A CN201510136929 A CN 201510136929A CN 104951402 A CN104951402 A CN 104951402A
Authority
CN
China
Prior art keywords
field
status information
data
information
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510136929.1A
Other languages
English (en)
Other versions
CN104951402B (zh
Inventor
韩一洙
赵熙昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN104951402A publication Critical patent/CN104951402A/zh
Application granted granted Critical
Publication of CN104951402B publication Critical patent/CN104951402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明提供了一种存储装置及其操作方法以及包括该存储装置的计算***，所述操作方法包括步骤：接收请求；执行与接收到的请求对应的操作；产生对应于所执行的操作的响应数据，其中所述响应数据包括关于所执行的操作的信息；以及输出所述响应数据。将状态信息添加至所述响应数据并且与所述响应数据一起输出，其中所述状态信息包括关于所述存储装置的状态的信息。

Description

存储装置及其操作方法和计算***
相关申请的交叉引用
本申请要求于2014年3月26日在韩国知识产权局提交的韩国专利申请No.10-2014-0035144的优先权，该申请的公开以引用方式全文并入本文中。
技术领域
本文描述的本发明构思涉及一种存储装置及其操作方法。
背景技术
存储装置可根据诸如计算机、智能电话或平板计算机之类的主机装置的控制来存储数据。存储装置可包括用于在诸如硬盘驱动器之类的磁盘或者诸如固态盘或存储卡之类的半导体存储器上存储数据的装置。半导体存储器可为非易失性存储器。
非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FeRAM)等。
由于半导体制造技术的提高，可增大与存储装置通信的主机装置的操作速度。因此，可增大存储装置或存储装置的主机装置所利用的内容的大小。
发明内容
本发明构思的示例性实施例提供了一种存储装置的操作方法，所述存储装置包括非易失性存储器和被构造为控制该非易失性存储器的存储器控制器，所述操作方法包括步骤：接收请求；执行与接收到的请求对应的操作；产生对应于所执行的操作的响应数据，其中所述响应数据包括关于所执行的操作的信息；以及输出响应数据，其中，将状态信息添加至响应数据并且与响应数据一起输出，其中状态信息包括关于存储装置的状态的信息。
在本发明构思的示例性实施例中，状态信息的收集独立于接收到的请求和所执行的操作。
在本发明构思的示例性实施例中，利用通用闪存协议信息单元(UPIU)的格式传输响应数据和状态信息。
在本发明构思的示例性实施例中，利用响应UPIU的第16字段至第31字段中的至少一个字段传输状态信息。
在本发明构思的示例性实施例中，利用数据输出UPIU的第4字段至第7字段、第9字段和第20字段至第31字段中的至少一个字段传输状态信息。
在本发明构思的示例性实施例中，利用传输就绪UPIU的第20字段至第31字段中的至少一个字段传输状态信息。
在本发明构思的示例性实施例中，利用任务管理响应UPIU的第20字段至第31字段中的至少一个字段传输状态信息。
在本发明构思的示例性实施例中，利用查询响应UPIU的第28字段至第31字段中的至少一个字段传输状态信息。
在本发明构思的示例性实施例中，利用查询响应UPIU的第16字段、第17字段和第20字段至第27字段中的至少一个字段传输状态信息。
在本发明构思的示例性实施例中，利用查询响应UPIU的第16字段至第19字段和第24字段至第27字段中的至少一个字段传输状态信息。
在本发明构思的示例性实施例中，利用查询响应UPIU的第16字段至第22字段和第24字段至第27字段中的至少一个字段传输状态信息。
在本发明构思的示例性实施例中，利用查询响应UPIU的第13字段至第27字段中的至少一个字段传输状态信息。
在本发明构思的示例性实施例中，利用NOP IN UPIU的第12字段至第31字段中的至少一个字段传输状态信息。
在本发明构思的示例性实施例中，状态信息包括存储装置的功率控制信息。
在本发明构思的示例性实施例中，状态信息还包括关于存储装置进入省电模式的时间的信息。
本发明构思的示例性实施例提供了一种存储装置，包括：非易失性存储器；以及存储器控制器，其被构造为控制非易失性存储器，其中，存储器控制器还被构造为收集状态信息，所述状态信息包括关于非易失性存储器或存储器控制器的状态的信息，并且其中，如果从外部装置接收到访问请求，则存储器控制器被构造为：执行该访问请求；将状态信息加至包括了该访问请求的执行结果的响应数据，以产生第一数据；以及将第一数据输出至外部装置。
本发明构思的示例性实施例提供了一种计算***，包括：存储装置；和主机装置，其被构造为将请求发送至存储装置以控制存储装置，并且在存储装置写数据或者从存储装置读数据，其中，存储装置被构造为收集状态信息，所述状态信息包括关于存储装置的状态的信息，并且其中，存储装置还被构造为：接收请求；执行接收到的请求；将状态信息添加至包括对所述接收到的请求的执行结果的响应数据，以产生第一数据；以及将第一数据输出至主机装置。
在本发明构思的示例性实施例中，存储装置还被构造为将第一类型的状态信息***到包括响应数据的数据格式中的第一位置处，并且其中，主机装置还被构造为从数据格式的第一位置提取第一类型的状态信息。
在本发明构思的示例性实施例中，存储装置还被构造为将状态信息和指示状态信息的类型的标记信息***到包括响应数据的数据格式中，主机装置还被构造为利用状态信息的标记信息提取状态信息，并且将标记信息***到数据格式中的预定位置处。
在本发明构思的示例性实施例中，存储装置还被构造为将状态信息和指示状态信息的位置和类型的映射信息***到包括响应数据的数据格式中，主机装置还被构造为利用映射信息提取状态信息，并且将映射信息***到数据格式中的预定位置处。
本发明构思的示例性实施例提供了一种操作存储装置的方法，包括步骤：收集存储装置的状态信息；接收关于利用存储装置的存储器执行操作的请求；响应于请求执行操作并产生操作相关数据；访问状态信息并将状态信息与操作相关数据组合；以及按照第一数据格式输出状态信息与操作相关数据的组合。
在本发明构思的示例性实施例中，在存储装置的控制器中执行状态信息的收集和状态信息与操作相关数据的组合。
在本发明构思的示例性实施例中，第一数据格式包括UPIU。
在本发明构思的示例性实施例中，存储器包括非易失性存储器。
在本发明构思的示例性实施例中，状态信息是功率相关的。
附图说明
通过参照附图描述的本发明构思的示例性实施例，本发明构思的以上和其它特征将变得更清楚，其中：
图1是示出根据本发明构思的示例性实施例的存储装置的框图；
图2是示出根据本发明构思的示例性实施例的存储装置的操作方法的流程图；
图3示出了根据本发明构思的示例性实施例的存储装置输出的数据的格式；
图4至图6示出了本发明构思的示例性实施例，其中，状态信息包括在从存储装置输出的数据中；
图7示出了根据本发明构思的示例性实施例的存储装置输出的数据的格式；
图8示出了根据本发明构思的示例性实施例的存储装置输出的数据的格式；
图9示出了根据本发明构思的示例性实施例的存储装置输出的数据的格式；
图10示出了根据本发明构思的示例性实施例的存储装置输出的数据的格式；
图11至图19示出了根据本发明构思的示例性实施例的图10所示的第12字段至第27字段；
图20示出了根据本发明构思的示例性实施例的存储装置输出的数据的格式；
图21是示出根据本发明构思的示例性实施例的存储器控制器的框图；
图22是示出根据本发明构思的示例性实施例的非易失性存储器的框图；
图23是示出根据本发明构思的示例性实施例的存储器块的电路图；
图24是示出根据本发明构思的示例性实施例的存储器块的电路图；
图25是示出根据本发明构思的示例性实施例的存储装置的框图；以及
图26是示出根据本发明构思的示例性实施例的计算装置的框图。
具体实施方式
现在将参照附图详细描述本发明构思的示例性实施例。然而，本发明构思可以以许多不同形式实现，并且不应理解为限于所示出的实施例。除非另有说明，否则相同附图标记在附图和书面说明书中始终指代相同元件，因此将不重复描述。在附图中，为了清楚起见，可夸大层和区的尺寸和相对尺寸。
如本文所用，除非上下文清楚地另有说明，否则单数形式“一”、“一个”和“该”也旨在包括复数形式。
应该理解，当一个元件或层被称作“位于”另一元件或层“上”、“连接至”、“结合至”或“邻近于”另一元件或层时，所述一个元件或层可直接位于另一元件或层上、连接至、结合至或邻近于另一元件或层，或者可存在中间元件或层。
图1是示出根据本发明构思的示例性实施例的存储装置100的框图。参照图1，存储装置100包含非易失性存储器110和存储器控制器120。存储装置100可为固态盘、存储卡或嵌入式存储器。
非易失性存储器110根据存储器控制器120的控制执行读操作、写操作和擦除操作。非易失性存储器110可包括闪速存储器。然而，本发明构思不限于此。例如，非易失性存储器110可包括诸如相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FeRAM)等的非易失性存储器中的至少一个。
存储器控制器120被构造为用于根据主机装置(未示出)的请求或根据预定调度控制非易失性存储器110。例如，存储器控制器120控制非易失性存储器110执行读、写或擦除操作。存储器控制器120向主机装置100通知写请求的写进展程度。
存储器控制器120包括信息收集单元221和信息添加单元222。信息收集单元221可定期或连续地收集关于存储装置100的状态的信息。
例如，信息收集单元221收集关于存储装置100的功率的信息。在存储装置100中，信息收集单元221可收集存储装置100的功耗、存储装置100的预期功耗、指示存储装置100的当前模式是省电模式还是唤醒模式的信息、存储装置100进入省电模式的时间的信息以及存储装置100进入唤醒模式的时间的信息中的至少一个作为状态信息。
例如，信息收集单元221可收集关于存储装置100的寿命(或预期寿命)的信息作为状态信息。
例如，信息收集单元221可收集存储装置100需要发送至主机装置(未示出)以访问存储装置100的消息。例如，信息收集单元221可收集用于请求在省电模式下与存储装置100通信所使用的通道的控制的消息、用于请求存储装置100的状态检查的消息等作为状态信息。
例如，存储器控制器120将对存储装置100进行控制所需的各种信息存储在寄存器中。信息收集单元221可将寄存器与存储器控制器120的特定状态信息关联。
例如，信息收集单元221可包括：收集模块，其被构造为主动收集存储装置100的状态信息；以及寄存器，其被构造为存储收集到的状态信息。
信息添加单元222将通过信息收集单元221收集的状态信息添加至由存储器控制器120输出至外部主机装置的数据。例如，存储器控制器120可从外部主机装置接收各种请求。基于输入请求，存储器控制器120执行对应于输入请求的操作。在执行对应于输入请求的操作过程中，存储器控制器120向外部主机装置提供包括所执行操作的结果信息的数据(例如，响应数据)。存储器控制器120将状态信息添加至将被提供至外部主机装置的数据。
在本发明构思的示例性实施例中，信息收集单元221和信息添加单元222中的至少一个可利用软件、硬件或硬件和软件的组合来实现。
图2是示出根据本发明构思的示例性实施例的存储装置100的操作方法的流程图。参照图1和图2，在步骤S110中，收集状态信息。例如，信息收集单元221可定期地、连续地或当状态信息改变时收集状态信息。
在步骤S120中，确定是否接收到请求。如果没有从外部主机装置(未示出)接收到请求，则存储装置100可不利用状态信息执行操作。如果从外部主机装置接收到请求，则方法前进至步骤S130。
在步骤S130中，存储装置100根据输入请求执行操作。在步骤S140中，存储装置100产生包括操作信息和状态信息的响应数据。例如，存储装置100可生成包含指示操作执行结果的信息和状态信息的响应数据。
在步骤S150中，存储器控制器120向外部主机装置提供包括操作信息和状态信息的响应数据。
在本发明构思的示例性实施例中，来自外部主机装置的请求可包含用于在存储装置100写数据的请求、用于从存储装置100读数据的请求、用于擦除存储装置100中的数据的请求、用于控制存储装置100的请求等。来自外部主机装置的请求可为由存储装置120与外部主机装置之间的通信标准定义的请求之一。请求不必须包括针对状态信息的请求，实际上请求可以不包括针对状态信息的请求。换句话说，存储装置100从外部主机装置接收正常请求，并且根据正常请求执行操作。存储装置100向外部主机装置提供指示操作执行结果的正常响应数据。具体地说，存储装置100可另外发送状态信息。
将收集状态信息的操作S110描述为在从外部主机装置接收请求之前执行。然而，本发明构思不限于此。例如，可在从外部主机装置接收请求之后执行收集状态信息的操作S110。
图3示出了根据本发明构思的示例性实施例的存储装置100输出的数据的格式。在本发明构思的示例性实施例中，存储装置100可根据由通用闪存(UFS)规格定义的通用闪存协议信息单元(UPIU)的格式输出数据。
参照图3，存储装置100输出响应UPIU。响应UPIU由多个字段形成。利用在方框中标记的编号来称呼响应UPIU的各个字段。响应UPIU的各个字段包括1字节数据。
响应UPIU的第0字段包括关于事务类型的信息。例如，分配给响应UPIU的事务码为‘100001b’。响应UPIU的第1字段包含关于标记的信息。第1字段可存储指示存储装置100将发送的数据量大于外部主机装置请求的数据量的数据上溢标记、指示存储装置100将发送的数据量小于外部主机装置请求的数据量的数据下溢标记、指示请求的数据的缓冲区偏移或传输计数异常的标记等。响应UPIU的第2字段存储关于目标装置的逻辑单元编号(LUN)的信息，并且响应UPIU的第3字段包括关于任务标签的信息。
响应UPIU的第4字段的一部分(例如，4个比特)用作状态信息区域SIA，第4字段的其余部分(例如，4个比特)包含关于命令集类型的信息。例如，命令集类型可包括小计算机***接口(SCSI)命令集、UFS专用命令集、供应商专用命令集等。响应UPIU的第5字段用作状态信息区域SIA。响应UPIU的第6字段是响应字段(表示为‘v’)。第6字段可包括指示对应于从外部主机装置接收的请求的操作是成功还是失败的信息。响应UPIU的第7字段根据SCSI命令集存储关于SCSI状态的信息。
响应UPIU的第8字段包括额外头部段(EHS)的总长度。响应UPIU的第9字段存储装置信息。响应UPIU的第10字段和第11字段包含关于数据段的有效字节数的信息。例如，第10字段包括其最高有效位(MSB)，并且第11字段包括其最低有效位(LSB)。
响应UPIU的第12字段至第15字段可包括当发生数据上溢时存储装置100没有发送的字节数、当发生数据下溢时存储装置100没有发送的字节数等。例如，可在第12字段至第15字段中找到残留数据传输计数。
响应UPIU的第16字段至第31字段用作状态信息区域SIA。
头部的端对端循环冗余校验(CRC)码(示为图3和随后多张附图中的头部E2ECRC)可选地添加在响应UPIU的第31字段之后。例如，如果第0字段的第一比特为‘0’，则可省略头部的端对端CRC码(在图3和随后多张附图中示为HD＝0)。在这种情况下，响应UPIU的第k字段可为第31字段之后的第32字段。
响应UPIU的第k字段存储关于感测数据字段的长度的信息。响应UPIU的第(k+1)字段至第(k+19)字段是感测数据字段，并包含关于错误状态的额外信息。
数据的端对端CRC码(在图3和随后多张附图中示为数据E2ECRC)可选地添加在响应UPIU的第(k+19)字段之后。例如，如果第0字段的第二比特为‘0’，则可省略数据的端对端CRC码(在图3和随后多张附图中示为DD＝0)。
响应UPIU的第4字段的一部分、第5字段和第16字段至第31字段用作状态信息区域SIA。可将状态信息添加为状态信息区域SIA的至少一个字段或至少一个比特。
在状态信息加至除状态信息区域SIA之外的其他字段的情况下，状态信息会损坏将要从存储装置100发送至外部主机装置的数据。因此，由于将状态信息添加为除了已包括数据的那些字段以外的字段中的状态信息区域SIA的至少一个字段或至少一个比特，因此可将状态信息与存储装置100执行的操作的结果一起发送至外部主机装置。状态信息的这种用途可增加存储装置100的操作性能。例如，主机装置可使用该信息来确定如何控制存储装置。
在本发明构思的示例性实施例中，根据各种信息类型，可在状态信息区域SIA的预定位置(例如，一字段或一比特)中包括两个或更多个状态信息。根据两个或更多个状态信息的类型的两个或更多个状态信息的位置对于存储装置100和外部主机可为共同的。接收响应UPIU的主机装置可从状态信息区域SIA的预定位置提取两个或更多个状态信息。
例如，如图4所示，第一状态信息SI1可包括在响应UPIU的第16字段中，第二状态信息SI2可包括在响应UPIU的第17字段中。第三状态信息SI3可包括在响应UPIU的第18字段中，第四状态信息SI4可包括在响应UPIU的第19字段中。在存储装置100提供第二状态信息SI2的情况下，其将第二状态信息SI2添加至第17字段。在存储装置100不提供第二状态信息SI2的情况下，其可清空第17字段。
在本发明构思的示例性实施例中，两个或更多个状态信息可包括在状态信息区域SIA中。两个或更多个状态信息可与指示各个信息类型的标记数据一起提供。在这种情况下，不根据两个或更多个状态信息的类型来确定两个或更多个信息的位置，并且标记数据的位置是预定的。例如，将状态信息区域SIA的各个字段的第一比特设为包括标记数据，并且可以将状态信息区域SIA的其余比特设为包括与标记数据关联的状态信息。外部主机装置可基于标记数据提取状态信息。
例如，如图5所示，可将响应UPIU的第16字段至第19字段设为包括状态信息。第16字段至第19字段的每一个的至少第一比特可设为包括标记数据F。第16字段至第19字段的每一个的其余比特可设为包括状态信息SI1至SI4。
在存储装置100被构造为提供第一状态信息SI1和第二状态信息SI2的情况下，其将指示第一状态信息SI1的类型的标记数据F添加至第16字段的至少第一比特，并将第一状态信息SI1添加至第16字段的其余比特。存储装置100将指示第二状态信息SI2的类型的标记数据F添加至第17字段的至少第一比特，并将第二状态信息SI2添加至第17字段的其余比特。
在存储装置100被构造为提供第三状态信息SI3和第四状态信息SI4的情况下，其将指示第三状态信息SI3的类型的标记数据F添加至第18字段的至少第一比特，并将第三状态信息SI3添加至第18字段的其余比特。存储装置100将指示第四状态信息SI4的类型的标记数据F添加至第19字段的至少第一比特，并将第四状态信息SI4添加至第19字段的其余比特。
作为另一示例，两个或更多个状态信息可包括在状态信息区域SIA中。两个或更多个状态信息可与状态信息映射数据一起提供，状态信息映射数据指示了两个或更多个状态信息的类型和两个或更多个状态信息存储的位置。在这种情况下，状态信息映射数据的大小和位置可为预定的。两个或更多个状态信息的大小和位置可不受限制。外部主机装置可利用状态信息映射数据提取两个或更多个状态信息。
例如，如图6所示，响应UPIU的第16字段至第19字段可设为包括状态信息。状态信息映射数据SIM可包括在第16字段的一些比特中。对应于状态信息映射数据SIM的状态信息SIA可包括在第16字段的其余比特以及第17字段至第19字段中。
图7示出了根据本发明构思的示例性实施例的存储装置100输出的数据的格式。在本发明构思的示例性实施例中，根据UFS规格，存储装置100可根据UPIU的格式输出数据。
参照图7，存储装置100输出数据输出UPIU。数据输出UPIU由多个字段形成。利用在方框中标记的编号来称呼数据输出UPIU的各个字段。数据输出UPIU的各个字段包括1字节数据。
数据输出UPIU的第0字段包括关于事务类型的信息。例如，分配给数据输出UPIU的事务码是‘100010b’。数据输出UPIU的第1字段是标记字段，并且不在数据输出UPIU中使用。数据输出UPIU的第2字段存储关于目标装置的LUN的信息，并且数据输出UPIU的第3字段包括关于任务标签的信息。
数据输出UPIU的第4字段至第7字段可用作状态信息区域SIA。
数据输出UPIU的第8字段包括EHS的总长度。数据输出UPIU的第9字段用作状态信息区域SIA。数据输出UPIU的第10字段和第11字段包含关于数据段的有效字节数的信息。
数据输出UPIU的第12字段至第15字段可包括关于将被发送的所有数据中的包括在对应的UPIU中的数据偏移的信息。换句话说，数据传输偏移。
数据输出UPIU的第16字段至第19字段包括关于将通过对应的UPIU被发送的数据的字节数的信息。换句话说，数据缓冲区偏移。
数据输出UPIU的第20字段至第31字段用作状态信息区域SIA。
将头部的端对端CRC码可选地添加在数据输出UPIU的第31字段之后。例如，如果第0字段的第一比特为‘0’，则可省略头部的端对端CRC码。在这种情况下，数据输出UPIU的第k字段可为第31字段之后的第32字段。
数据输出UPIU的第k字段和其后的字段(例如，k+1至k+长度-1)可包括输出数据。
数据的端对端CRC码可选地添加在输出数据字段之后。例如，如果第0字段的第二比特为‘0’，则可省略数据的端对端CRC码。
数据输出UPIU的第4字段至第7字段、第9字段和第20字段至第31字段用作状态信息区域SIA。可将状态信息添加为状态信息区域SIA的至少一个字段或至少一个比特。
例如，如参照图4的描述那样，可在预定位置包括两个或更多个状态信息。如参照图5的描述那样，可一起包括两个或更多个状态信息与标记数据。如参照图6的描述那样，可一起包括两个或更多个状态信息与状态信息映射数据。
图8示出了根据本发明构思的示例性实施例的存储装置100输出的数据的格式。在本发明构思的示例性实施例中，根据UFS规格，存储装置100可根据UPIU的格式输出数据。
参照图8，存储装置100输出传输就绪(ready to transfer)UPIU。传输就绪UPIU由多个字段形成。利用在方框中标记的编号来称呼传输就绪UPIU的各个字段。传输就绪UPIU的各个字段包括1字节数据。
传输就绪UPIU的第0字段包括关于事务类型的信息。例如，分配给传输就绪UPIU的事务码为‘110001b’。传输就绪UPIU的第1字段是标记字段，并且不在传输就绪UPIU中使用。传输就绪UPIU的第2字段存储关于目标装置的LUN的信息，并且传输就绪UPIU的第3字段包括关于任务标签的信息。
传输就绪UPIU的第4字段至第7字段可用作状态信息区域SIA。
传输就绪UPIU的第8字段包括EHS的总长度。传输就绪UPIU的第9字段用作状态信息区域SIA。传输就绪UPIU的第10字段和第11字段指示关于数据段的有效字节数的信息，并且不在传输就绪UPIU中使用。
传输就绪UPIU的第12字段至第15字段可包括关于将被发送的数据的起始位置的信息。换句话说，数据缓冲区偏移。
传输就绪UPIU的第16字段至第19字段包括关于外部主机装置请求的字节数的信息。换句话说，数据传输偏移。
传输就绪UPIU的第20字段至第31字段用作状态信息区域SIA。
头部的端对端CRC码可选地添加在传输就绪UPIU的第31字段之后。例如，如果第0字段的第一比特为‘0’，则可省略头部的端对端CRC码。
传输就绪UPIU的第4字段至第7字段、第9字段和第20字段至第31字段用作状态信息区域SIA。可将状态信息添加为状态信息区域SIA的至少一个字段或至少一个比特。
例如，如参照图4的描述那样，可在预定位置包括两个或更多个状态信息。如参照图5的描述那样，可一起包括两个或更多个状态信息与标记数据。如参照图6的描述那样，可一起包括两个或更多个状态信息与状态信息映射数据。
图9示出了根据本发明构思的示例性实施例的存储装置100输出的数据的格式。在本发明构思的示例性实施例中，根据UFS规格，存储装置100可根据UPIU的格式输出数据。
参照图9，存储装置100输出任务管理响应UPIU。任务管理响应UPIU由多个字段形成。利用在方框中标记的编号来称呼任务管理响应UPIU的各个字段。任务管理响应UPIU的各个字段包括1字节数据。
任务管理响应UPIU的第0字段包括关于事务类型的信息。例如，分配给任务管理响应UPIU的事务码为‘100100b’。任务管理响应UPIU的第1字段是标记字段，并且不在任务管理响应UPIU中使用。任务管理响应UPIU的第2字段存储关于目标装置的LUN的信息，并且任务管理响应UPIU的第3字段包括关于任务标签的信息。
任务管理响应UPIU的第4字段至第7字段可用作状态信息区域SIA。
任务管理响应UPIU的第8字段包括EHS的总长度。任务管理响应UPIU的第9字段用作状态信息区域SIA。任务管理响应UPIU的第10字段和第11字段指示关于数据段的有效字节数的信息，并且不在任务管理响应UPIU中使用。
任务管理响应UPIU的第12字段至第19字段可包括关于任务管理服务响应的信息。换句话说，输出参数1和输出参数2。例如，第12字段至第19字段可包括指示请求的任务是否完成、任务是否是存储装置100不支持的任务、任务失败还是成功、LUN是否正确等的信息。
任务管理响应UPIU的第20字段至第31字段用作状态信息区域SIA。
头部的端对端CRC码可选地添加在任务管理响应UPIU的第31字段之后。例如，如果第0字段的第一比特为‘0’，则可省略头部的端对端CRC码。
任务管理响应UPIU的第4字段至第7字段、第9字段和第20字段至第31字段用作状态信息区域SIA。可将状态信息添加为状态信息区域SIA的至少一个字段或至少一个比特。
例如，如参照图4的描述那样，可在预定位置包括两个或更多个状态信息。如参照图5的描述那样，可一起包括两个或更多个状态信息与标记数据。如参照图6的描述那样，可一起包括两个或更多个状态信息与状态信息映射数据。
图10示出了根据本发明构思的示例性实施例的存储装置100输出的数据的格式。在本发明构思的示例性实施例中，根据UFS规格，存储装置100可根据UPIU的格式输出数据。
参照图10，存储装置100输出查询响应UPIU。查询响应UPIU由多个字段形成。利用在方框中标记的编号来称呼查询响应UPIU的各个字段。查询响应UPIU的各个字段包括1字节数据。
查询响应UPIU的第0字段包括关于事务类型的信息。例如，分配给查询响应UPIU的事务码为‘010110b’。查询响应UPIU的第1字段是标记字段，并且不在查询响应UPIU中使用。查询响应UPIU的第2字段用作状态信息区域SIA。查询响应UPIU的第3字段包括关于任务标签的信息。
查询响应UPIU的第4字段用作状态信息区域SIA。查询响应UPIU的第5字段包括经查询请求UPIU接收的原始查询功能值。查询响应UPIU的第6字段包括关于根据查询请求UPIU执行的操作的信息。查询响应UPIU的第7字段用作状态信息区域SIA。
查询响应UPIU的第8字段包括EHS的总长度。查询响应UPIU的第9字段包括装置信息并且被保留。查询响应UPIU的第10字段和第11字段指示关于数据段的有效字节数的信息。
根据查询响应UPIU的类型，查询响应UPIU的第12字段至第27字段可包括各种信息，这将在稍后描述。换句话说，事务专用字段。
查询响应UPIU的第28字段至第31字段用作状态信息区域SIA。
头部的端对端CRC码可选地添加在查询响应UPIU的第31字段之后。例如，如果第0字段的第一比特为‘0’，则可省略头部的端对端CRC码。在这种情况下，查询响应UPIU的第k字段可为第31字段之后的第32字段。
查询响应UPIU的第k字段和其后的字段(例如，k+1至k+长度-1)可包括输出数据。例如，可根据查询响应UPIU的类型选择性地提供数据字段。
数据的端对端CRC码可选地添加在输出数据字段之后。例如，如果第0字段的第二比特为‘0’，则可省略数据的端对端CRC码。
查询响应UPIU的第2字段、第4字段、第7字段和第28字段至第31字段用作状态信息区域SIA。可将状态信息添加为状态信息区域SIA的至少一个字段或至少一个比特。
例如，如参照图4的描述那样，可在预定位置包括两个或更多个状态信息。如参照图5的描述那样，可一起包括两个或更多个状态信息与标记数据。如参照图6的描述那样，可一起包括两个或更多个状态信息与状态信息映射数据。
图11示出了根据本发明构思的示例性实施例的图10所示的第12字段至第27字段。在图11中，示出了根据请求读描述符的查询请求UPIU产生的查询响应UPIU的第12字段至第27字段。
参照图11，第12字段包括关于操作码的信息。与读描述符关联的操作码可为‘01h’。第13字段与操作码关联，并包括与查询请求UPIU相同的描述符识别编号(IDN)。第14字段是变址字段，并包括与查询请求UPIU相同的变址值。第15字段是选择器字段，并包括与查询请求UPIU相同的选择器值。
第16字段和第17字段用作状态信息区域SIA。第18字段和第19字段包括关于根据查询请求UPIU返回的字节数的信息。
第20字段至第27字段用作状态信息区域SIA。
与读描述符关联的查询响应UPIU可使用第16字段、第17字段和第20字段至第27字段作为状态信息区域SIA。
图12示出了根据本发明构思的示例性实施例的图10所示的第12字段至第27字段。在图12中，示出了根据请求了写描述符的查询请求UPIU而产生的查询响应UPIU的第12字段至第27字段。
参照图12，第12字段包括关于操作码的信息。与写描述符关联的操作码可为‘02h’。第13字段与操作码关联，并包括与查询请求UPIU相同的描述符识别编号(IDN)。第14字段是变址字段，并包括与查询请求UPIU相同的变址值。第15字段是选择器字段，并包括与查询请求UPIU相同的选择器值。
第16字段和第17字段用作状态信息区域SIA。第18字段和第19字段包括关于根据查询请求UPIU写入的描述符字节数的信息。
第20字段至第27字段用作状态信息区域SIA。
与写描述符关联的查询响应UPIU可使用第16字段、第17字段和第20字段至第27字段作为状态信息区域SIA。
图13示出了根据本发明构思的示例性实施例的图10所示的第12字段至第27字段。在图13中，示出了根据请求了读属性的查询请求UPIU而产生的查询响应UPIU的第12字段至第27字段。
参照图13，第12字段包括关于操作码的信息。与读属性关联的操作码可为‘03h’。第13字段与操作码关联，并包括与查询请求UPIU相同的属性识别编号(IDN)。第14字段是变址字段，并包括与查询请求UPIU相同的变址值。第15字段是选择器字段，并包括与查询请求UPIU相同的选择器值。
第16字段至第19字段用作状态信息区域SIA。
第20字段至第23字段包括读属性的值。
第24字段至第27字段用作状态信息区域SIA。
与读属性关联的查询响应UPIU可使用第16字段至第19字段和第24字段至第27字段作为状态信息区域SIA。
图14示出了根据本发明构思的示例性实施例的图10所示的第12字段至第27字段。在图14中，示出了根据请求写属性的查询请求UPIU产生的查询响应UPIU的第12字段至第27字段。
参照图14，第12字段包括关于操作码的信息。与写属性关联的操作码可为‘04h’。第13字段与操作码关联，并包括与查询请求UPIU相同的属性识别编号(IDN)。第14字段是变址字段，并包括与查询请求UPIU相同的变址值。第15字段是选择器字段，并包括与查询请求UPIU相同的选择器值。
第16字段至第19字段用作状态信息区域SIA。
第20字段至第23字段包括写属性的值。
第24字段至第27字段用作状态信息区域SIA。
与写属性关联的查询响应UPIU可使用第16字段至第19字段和第24字段至第27字段作为状态信息区域SIA。
图15示出了根据本发明构思的示例性实施例的图10所示的第12字段至第27字段。在图15中，示出了根据请求了读标记的查询请求UPIU而产生的查询响应UPIU的第12字段至第27字段。
参照图15，第12字段包括关于操作码的信息。与读标记关联的操作码可为‘05h’。第13字段与操作码关联，并包括与查询请求UPIU相同的标记识别编号(IDN)。第14字段是变址字段，并包括与查询请求UPIU相同的变址值。第15字段是选择器字段，并包括与查询请求UPIU相同的选择器值。
第16字段至第22字段用作状态信息区域SIA。
第23字段包括标记值。
第24字段至第27字段用作状态信息区域SIA。
与读标记关联的查询响应UPIU可使用第16字段至第22字段和第24字段至第27字段作为状态信息区域SIA。
图16示出了根据本发明构思的示例性实施例的图10所示的第12字段至第27字段。在图16中，示出了根据请求了设置标记的查询请求UPIU而产生的查询响应UPIU的第12字段至第27字段。
参照图16，第12字段包括关于操作码的信息。与设置标记关联的操作码可为‘06h’。第13字段与操作码关联，并包括与查询请求UPIU相同的标记识别编号(IDN)。第14字段是变址字段，并包括与查询请求UPIU相同的变址值。第15字段是选择器字段，并包括与查询请求UPIU相同的选择器值。
第16字段至第22字段用作状态信息区域SIA。
第23字段包括标记值。
第24字段至第27字段用作状态信息区域SIA。
与设置标记关联的查询响应UPIU可使用第16字段至第22字段和第24字段至第27字段作为状态信息区域SIA。
图17示出了根据本发明构思的示例性实施例的图10所示的第12字段至第27字段。在图17中，示出了根据请求了清除标记的查询请求UPIU而产生的查询响应UPIU的第12字段至第27字段。
参照图17，第12字段包括关于操作码的信息。与清除标记关联的操作码可为‘07h’。第13字段与操作码关联，并包括与查询请求UPIU相同的标记识别编号(IDN)。第14字段是变址字段，并包括与查询请求UPIU相同的变址值。第15字段是选择器字段，并包括与查询请求UPIU相同的选择器值。
第16字段至第22字段用作状态信息区域SIA。
第23字段包括标记值。
第24字段至第27字段用作状态信息区域SIA。
与清除标记关联的查询响应UPIU可使用第16字段至第22字段和第24字段至第27字段作为状态信息区域SIA。
图18示出了根据本发明构思的示例性实施例的图10所示的第12字段至第27字段。在图18中，示出了根据请求了转换标记的查询请求UPIU而产生的查询响应UPIU的第12字段至第27字段。
参照图18，第12字段包括关于操作码的信息。与转换标记关联的操作码可为‘08h’。第13字段与操作码关联，并包括与查询请求UPIU相同的标记识别编号(IDN)。第14字段是变址字段，并包括与查询请求UPIU相同的变址值。第15字段是选择器字段，并包括与查询请求UPIU相同的选择器值。
第16字段至第22字段用作状态信息区域SIA。
第23字段包括标记值。
第24字段至第27字段用作状态信息区域SIA。
与转换标记关联的查询响应UPIU可使用第16字段至第22字段和第24字段至第27字段作为状态信息区域SIA。
图19示出了根据本发明构思的示例性实施例的图10所示的第12字段至第27字段。在图19中，示出了根据NOP查询请求UPIU产生的查询响应UPIU的第12字段至第27字段。
参照图19，第12字段包括关于操作码的信息。与NOP关联的操作码可为‘00h’。第13字段至第27字段用作状态信息区域SIA。与NOP关联的查询响应UPIU可使用第13字段至第27字段作为状态信息区域SIA。
图20示出了根据本发明构思的示例性实施例的存储装置100输出的数据的格式。在本发明构思的示例性实施例中，根据UFS规格，存储装置100可根据UPIU的格式输出数据。
参照图20，存储装置100输出NOP IN UPIU。NOP IN UPIU由多个字段形成。利用在方框中标记的编号来称呼NOP IN UPIU的各个字段。NOP IN UPIU的各个字段包括1字节数据。
NOP IN UPIU的第0字段包括关于事务类型的信息。例如，分配给响应UPIU的事务码为‘100000b’。NOP IN UPIU的第1字段是标记字段，并且不在NOP IN UPIU中使用。NOP IN UPIU的第2字段用作状态信息区域SIA。NOP IN UPIU的第3字段包含关于任务标签的信息。
NOP IN UPIU的第4字段和第5字段用作状态信息区域SIA。NOPIN UPIU的第6字段包含指示存储装置100准备好响应于外部主机装置的请求的信息。NOP IN UPIU的第7字段用作状态信息区域SIA。
NOP IN UPIU的第8字段包括EHS的总长度。NOP IN UPIU的第9字段是装置信息字段。NOP IN UPIU的第10字段和第11字段指示关于数据段的有效字节数的信息，并且不在NOP IN UPIU中使用。
NOP IN UPIU的第12字段至第31字段用作状态信息区域SIA。
头部的端对端CRC码可选地添加在NOP IN UPIU的第31字段之后。例如，如果第0字段的第一比特为‘0’，则可省略头部的端对端CRC码。
NOP IN UPIU的第2字段、第4字段、第5字段、第7字段和第12字段至第31字段用作状态信息区域SIA。可将状态信息添加为状态信息区域SIA的至少一个字段或至少一个比特。
例如，如参照图4的描述那样，可在预定位置包括两个或更多个状态信息。如参照图5的描述那样，可一起包括两个或更多个状态信息与标记数据。如参照图6的描述那样，可一起包括两个或更多个状态信息与状态信息映射数据。
在参照图3至图20描述的数据格式中，第24字段至第31字段可共同地用作状态信息区域SIA。因此，可将状态信息添加为存储装置100输出的第24字段至第31字段中的至少一个比特或至少一个字段。
图21是示出根据本发明构思的示例性实施例的存储器控制器120的框图。参照图21，存储器控制器120包括总线121、处理器122、RAM 123、误差校正码(ECC)块124、主机接口125、缓冲器控制电路126和存储器接口127。
总线121可被构造为在存储器控制器120的组件当中提供通道。
处理器122控制存储器控制器120的整体操作并执行逻辑操作。处理器122通过主机接口125与外部主机通信。处理器122将经主机接口125接收的命令或地址存储在RAM 123中。处理器122可将经主机接口125接收的数据存储在RAM 123中。处理器122根据存储在RAM 123中的命令或地址产生内部命令和地址，并经存储器接口127输出所产生的内部命令和地址。处理器122经存储器接口127输出存储在RAM 123中的数据。处理器122可将经存储器接口127接收到的数据存储在RAM 123中。处理器122可经主机接口125或存储器接口127输出存储在RAM 123中的数据。例如，处理器122可包括直接存储器访问(DMA)并利用该DMA输出数据。
处理器122包括信息收集单元221和信息添加单元222。换句话说，处理器122收集存储装置100(参照图1)的状态信息，并经主机接口125输出收集的状态信息。
在本发明构思的示例性实施例中，处理器122可利用代码控制存储器控制器120。处理器122可从包括在存储器控制器120中的非易失性存储器(例如，只读存储器)加载代码。或者，处理器122可加载从存储器接口127接收的代码。
RAM 123用作处理器122的工作存储器、高速缓冲存储器或缓冲存储器。RAM 123存储处理器122将要执行的代码或指令。RAM 123存储由处理器122处理的数据。RAM 123可包括静态RAM(SRAM)。
ECC块124执行误差校正。ECC块124基于将被输出至存储器接口127的数据产生用于误差校正的奇偶校验位。可通过存储器接口127输出数据和奇偶校验位。ECC块124利用通过存储器接口127接收的数据和奇偶校验位校正数据的误差。
主机接口125根据处理器122的控制与外部主机通信。主机接口125可利用诸如通用串行总线(USB)、串行高级技术附件(SATA)、高速片间(HSIC)、SCSI、火线、***组件互连(PCI)、快捷PCI(PCIe)、快捷非易失性存储器(NVMe)、UFS、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)等的各种通信技术中的至少一个进行通信。
存储器接口127被构造为根据处理器122的控制与非易失性存储器110(参照图1)通信。
图22是示出根据本发明构思的示例性实施例的非易失性存储器110的框图。参照图22，非易失性存储器110包括存储器单元阵列111、地址解码器电路113、页缓冲器电路115、数据输入/输出电路117和控制逻辑电路119。
存储器单元阵列111包括多个存储器块BLK1至BLKz，它们中的每一个具有多个存储器单元。各个存储器块通过至少一根串选择线SSL、多根字线WL和至少一根地选择线GSL连接至地址解码器电路113。存储器单元阵列111通过多根位线BL连接至页缓冲器电路115。存储器块BLK1至BLKz可共同地连接至多根位线BL。存储器块BLK1至BLKz的存储器单元可具有相同结构或不同结构。例如，第一存储器块BLK1可具有单层单元(SLC)的存储器单元，第二存储器块BLK2可具有多层单元(MLC)的存储器单元，第三存储器块BLK3可具有三层单元(TLC)的存储器单元，并且第四存储器块BLK4可具有四层单元(QLC)的存储器单元。
地址解码器电路113通过多根地选择线GSL、多根字线WL和多根串选择线SSL连接至存储器单元阵列111。地址解码器电路113根据控制逻辑电路119的控制进行操作。地址解码器电路113从存储器控制器120(参照图1)接收地址。地址解码器电路113解码输入地址ADDR，并根据解码的地址对将被施加至字线WL的电压进行控制。例如，在编程时，地址解码器电路113根据控制逻辑电路119的控制将通电压(pass voltage)施加至字线WL。在编程时，地址解码器电路113还根据控制逻辑电路119的控制将编程电压(programvoltage)施加至由地址ADDR从字线WL当中选择的字线。
页缓冲器电路115通过位线BL连接至存储器单元阵列111。页缓冲器电路115通过多根数据线DL连接至数据输入/输出电路117。页缓冲器电路115根据控制逻辑电路119的控制进行操作。
页缓冲器电路115保持将在存储器单元阵列111的存储器单元编程的数据或从存储器单元阵列111的存储器单元读取的数据。在编程操作中，页缓冲器电路115存储将在存储器单元中存储的数据。页缓冲器电路115基于存储的数据对多根位线BL进行偏置。页缓冲器电路115在编程操作中用作写驱动器。在读操作中，页缓冲器电路115感测位线BL上的电压并存储感测结果。页缓冲器电路115在读操作中用作读出放大器。
数据输入/输出电路117通过数据线DL连接至页缓冲器电路115。数据输入/输出电路117与存储器控制器120(参照图1)交换数据DATA。
数据输入/输出电路117暂时存储存储器控制器120提供的数据，并将存储的数据传输至页缓冲器电路115。数据输入/输出电路117暂时存储从页缓冲器电路115传输的数据，并将存储的数据传输至存储器控制器120。数据输入/输出电路117用作缓冲存储器。
控制逻辑电路119从存储器控制器120接收命令CMD。控制逻辑电路119解码接收到的命令并根据解码的命令控制非易失性存储器110的整体操作。控制逻辑电路119还从存储器控制器120(参照图1)接收各种控制信号和电压。
图23是示出根据本发明构思的示例性实施例的存储器块BLKa的电路图。在图23中，示出了图22所示的存储器单元阵列111的多个存储器块BLK1至BLKz的一个BLKa。
参照图23，存储器块BLKa包括分别连接至多根位线BL1至BLn的多个串SR。各个串SR包含地选择晶体管GST、存储器单元MC和串选择晶体管SST。
在各个串SR中，地选择晶体管GST连接在存储器单元MC与公共源极线CSL之间。各个串SR的地选择晶体管GST共同地连接至公共源极线CSL。
在各个串SR中，串选择晶体管SST连接在存储器单元MC与位线BL之间。各个串SR的串选择晶体管SST分别连接至多根位线BL1至BLn。
在各个串SR中，多个存储器单元MC连接在地选择晶体管GST与串选择晶体管SST之间。在各个串SR中，多个存储器单元MC串联。
在各个串SR中，距离公共源极线CSL相同高度的存储器单元MC共同地连接至一根字线。串SR的存储器单元MC连接至多根字线WL1至WLm。
图24是示出根据本发明构思的示例性实施例的存储器块BLKb的电路图。参照图24，存储器块BLKb包括多个单元串CS11至CS21和CS12至CS22。多个单元串CS11至CS21和CS12至CS22沿着行方向和列方向布置，并形成多行和多列。
例如，沿着行方向布置的单元串CS11和CS12形成第一行，并且沿着行方向布置的单元串CS21和CS22形成第二行。沿着列方向布置的单元串CS11和CS21形成第一列，并且沿着列方向布置的单元串CS12和CS22形成第二列。
单元晶体管包括地选择晶体管GSTa和GSTb、存储器单元MC1至MC6以及串选择晶体管SSTa和SSTb。各个单元串的地选择晶体管GSTa和GSTb、存储器单元MC1至MC6以及串选择晶体管SSTa和SSTb在垂直于其上以多行和多列布置单元串CS11至CS21和CS12至CS22的平面(例如，存储器块BLKb的衬底上方的平面)的高度方向上堆叠。
各个单元晶体管可由电荷捕获式单元晶体管形成，电荷捕获式单元晶体管的阈电压根据在其绝缘膜中捕获的电荷量而变化。
最下面的地选择晶体管GSTa共同地连接至公共源极线CSL。
多个单元串CS11至CS21和CS12至CS22的地选择晶体管GSTa和GSTb共同连接至地选择线GSL。
在本发明构思的示例性实施例中，高度(或者，距离衬底的等级)相同的地选择晶体管可连接至相同的地选择线，并且高度(或者，距离衬底的等级)不同的地选择晶体管可连接至不同的地选择线。例如，第一高度的地选择晶体管GSTa可共同连接至第一地选择线，并且第二高度的地选择晶体管GSTb可共同连接至第二地选择线。
在本发明构思的示例性实施例中，同一行中的地选择晶体管可连接至相同的地选择线，并且不同行中的地选择晶体管可连接至不同的地选择线。例如，第一行中的单元串CS11和CS12的地选择晶体管GSTa和GSTb共同连接至第一地选择线，并且第二行中的单元串CS21和CS22的地选择晶体管GSTa和GSTb共同连接至第二地选择线。
字线共同连接至相对于衬底(或者，地选择晶体管GST)布置在相同高度(或者，等级)的存储器单元。相对于衬底(或者，地选择晶体管GST)布置在不同高度(或者，等级)的存储器单元连接至不同的字线WL1至WL6。例如，存储器单元MC1共同连接至字线WL1，存储器单元MC2共同连接至字线WL2，并且存储器单元MC3共同连接至字线WL3。存储器单元MC4共同连接至字线WL4，存储器单元MC5共同连接至字线WL5，并且存储器单元MC6共同连接至字线WL6。
在单元串CS11至CS21和CS12至CS22的具有相同高度(或者，等级)的第一串选择晶体管SSTa中，不同行中的第一串选择晶体管SSTa连接至不同的串选择线SSL1a和SSL2a。例如，单元串CS11和CS12的第一串选择晶体管SSTa共同连接至串选择线SSL1a，并且单元串CS21和CS22的第一串选择晶体管SSTa共同连接至串选择线SSL2a。
在单元串CS11至CS21和CS12至CS22的具有相同高度(或者，等级)的第二串选择晶体管SSTb中，不同行中的第二串选择晶体管SSTb连接至不同的串选择线SSL1b和SSL2b。例如，单元串CS11和CS12的第二串选择晶体管SSTb共同连接至串选择线SSL1b，并且单元串CS21和CS22的第二串选择晶体管SSTb共同连接至串选择线SSL2b。
换句话说，不同行中的单元串可连接至不同的串选择线。同一行中的单元串的具有相同高度(或者，等级)的串选择晶体管连接至相同的串选择线。同一行中的单元串的具有不同高度(或者，等级)的串选择晶体管连接至不同的串选择线。
在本发明构思的示例性实施例中，同一行中的单元串的串选择晶体管共同连接至串选择线。例如，第一行中的单元串CS11和CS12的串选择晶体管SSTa共同连接至串选择线SSL1a，并且第二行中的单元串CS21和CS22的串选择晶体管SSTa共同连接至串选择线SSL2a。
单元串CS11至CS21和CS12至CS22的各列分别连接至不同的位线BL1和BL2。例如，第一列中的单元串CS11和CS21的串选择晶体管SSTb共同连接至位线BL1，并且第二列中的单元串CS12和CS22的串选择晶体管SSTb共同连接至位线BL2。
图24中示出的存储器块BLKb是示例性的。然而，本发明构思不限于此。例如，单元串的行数可增加或减少。随着单元串的行数变化，串选择线或地选择线的数量和连接至一根位线的单元串的数量也可变化。
单元串的列数可增加或减少。随着单元串的列数变化，连接至单元串的各列的位线数和连接至一根串选择线的单元串的数量也可变化。
单元串的高度可增加或减少。例如，在各个单元串中堆叠的地选择晶体管、存储器单元或串选择晶体管的数量可增加或减少。
在本发明构思的示例性实施例中，可逐行执行写操作和读操作。例如，可通过串选择线SSL1a、SSL1b、SSL2a和SSL2b逐行选择单元串CS11至CS21和CS12至CS22。
在选择的一行单元串CS11至CS21和CS12至CS22中，可逐字线执行写操作或读操作。在选择的一行单元串CS11至CS21和CS12至CS22中，可对连接至所选择的字线的存储器单元进行编程。
图25是示出根据本发明构思的示例性实施例的存储装置300的框图。参照图25，存储装置300包括非易失性存储器310、存储器控制器320和存储器330。存储装置300与参照图1描述的存储装置100的不同之处在于，在非易失性存储器310和存储器控制器320以外，其还包括的存储器330。
存储器330可包括各种随机存取存储器，诸如(但不限于)SRAM、动态RAM、同步DRAM、PRAM、MRAM、RRAM、FeRAM等。
存储器控制器320可将存储器330用作缓冲存储器、高速缓冲存储器或工作存储器。存储器控制器320在存储器330中存储从主机装置接收的数据，并将存储在存储器330中的数据写在非易失性存储器310中。存储器控制器320将从非易失性存储器310读的数据存储在存储器330中，并将存储在存储器330中的数据输出至主机装置。存储器控制器320将从非易失性存储器310读取的数据存储在存储器330中，并将存储在存储器330中的数据写回到非易失性存储器310。
存储器控制器320将管理非易失性存储器310所需的数据或代码存储在存储器330中。例如，存储器控制器320从非易失性存储器310读管理非易失性存储器310所需的数据或代码，并在存储器330上对其进行驱动。
存储装置300可为固态盘(SSD)、存储卡或嵌入式存储器。
如图25所示，存储器控制器320包括信息收集单元221和信息添加单元222。可与以上参照例如图1进行的描述基本相同地构造信息收集单元221和信息添加单元222。
图26是示出根据本发明构思的示例性实施例的计算装置1000的框图。参照图26，计算装置1000包括处理器1100、RAM 1200、存储装置1300、调制解调器1400和用户接口1500。
处理器1100控制计算装置1000的整体操作，并且执行逻辑操作。处理器1100由***芯片(SoC)形成。处理器1100可为通用处理器、专用处理器或应用处理器。
RAM 1200与处理器1100通信。RAM 1200可为处理器1100或计算装置1000的工作存储器。处理器1100将代码或数据暂时存储在RAM 1200中。处理器1100利用RAM 1200执行代码以处理数据。处理器1100利用RAM 1200执行各种软件，诸如(但不限于)操作***和应用。处理器1100利用RAM 1200控制计算装置1000的整体操作。RAM 1200可包括诸如(但不限于)SRAM、DRAM、SDRAM等的易失性存储器或诸如(但不限于)PRAM、MRAM、RRAM、FeRAM等的非易失性存储器。
存储装置1300与处理器1100通信。存储装置1300用于长时间存储数据。换句话说，处理器1100把要被长时间存储的数据存储在存储装置1300中。存储装置1300存储用于驱动计算装置1000的启动映像。存储装置1300存储诸如操作***和应用的各种软件的源代码。存储装置1300存储由诸如操作***和应用的各种软件处理的数据。
在本发明构思的示例性实施例中，处理器1100通过将存储在存储装置1300中的源代码加载到RAM 1200上并执行加载到RAM 1200上的代码来驱动诸如操作***和应用的各种软件。处理器1100将存储在存储装置1300中的数据加载到RAM 1200上，并处理被加载到RAM 1200上的数据。处理器1100将存储在RAM 1200中的要被长时间保存的数据存储在存储装置1300中。
存储装置1300包括非易失性存储器，诸如(但不限于)闪速存储器、PRAM、MRAM、RRAM、FeRAM等。
调制解调器1400根据处理器1100的控制与外部装置通信。例如，调制解调器1400按照有线或无线方式与外部装置通信。调制解调器1400可基于各种无线通信技术中的至少一个与外部装置通信，诸如长期演进(LTE)、微波存取全球互通(WiMax)、全球移动通信***(GSM)、码分多址(CDMA)、蓝牙、近场通信(NFC)、WiFi、射频识别(RFID)等。调制解调器1400可基于各种有线通信技术中的至少一个与外部装置通信，诸如USB、SATA、HSIC、SCSI、火线、PCI、PCIe、NVMe、UFS、SD、安全数字输入输出(SDIO)、通用异步接收器发送器(UART)、串行***接口(SPI)、高速SPI(HS-SPI)、RS232、内部集成电路I2C、HS-I2C、集成音频接口芯片(I2S)、索尼/飞利浦数字接口格式(S/PDIF)、MMC、eMMC等。
用户接口1500根据处理器1100的控制与用户通信。例如，用户接口1500可包括诸如键盘、键区、按钮、触摸面板、触摸屏、触摸垫、触摸球、相机、麦克风、回转仪传感器、振动传感器等的用户输入接口。用户接口1500还可包括诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器、电机等的用户输出接口。
存储装置1300可包括参照图1至图24描述的存储装置100或300。换句话说，存储装置1300将状态信息添加至响应数据，以将状态信息和响应数据发送至处理器1100。
处理器1100利用来自存储装置1300的状态信息来控制存储装置1300。例如，处理器1100可执行诸如功率控制、寿命控制等的与存储装置1300关联的操作。
虽然已经参照本发明构思的示例性实施例描述了本发明构思，但是本领域技术人员应该清楚，在不脱离由权利要求限定的本发明构思的精神和范围的情况下可对示例性实施例作出各种改变和修改。

Claims (25)

1.一种存储装置的操作方法，所述存储装置包括非易失性存储器和被构造为控制所述非易失性存储器的存储器控制器，所述操作方法包括步骤：
接收请求；
执行与接收到的请求对应的操作；
产生对应于所执行的操作的响应数据，其中所述响应数据包括关于所执行的操作的信息；以及
输出所述响应数据，
其中，将状态信息添加至所述响应数据并且与所述响应数据一起输出，其中所述状态信息包括关于所述存储装置的状态的信息。
2.根据权利要求1所述的操作方法，其中，所述状态信息的收集独立于接收到的请求和所执行的操作。
3.根据权利要求1所述的操作方法，其中，利用通用闪存协议信息单元的格式传输所述响应数据和所述状态信息。
4.根据权利要求3所述的操作方法，其中，利用响应通用闪存协议信息单元的第16字段至第31字段中的至少一个字段传输所述状态信息。
5.根据权利要求3所述的操作方法，其中，利用数据输出通用闪存协议信息单元的第4字段至第7字段、第9字段和第20字段至第31字段中的至少一个字段传输所述状态信息。
6.根据权利要求3所述的操作方法，其中，利用传输就绪通用闪存协议信息单元的第20字段至第31字段中的至少一个字段传输所述状态信息。
7.根据权利要求3所述的操作方法，其中，利用任务管理响应通用闪存协议信息单元的第20字段至第31字段中的至少一个字段传输所述状态信息。
8.根据权利要求3所述的操作方法，其中，利用查询响应通用闪存协议信息单元的第28字段至第31字段中的至少一个字段传输所述状态信息。
9.根据权利要求3所述的操作方法，其中，利用查询响应通用闪存协议信息单元的第16字段、第17字段和第20字段至第27字段中的至少一个字段传输所述状态信息。
10.根据权利要求3所述的操作方法，其中，利用查询响应通用闪存协议信息单元的第16字段至第19字段和第24字段至第27字段中的至少一个字段传输所述状态信息。
11.根据权利要求3所述的操作方法，其中，利用查询响应通用闪存协议信息单元的第16字段至第22字段和第24字段至第27字段中的至少一个字段传输所述状态信息。
12.根据权利要求3所述的操作方法，其中，利用查询响应通用闪存协议信息单元的第13字段至第27字段中的至少一个字段传输所述状态信息。
13.根据权利要求3所述的操作方法，其中，利用NOP IN通用闪存协议信息单元的第12字段至第31字段中的至少一个字段传输所述状态信息。
14.根据权利要求1所述的操作方法，其中，所述状态信息包括所述存储装置的功率控制信息。
15.根据权利要求14所述的操作方法，其中，所述状态信息还包括关于所述存储装置进入省电模式的时间的信息。
16.一种存储装置，包括：
非易失性存储器；以及
存储器控制器，其被构造为控制所述非易失性存储器，
其中，所述存储器控制器还被构造为收集状态信息，所述状态信息包括关于所述非易失性存储器或所述存储器控制器的状态的信息，并且
其中，如果从外部装置接收到访问请求，则所述存储器控制器被构造为：执行所述访问请求；将所述状态信息添加至包括有所述访问请求的执行结果的响应数据，以产生第一数据；以及将所述第一数据输出至所述外部装置。
17.一种计算***，包括：
存储装置；和
主机装置，其被构造为将请求发送至所述存储装置以控制所述存储装置，并且在所述存储装置写数据或者从所述存储装置读数据，
其中，所述存储装置被构造为收集状态信息，所述状态信息包括关于所述存储装置的状态的信息，并且
其中，所述存储装置还被构造为：接收请求；执行接收到的请求；将所述状态信息添加至包括对所述接收到的请求的执行结果的响应数据，以产生第一数据；以及将所述第一数据输出至所述主机装置。
18.根据权利要求17所述的计算***，其中，所述存储装置还被构造为将第一类型的状态信息***到包括所述响应数据的数据格式中的第一位置处，并且
其中，所述主机装置还被构造为从所述数据格式的第一位置提取所述第一类型的状态信息。
19.根据权利要求17所述的计算***，其中，所述存储装置还被构造为将所述状态信息和指示所述状态信息的类型的标记信息***到包括所述响应数据的数据格式中，
其中，所述主机装置还被构造为利用所述状态信息的标记信息提取所述状态信息，并且
其中，将所述标记信息***到所述数据格式中的预定位置处。
20.根据权利要求17所述的计算***，其中，所述存储装置还被构造为将所述状态信息和指示所述状态信息的位置和类型的映射信息***到包括所述响应数据的数据格式中，
其中，所述主机装置还被构造为利用所述映射信息提取所述状态信息，并且
其中，将所述映射信息***到所述数据格式中的预定位置处。
21.一种操作存储装置的方法，包括步骤：
收集所述存储装置的状态信息；
接收关于利用所述存储装置的存储器执行操作的请求；
响应于所述请求执行操作并产生操作相关数据；
访问所述状态信息并将所述状态信息与所述操作相关数据组合；以及
按照第一数据格式输出所述状态信息与所述操作相关数据的组合。
22.根据权利要求21所述的操作存储装置的方法，其中，在所述存储装置的控制器中执行所述状态信息的收集和所述状态信息与所述操作相关数据的组合。
23.根据权利要求21所述的操作存储装置的方法，其中，所述第一数据格式包括通用闪存协议信息单元。
24.根据权利要求21所述的操作存储装置的方法，其中，所述存储器包括非易失性存储器。
25.根据权利要求21所述的操作存储装置的方法，其中，所述状态信息是功率相关的。
CN201510136929.1A 2014-03-26 2015-03-26 存储装置及其操作方法和计算*** Active CN104951402B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140035144A KR20150112075A (ko) 2014-03-26 2014-03-26 스토리지 장치 및 스토리지 장치의 동작 방법
KR10-2014-0035144 2014-03-26

Publications (2)

Publication Number Publication Date
CN104951402A true CN104951402A (zh) 2015-09-30
CN104951402B CN104951402B (zh) 2019-07-19

Family

ID=54166068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510136929.1A Active CN104951402B (zh) 2014-03-26 2015-03-26 存储装置及其操作方法和计算***

Country Status (3)

Country Link
US (1) US20150278087A1 (zh)
KR (1) KR20150112075A (zh)
CN (1) CN104951402B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389600A (zh) * 2017-02-02 2018-08-10 慧荣科技股份有限公司 数据储存装置以及参数改写方法
CN109390019A (zh) * 2017-08-14 2019-02-26 爱思开海力士有限公司 存储***及其操作方法
CN111488304A (zh) * 2019-01-28 2020-08-04 瑞昱半导体股份有限公司 接口转接电路
TWI705330B (zh) * 2017-02-02 2020-09-21 慧榮科技股份有限公司 資料儲存裝置以及參數改寫方法
WO2023142114A1 (zh) * 2022-01-30 2023-08-03 华为技术有限公司 数据处理方法、装置以及电子设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102358691B1 (ko) 2015-10-30 2022-02-07 삼성전자주식회사 저장 장치의 요청 방법 및 호스트의 커맨드 발행 방법
US9672091B2 (en) * 2015-11-10 2017-06-06 Samsung Electronics Co., Ltd. Storage device and debugging method thereof
KR102637160B1 (ko) 2016-04-14 2024-02-19 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법
KR102411290B1 (ko) * 2017-10-24 2022-06-22 삼성전자주식회사 선택적으로 퍼지 동작을 수행하도록 구성되는 호스트 장치 및 스토리지 장치를 포함하는 스토리지 시스템
JP7266628B2 (ja) * 2021-03-19 2023-04-28 株式会社日立製作所 ストレージ装置、ストレージ装置制御方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101149724A (zh) * 2006-09-22 2008-03-26 普天信息技术研究院 一种存储卡数据处理方法
CN101261568A (zh) * 2008-04-09 2008-09-10 华为技术有限公司 一种管理存储设备的方法和装置
US20090106498A1 (en) * 2007-10-23 2009-04-23 Kevin Michael Lepak Coherent dram prefetcher
CN101930794A (zh) * 2000-07-28 2010-12-29 微米技术有限公司 具有状态脉冲串输出的同步快闪存储器
CN102915274A (zh) * 2011-08-01 2013-02-06 株式会社东芝 存储装置
CN103092764A (zh) * 2011-10-31 2013-05-08 苹果公司 用于获得和使用非易失性存储器健康信息的***和方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050050269A1 (en) * 2003-08-27 2005-03-03 Horn Robert L. Method of collecting and tallying operational data using an integrated I/O controller in real time
US7512847B2 (en) * 2006-02-10 2009-03-31 Sandisk Il Ltd. Method for estimating and reporting the life expectancy of flash-disk memory
US8543742B2 (en) * 2007-02-22 2013-09-24 Super Talent Electronics, Inc. Flash-memory device with RAID-type controller
US8085586B2 (en) * 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8010738B1 (en) * 2008-06-27 2011-08-30 Emc Corporation Techniques for obtaining a specified lifetime for a data storage device
US8166232B2 (en) * 2009-04-02 2012-04-24 Hitachi, Ltd. Metrics and management for flash memory storage life
US8578138B2 (en) * 2009-08-31 2013-11-05 Intel Corporation Enabling storage of active state in internal storage of processor rather than in SMRAM upon entry to system management mode
US8990538B2 (en) * 2010-11-05 2015-03-24 Microsoft Corporation Managing memory with limited write cycles in heterogeneous memory systems
US8539139B1 (en) * 2010-12-17 2013-09-17 Teradota Us, Inc. Managing device wearout using I/O metering
US10079068B2 (en) * 2011-02-23 2018-09-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Devices and method for wear estimation based memory management
JP5762106B2 (ja) * 2011-04-20 2015-08-12 キヤノン株式会社 通信装置及びその制御方法、並びにプログラム
JP2013077278A (ja) * 2011-09-16 2013-04-25 Toshiba Corp メモリ・デバイス
JP5694101B2 (ja) * 2011-09-20 2015-04-01 株式会社東芝 メモリ・デバイス、ホスト・デバイス
JP5547154B2 (ja) * 2011-09-21 2014-07-09 株式会社東芝 メモリ・デバイス
KR20130061967A (ko) * 2011-12-02 2013-06-12 삼성전자주식회사 메모리 시스템 및 그것의 웨어 레벨링 방법
TWI536157B (zh) * 2012-02-23 2016-06-01 原相科技股份有限公司 電子裝置與電腦可讀取媒體
KR101949671B1 (ko) * 2012-06-28 2019-04-25 삼성전자 주식회사 라이프 싸이클을 증가시킬 수 있는 저장 장치 및 그 동작 방법
TWI526838B (zh) * 2013-02-27 2016-03-21 東芝股份有限公司 記憶體裝置
US9450876B1 (en) * 2013-03-13 2016-09-20 Amazon Technologies, Inc. Wear leveling and management in an electronic environment
US20140310536A1 (en) * 2013-04-16 2014-10-16 Qualcomm Incorporated Storage device assisted inline encryption and decryption
KR20150014002A (ko) * 2013-07-25 2015-02-06 삼성전자주식회사 데이터 전송 속도 관리자를 포함하는 스토리지 시스템 및 그것의 데이터 전송 속도 변경 방법
KR102145420B1 (ko) * 2013-07-25 2020-08-18 삼성전자주식회사 데이터 전송 속도를 변경하는 스토리지 시스템 및 그것의 데이터 전송 속도 변경 방법
US9377966B2 (en) * 2013-10-09 2016-06-28 Samsung Electronics Co., Ltd. Method and apparatus for efficiently processing storage commands
KR102188062B1 (ko) * 2014-02-28 2020-12-07 삼성전자 주식회사 데이터 저장 장치의 동작 방법과 상기 데이터 저장 장치를 포함하는 시스템의 동작 방법
US9450833B2 (en) * 2014-03-26 2016-09-20 International Business Machines Corporation Predicting hardware failures in a server
US9984007B2 (en) * 2014-03-28 2018-05-29 Samsung Electronics Co., Ltd. Storage system and method for performing and authenticating write-protection thereof
KR102285789B1 (ko) * 2014-07-01 2021-08-04 삼성전자 주식회사 외장 저장 장치, 및 이의 기준 주파수를 설정하는 방법
US20160011790A1 (en) * 2014-07-14 2016-01-14 Sandisk Technologies Inc. Systems and methods to enable access to a host memory associated with a unified memory architecture (uma)

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930794A (zh) * 2000-07-28 2010-12-29 微米技术有限公司 具有状态脉冲串输出的同步快闪存储器
CN101149724A (zh) * 2006-09-22 2008-03-26 普天信息技术研究院 一种存储卡数据处理方法
US20090106498A1 (en) * 2007-10-23 2009-04-23 Kevin Michael Lepak Coherent dram prefetcher
CN101261568A (zh) * 2008-04-09 2008-09-10 华为技术有限公司 一种管理存储设备的方法和装置
CN102915274A (zh) * 2011-08-01 2013-02-06 株式会社东芝 存储装置
CN103092764A (zh) * 2011-10-31 2013-05-08 苹果公司 用于获得和使用非易失性存储器健康信息的***和方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11199970B2 (en) 2017-02-02 2021-12-14 Silicon Motion, Inc. Data storage device and method for rewriting parameters thereof
TWI705330B (zh) * 2017-02-02 2020-09-21 慧榮科技股份有限公司 資料儲存裝置以及參數改寫方法
CN108389600B (zh) * 2017-02-02 2021-02-26 慧荣科技股份有限公司 数据储存装置以及参数改写方法
CN112992231A (zh) * 2017-02-02 2021-06-18 慧荣科技股份有限公司 数据储存装置以及参数改写方法
CN108389600A (zh) * 2017-02-02 2018-08-10 慧荣科技股份有限公司 数据储存装置以及参数改写方法
TWI761915B (zh) * 2017-02-02 2022-04-21 慧榮科技股份有限公司 資料儲存裝置以及參數改寫方法
US11550474B2 (en) 2017-02-02 2023-01-10 Silicon Motion, Inc. Data storage device and method for rewriting parameters thereof
US11720249B2 (en) 2017-02-02 2023-08-08 Silicon Motion, Inc. Data storage device and method for rewriting parameters thereof
US12008235B2 (en) 2017-02-02 2024-06-11 Silicon Motion, Inc. Data storage device and method for rewriting parameters thereof
CN109390019A (zh) * 2017-08-14 2019-02-26 爱思开海力士有限公司 存储***及其操作方法
CN111488304A (zh) * 2019-01-28 2020-08-04 瑞昱半导体股份有限公司 接口转接电路
CN111488304B (zh) * 2019-01-28 2022-04-15 瑞昱半导体股份有限公司 接口转接电路
WO2023142114A1 (zh) * 2022-01-30 2023-08-03 华为技术有限公司 数据处理方法、装置以及电子设备

Also Published As

Publication number Publication date
CN104951402B (zh) 2019-07-19
US20150278087A1 (en) 2015-10-01
KR20150112075A (ko) 2015-10-07

Similar Documents

Publication Publication Date Title
CN104951402B (zh) 存储装置及其操作方法和计算***
CN106294215B (zh) 存储装置和操作存储装置的方法
US10223011B2 (en) Storage device including nonvolatile memory device and controller and operating method of the storage device
US10255131B2 (en) Storage device including nonvolatile memory device
KR102249810B1 (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
US9646704B2 (en) Operating method for nonvolatile memory and operating method for storage device including the nonvolatile memory
KR102294848B1 (ko) 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치
US20150234746A1 (en) Storage device and operating method
KR20160050139A (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
KR20170070921A (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
KR102313017B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 쓰기를 제어하는 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법
US9773560B2 (en) Nonvolatile memory device and storage device including the nonvolatile memory device
KR102229970B1 (ko) 불휘발성 메모리, 랜덤 액세스 메모리 및 메모리 컨트롤러를 포함하는 솔리드 스테이트 드라이브
US9892795B2 (en) Nonvolatile memory device and method of operating the nonvolatile memory device
KR20160050138A (ko) 복수의 불휘발성 메모리 칩들을 포함하는 스토리지 장치
KR102451154B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
KR20170094815A (ko) 비휘발성 메모리, 그것을 포함하는 컴퓨팅 시스템, 및 그것의 읽기 방법
CN109947670B (zh) 存储器***及其操作方法
CN111128280A (zh) 存储装置及其操作方法
CN111580744B (zh) 存储器控制器及其操作方法
US20160132251A1 (en) Operating method of storage device and data writing method for writing data into storage device
CN111506515B (zh) 存储器控制器及其操作方法
KR20210032222A (ko) 메모리 컨트롤러 및 그것의 동작 방법
CN110413219A (zh) 存储器控制器、存储器***及其操作方法
KR20210054396A (ko) 저장 장치 및 그 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant