CN104600124A - 薄膜晶体管结构及其制备方法、阵列基板、掩膜板 - Google Patents

薄膜晶体管结构及其制备方法、阵列基板、掩膜板 Download PDF

Info

Publication number
CN104600124A
CN104600124A CN201510030108.XA CN201510030108A CN104600124A CN 104600124 A CN104600124 A CN 104600124A CN 201510030108 A CN201510030108 A CN 201510030108A CN 104600124 A CN104600124 A CN 104600124A
Authority
CN
China
Prior art keywords
folding part
continuous folding
curved continuous
film transistor
transistor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510030108.XA
Other languages
English (en)
Inventor
李哲
尚飞
邱海军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510030108.XA priority Critical patent/CN104600124A/zh
Priority to PCT/CN2015/076957 priority patent/WO2016115783A1/zh
Priority to US14/892,091 priority patent/US20160351670A1/en
Publication of CN104600124A publication Critical patent/CN104600124A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管结构及其制备方法、阵列基板、掩膜板，涉及显示技术领域，为解决薄膜晶体管结构的充电效率较低的问题。所述薄膜晶体管结构包括：同层设置的源极和漏极，所述源极包括连续弯折设置的第一连续弯折部，所述漏极包括连续弯折设置的第二连续弯折部，所述第一连续弯折部与所述第二连续弯折部交错间隔，且所述第一连续弯折部在所述第二连续弯折部上的投影覆盖所述第二连续弯折部的至少部分结构。所述阵列基板包括上述技术方案所提的薄膜晶体管结构，本发明提供的薄膜晶体管结构、阵列基板及显示装置用于实现显示功能。

Description

薄膜晶体管结构及其制备方法、阵列基板、掩膜板
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管结构及其制备方法、阵列基板、掩膜板。
背景技术
随着显示技术的发展，人们对各项显示性能的要求也越来越高。在影响薄膜晶体管的显示性能的参数中，上升电流备受关注，提高上升电流能够有效提高薄膜晶体管结构的充电速率。其中，上升电流通过公式计算得到，Ion为上升电流，W/L为沟道宽长比，Cox为单位面积上栅线层与有源层之间的电容，u为电子迁移率，Vgs为外加电压与充电后电压之间的差值，Vth为电压阈值。一般地，通过提高沟道宽长比(Width/Length，以下简称：W/L)，实现对上升电流Ion的提高，请参阅图1，L是指源极11和漏极12之间的距离，W是指垂直于L的源极11和漏极12之间的相对宽度。
然而，由于现有的薄膜晶体管结构存在限制，导致对应的上升电流较小，进一步导致薄膜晶体管结构的充电速率较低。
发明内容
本发明的目的在于提供一种薄膜晶体管结构及其制备方法、阵列基板、掩膜板，为解决薄膜晶体管结构的充电效率较低的问题。
为了实现上述目的，本发明提供如下技术方案：
一种薄膜晶体管结构，包括：所述源极包括第一连续弯折部，所述漏极包括第二连续弯折部，所述第一连续弯折部与所述第二连续弯折部交错间隔，且所述第一连续弯折部在所述第二连续弯折部上的投影覆盖所述第二连续弯折部的至少部分结构。
可选地，所述第一连续弯折部和所述第二连续弯折部均为螺旋状。
具体地，所述第一连续弯折部和所述第二连续弯折部的形状为下述任一种：正方形螺旋状、任意多边形螺旋状、圆形螺旋状或椭圆形螺旋状。
可选地，所述第一连续弯折部和所述第二连续弯折部均为锯齿状。
具体地，所述第一连续弯折部和所述第二连续弯折部的形状为下述任一种：方形锯齿状、三角形锯齿状或圆弧形锯齿状。
优选地，所述薄膜晶体管结构还包括栅极层，以及设于所述栅极层上的有源层，所述有源层上设有所述源极和所述漏极，所述栅极层和所述有源层均为圆形结构。
本发明同时还提供了一种阵列基板，包括上述的薄膜晶体管结构。
本发明同时还提供了一种掩膜板，包括掩膜板主体，所述掩膜板主体包括透光区和不透光区，所述不透光区包括第一不透光区和第二不透光区，所述第一不透光区用于掩膜包括第一连续弯折部的源极，所述第二不透光区用于掩膜包括第二连续弯折部的漏极，所述第一连续弯折部与所述第二连续弯折部交错间隔，且所述第一连续弯折部在所述第二连续弯折部上的投影覆盖所述第二连续弯折部的至少部分结构。
本发明同时还提供了一种薄膜晶体管结构的制备方法，包括：
形成有源层；
通过构图工艺在所述有源层上形成包括源极和漏极的图形，所述源极包括第一连续弯折部，所述漏极包括第二连续弯折部，所述第一连续弯折部与所述第二连续弯折部交错间隔，且所述第一连续弯折部在所述第二连续弯折部上的投影覆盖所述第二连续弯折部的至少部分结构。
可选地，所述第一连续弯折部和所述第二连续弯折部均为螺旋状；所述第一连续弯折部和所述第二连续弯折部的形状为下述任一种：正方形螺旋状、任意多边形螺旋状、圆形螺旋状或椭圆形螺旋状。
可选地，所述第一连续弯折部和所述第二连续弯折部均为锯齿状；所述第一连续弯折部和所述第二连续弯折部的形状为下述任一种：方形锯齿状、三角形锯齿状或圆弧形锯齿状。
本发明实施例提供的薄膜晶体管结构及其制备方法、阵列基板、掩膜板，由于源极和漏极均包括连续弯折部分，二者的弯折部分交错设置，并且源极的连续弯折部分在漏极的连续弯折部上的投影覆盖漏极的至少部分结构，因此可以增大源极和漏极之间的相对宽度W，即增大沟道宽长比W/L，从而可以提高对应的上升电流，进而可以提高薄膜晶体管结构的充电速率。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成现有技术及本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为现有技术中薄膜晶体管结构的示意图；
图2为本发明实施例提供的薄膜晶体管结构的示意图；
图3为图2中源极和漏极的局部放大示意图；
图4为本发明实施例提供的另一种薄膜晶体管结构的示意图；
图5为图4中源极和漏极的局部放大示意图；
图6为形成图4中源极和漏极的掩膜板的示意图；
图7为形成图5中源极和漏极的掩膜板的示意图；
图8为本发明实施例提供的薄膜晶体管结构的制备方法示意图。
附图标记：
11-源极，                  12-漏极，
20-薄膜晶体管结构          21-源极，
22-漏极，                  23-第一连续弯折部，
24-第二连续弯折部，        25-栅极层，
26-有源层，                30-掩膜板主体，
31-透光区，                32-不透光区，
33-第一不透光区，          34-第二不透光区。
具体实施方式
为了进一步说明本发明实施例提供的薄膜晶体管结构及其制备方法、阵列基板、掩膜板，下面结合说明书附图进行详细描述。
请参阅图3及图5，本发明实施例提供的薄膜晶体管结构20包括： 同层设置的源极21和漏极22，源极21包括连续弯折设置的第一连续弯折部23，漏极22包括连续弯折设置的第二连续弯折部24，第一连续弯折部23与第二连续弯折部24交错间隔，且第一连续弯折部23在第二连续弯折部24上的投影覆盖第二连续弯折部24的至少部分结构。
本发明实施例提供的薄膜晶体管结构，由于源极21和漏极22均包括连续弯折部分，二者的弯折部分交错设置，并且源极21的连续弯折部分在漏极22的连续弯折部上的投影覆盖漏极22的至少部分结构，请参阅图2，源极21和漏极22之间的相对宽度W等于W1、W2、W3、W4及W5之和，与图1所示的现有技术中源极11和漏极12之间的相对宽度W相比，本发明实施例可以极大地增大源极21和漏极22之间的相对宽度W，即增大沟道宽长比W/L，从而可以提高对应的上升电流，进而可以提高薄膜晶体管结构20的充电速率。
为了进一步增大源极21和漏极22之间的相对宽度W，请参阅图3，第一连续弯折部23和第二连续弯折部24均为螺旋状。
具体地，第一连续弯折部23和第二连续弯折部24的形状为下述任一种：正方形螺旋状、任意多边形螺旋状、圆形螺旋状或椭圆形螺旋状。
为了进一步增大源极21和漏极22之间的相对宽度W，请参阅图5，第一连续弯折部23和第二连续弯折部24均为锯齿状。
具体地，第一连续弯折部23和第二连续弯折部24的形状为下述任一种：方形锯齿状、三角形锯齿状或圆弧形锯齿状。
优选地，请参阅图2及图4，薄膜晶体管结构20还包括栅极层25，以及设于栅极层25上的有源层26，有源层26上设有源极21和漏极22，栅极层25和有源层26均为圆形结构。
本发明实施例还提供了一种阵列基板，包括上述的薄膜晶体管结构20。
本发明实施例提供的阵列基板，由于源极和漏极均包括连续弯折部分，二者的弯折部分交错设置，并且源极的连续弯折部分在漏极的连续弯折部上的投影覆盖漏极的至少部分结构，因此可以增大源极和漏极之间的相对宽度W，即增大沟道宽长比W/L，从而可以提高对应的上升电流，进而可以提高薄膜晶体管结构的充电速率。
本发明实施例还提供了一种显示装置，包括上述的阵列基板。本发明实施例中的显示装置可以为：液晶显示面板、电子纸、有机发光二极管面板(OrganicLight-Emitting Diode，简称OLED面板)、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明实施例提供的显示装置，由于源极和漏极均包括连续弯折部分，二者的弯折部分交错设置，并且源极的连续弯折部分在漏极的连续弯折部上的投影覆盖漏极的至少部分结构，因此可以增大源极和漏极之间的相对宽度W，即增大沟道宽长比W/L，从而可以提高对应的上升电流，进而可以提高薄膜晶体管结构的充电速率。
本发明实施例还提供了一种掩膜板，包括掩膜板主体30，请参阅图6及图7，掩膜板主体30包括透光区31和不透光区32，不透光区包括第一不透光区33和第二不透光区34，第一不透光区33用于掩膜包括第一连续弯折部23的源极21，第二不透光区34用于掩膜包括第二连续弯折部24的漏极22，第一连续弯折部23与第二连续弯折24部交错间隔，且第一连续弯折部23在第二连续弯折部24上的投影覆盖第二连续弯折部24的至少部分结构。
本发明实施例提供的掩膜板，由于源极21和漏极22均包括连续弯折部分，二者的弯折部分交错设置，并且源极21的连续弯折部分在漏极22的连续弯折部上的投影覆盖漏极22的至少部分结构，因此可以增大源极21和漏极22之间的相对宽度W，即增大沟道宽长比W/L，从而可以提高对应的上升电流，进而可以提高薄膜晶体管结构20的充电速率。
本发明实施例还提供了一种薄膜晶体管结构的制备方法，用于提高薄膜晶体管结构的充电速率，请参阅图8，所述制备方法包括：
801、形成有源层。
802、通过构图工艺在有源层上形成包括源极和漏极的图形，源极包括第一连续弯折部，漏极包括第二连续弯折部，第一连续弯折部与第二连续弯折部交错间隔，且第一连续弯折部在第二连续弯折部上的投影覆盖第二连续弯折部的至少部分结构。
其中，步骤802中的构图工艺可以为传统的构图工艺，具体可以包括：光刻胶涂敷、曝光、显影、刻蚀及光刻胶剥离。
本发明实施例提供的薄膜晶体管结构的制备方法，由于源极和漏极均包括连续弯折部分，二者的弯折部分交错设置，并且源极的连续弯折部分在漏极的连续弯折部上的投影覆盖漏极的至少部分结构，因此可以增大源极和漏极之间的相对宽度W，即增大沟道宽长比W/L，从而可以提高对应的上升电流，进而可以提高薄膜晶体管结构的充电速率。
可选地，第一连续弯折部和第二连续弯折部可以均为螺旋状。其中，第一连续弯折部和第二连续弯折部的形状为下述任一种：正方形螺旋状、任意多边形螺旋状、圆形螺旋状或椭圆形螺旋状。由于螺旋状的第一连续弯折部和螺旋状的第二连续弯折部交错设置在有源层上，因此能够进一步增大源极和漏极之间的相对宽度W，从而可以进一步提高薄膜晶体管结构的充电速率。
可选地，第一连续弯折部和第二连续弯折部均为锯齿状。其中，第一连续弯折部和第二连续弯折部的形状为下述任一种：方形锯齿状、三角形锯齿状或圆弧形锯齿状。由于齿状的第一连续弯折部和锯齿状的第二连续弯折部交错设置的，因此能够进一步增大源极和漏极之间的相对宽度W，从而可以进一步提高薄膜晶体管结构的充电速率。
本发明实施例提供的阵列基板和显示装置可以实现上述提供的薄膜晶体管结构20的功能，具体结构实现请参见上述实施例对薄膜晶体管结构20的说明，在此不再赘述。本发明实施例提供的薄膜晶体管结构及其制备方法、阵列基板、掩膜板可以适用于实现显示功能，但不仅限于此。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种薄膜晶体管结构，包括：同层设置的源极和漏极，其特征在于，所述源极包括第一连续弯折部，所述漏极包括第二连续弯折部，所述第一连续弯折部与所述第二连续弯折部交错间隔，且所述第一连续弯折部在所述第二连续弯折部上的投影覆盖所述第二连续弯折部的至少部分结构。
2.根据权利要求1所述的薄膜晶体管结构，其特征在于，所述第一连续弯折部和所述第二连续弯折部均为螺旋状。
3.根据权利要求2所述的薄膜晶体管结构，其特征在于，所述第一连续弯折部和所述第二连续弯折部的形状为下述任一种：正方形螺旋状、任意多边形螺旋状、圆形螺旋状或椭圆形螺旋状。
4.根据权利要求1所述的薄膜晶体管结构，其特征在于，所述第一连续弯折部和所述第二连续弯折部均为锯齿状。
5.根据权利要求4所述的薄膜晶体管结构，其特征在于，所述第一连续弯折部和所述第二连续弯折部的形状为下述任一种：方形锯齿状、三角形锯齿状或圆弧形锯齿状。
6.根据权利要求1所述的薄膜晶体管结构，其特征在于，所述薄膜晶体管结构还包括栅极层，以及设于所述栅极层上的有源层，所述有源层上设有所述源极和所述漏极，所述栅极层和所述有源层均为圆形结构。
7.一种阵列基板，其特征在于，包括：权利要求1至6任一项所述的薄膜晶体管结构。
8.一种掩膜板，其特征在于，包括掩膜板主体，所述掩膜板主体包括透光区和不透光区，所述不透光区包括第一不透光区和第二不透光区，所述第一不透光区用于掩膜包括第一连续弯折部的源极，所述第二不透光区用于掩膜包括第二连续弯折部的漏极，所述第一连续弯折部与所述第二连续弯折部交错间隔，且所述第一连续弯折部在所述第二连续弯折部上的投影覆盖所述第二连续弯折部的至少部分结构。
9.一种薄膜晶体管结构的制备方法，其特征在于，包括：
形成有源层；
通过构图工艺在所述有源层上形成包括源极和漏极的图形，所述源极包括第一连续弯折部，所述漏极包括第二连续弯折部，所述第一连续弯折部与所述第二连续弯折部交错间隔，且所述第一连续弯折部在所述第二连续弯折部上的投影覆盖所述第二连续弯折部的至少部分结构。
10.根据权利要求9所述的制备方法，其特征在于，所述第一连续弯折部和所述第二连续弯折部均为螺旋状；所述第一连续弯折部和所述第二连续弯折部的形状为下述任一种：正方形螺旋状、任意多边形螺旋状、圆形螺旋状或椭圆形螺旋状。
11.根据权利要求9所述的制备方法，其特征在于，所述第一连续弯折部和所述第二连续弯折部均为锯齿状；所述第一连续弯折部和所述第二连续弯折部的形状为下述任一种：方形锯齿状、三角形锯齿状或圆弧形锯齿状。
CN201510030108.XA 2015-01-21 2015-01-21 薄膜晶体管结构及其制备方法、阵列基板、掩膜板 Pending CN104600124A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510030108.XA CN104600124A (zh) 2015-01-21 2015-01-21 薄膜晶体管结构及其制备方法、阵列基板、掩膜板
PCT/CN2015/076957 WO2016115783A1 (zh) 2015-01-21 2015-04-20 薄膜晶体管结构及其制备方法、阵列基板、掩模板
US14/892,091 US20160351670A1 (en) 2015-01-21 2015-04-20 Thin film transistor structure and manufacturing method thereof, array substrate, and mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510030108.XA CN104600124A (zh) 2015-01-21 2015-01-21 薄膜晶体管结构及其制备方法、阵列基板、掩膜板

Publications (1)

Publication Number Publication Date
CN104600124A true CN104600124A (zh) 2015-05-06

Family

ID=53125768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510030108.XA Pending CN104600124A (zh) 2015-01-21 2015-01-21 薄膜晶体管结构及其制备方法、阵列基板、掩膜板

Country Status (3)

Country Link
US (1) US20160351670A1 (zh)
CN (1) CN104600124A (zh)
WO (1) WO2016115783A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916651A (zh) * 2015-07-07 2015-09-16 京东方科技集团股份有限公司 阵列基板和显示装置
CN108873530A (zh) * 2018-07-30 2018-11-23 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN110634932A (zh) * 2019-09-27 2019-12-31 京东方科技集团股份有限公司 一种可弯曲显示面板的设计方法及可弯曲显示面板
CN111092092A (zh) * 2018-10-08 2020-05-01 Tcl集团股份有限公司 a-Si TFT器件驱动的主动背光LED光源板及背光模组

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581423B2 (en) 2020-06-04 2023-02-14 Samsung Electronics Co., Ltd. Integrated circuit devices including an element having a non-linear shaped upper surface and methods of forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030603A (zh) * 2006-03-03 2007-09-05 中华映管股份有限公司 薄膜晶体管与薄膜晶体管阵列基板
CN202142535U (zh) * 2011-07-22 2012-02-08 京东方科技集团股份有限公司 一种薄膜场效应晶体管和液晶显示器
CN102800692A (zh) * 2012-08-09 2012-11-28 深圳市华星光电技术有限公司 具有大通道宽度的薄膜晶体管构造及薄膜晶体管基板电路
CN102867853A (zh) * 2011-07-08 2013-01-09 新唐科技股份有限公司 金属氧化物半场效晶体管
JP2014110323A (ja) * 2012-12-03 2014-06-12 Japan Display Inc 表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU7091400A (en) * 1999-08-31 2001-03-26 E-Ink Corporation Transistor for an electronically driven display
US7358530B2 (en) * 2003-12-12 2008-04-15 Palo Alto Research Center Incorporated Thin-film transistor array with ring geometry
KR102072803B1 (ko) * 2013-04-12 2020-02-04 삼성디스플레이 주식회사 박막 반도체 장치 및 유기 발광 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030603A (zh) * 2006-03-03 2007-09-05 中华映管股份有限公司 薄膜晶体管与薄膜晶体管阵列基板
CN102867853A (zh) * 2011-07-08 2013-01-09 新唐科技股份有限公司 金属氧化物半场效晶体管
CN202142535U (zh) * 2011-07-22 2012-02-08 京东方科技集团股份有限公司 一种薄膜场效应晶体管和液晶显示器
CN102800692A (zh) * 2012-08-09 2012-11-28 深圳市华星光电技术有限公司 具有大通道宽度的薄膜晶体管构造及薄膜晶体管基板电路
JP2014110323A (ja) * 2012-12-03 2014-06-12 Japan Display Inc 表示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916651A (zh) * 2015-07-07 2015-09-16 京东方科技集团股份有限公司 阵列基板和显示装置
WO2017004969A1 (zh) * 2015-07-07 2017-01-12 京东方科技集团股份有限公司 阵列基板和显示装置
US9923040B2 (en) 2015-07-07 2018-03-20 Boe Technology Group Co., Ltd. Array substrate and display device
CN104916651B (zh) * 2015-07-07 2018-06-15 京东方科技集团股份有限公司 阵列基板和显示装置
CN108873530A (zh) * 2018-07-30 2018-11-23 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN108873530B (zh) * 2018-07-30 2021-10-08 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN111092092A (zh) * 2018-10-08 2020-05-01 Tcl集团股份有限公司 a-Si TFT器件驱动的主动背光LED光源板及背光模组
CN110634932A (zh) * 2019-09-27 2019-12-31 京东方科技集团股份有限公司 一种可弯曲显示面板的设计方法及可弯曲显示面板
CN110634932B (zh) * 2019-09-27 2022-08-16 京东方科技集团股份有限公司 一种可弯曲显示面板的设计方法及可弯曲显示面板

Also Published As

Publication number Publication date
US20160351670A1 (en) 2016-12-01
WO2016115783A1 (zh) 2016-07-28

Similar Documents

Publication Publication Date Title
CN104600124A (zh) 薄膜晶体管结构及其制备方法、阵列基板、掩膜板
CN112133709B (zh) 显示装置
CN107154407A (zh) 复合薄膜晶体管器件及其制造方法、显示面板和显示装置
US8921937B2 (en) High voltage metal-oxide-semiconductor transistor device and method of fabricating the same
CN104538399A (zh) 一种ltps阵列基板及其制造方法
JP2008108962A (ja) 半導体装置
WO2014008767A1 (zh) 具有阶梯式多重不连续场板的ldmos器件及制造方法
CN110676253B (zh) 一种静电释放电路、阵列基板、显示面板及显示装置
CN105633136B (zh) 一种薄膜晶体管、其驱动方法、阵列基板及显示装置
CN104900712A (zh) Tft基板结构的制作方法及tft基板结构
CN106601788B (zh) 一种抗总剂量辐射加固的z栅mos晶体管
JP2010103337A (ja) 電力用半導体装置
CN103855208A (zh) 一种高压ldmos集成器件
CN206619596U (zh) 阵列基板和显示面板
CN102110691A (zh) 一种功率场效应晶体管及其布图方法
CN109904222A (zh) 薄膜晶体管及其制备方法、阵列基板、显示面板及装置
CN106997905B (zh) 薄膜晶体管、显示面板以及显示装置
Nigar et al. High performance selective buried double gate power MOSFET
US20140110768A1 (en) Transistor device
CN115332340A (zh) 一种调节动态特性的超结vdmos器件及制备方法
US9859436B2 (en) Manufacture method of TFT substrate structure and TFT substrate structure
CN110085677B (zh) 驱动晶体管、阵列基板和显示面板
CN101378081A (zh) Lcd驱动ic及其制造方法
CN103280455B (zh) 横向扩散型低导通电阻mos器件
CN110060998B (zh) 一种反相电路结构、栅极驱动电路及显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150506