CN104885204A - 二氧化硅质膜的形成方法以及通过该方法形成的二氧化硅质膜 - Google Patents

二氧化硅质膜的形成方法以及通过该方法形成的二氧化硅质膜 Download PDF

Info

Publication number
CN104885204A
CN104885204A CN201380060803.XA CN201380060803A CN104885204A CN 104885204 A CN104885204 A CN 104885204A CN 201380060803 A CN201380060803 A CN 201380060803A CN 104885204 A CN104885204 A CN 104885204A
Authority
CN
China
Prior art keywords
silicon dioxide
plasma membrane
dioxide plasma
atmosphere
polysilazane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380060803.XA
Other languages
English (en)
Other versions
CN104885204B (zh
Inventor
林昌伸
长原达郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wisdom Buy
Merck Patent GmbH
AZ Electronic Materials Japan Co Ltd
Original Assignee
AZ Electronic Materials Luxembourg SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AZ Electronic Materials Luxembourg SARL filed Critical AZ Electronic Materials Luxembourg SARL
Publication of CN104885204A publication Critical patent/CN104885204A/zh
Application granted granted Critical
Publication of CN104885204B publication Critical patent/CN104885204B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/113—Silicon oxides; Hydrates thereof
    • C01B33/12—Silica; Hydrates thereof, e.g. lepidoic silicic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/007—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Polymers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

通过如下的工序形成高纯度且蚀刻速率迟缓的二氧化硅质膜：(a)通过将聚硅氮烷、例如全氢聚硅氮烷的溶液涂布于基板然后在氧化气氛下进行固化(硬化)，或者通过将利用溶胶-凝胶法形成的二氧化硅溶液涂布于基板，从而在基板上形成二氧化硅质膜的工序；以及(b)将该二氧化硅质膜在包含烷基胺那样的碱解离常数(pKb)为4.5以下的含氮化合物或者F2、Br2、NF3那样的卤素原子的键能为60kcal/mol以下的含卤素化合物的非活性气体气氛下加热而退火的工序。

Description

二氧化硅质膜的形成方法以及通过该方法形成的二氧化硅质膜
技术领域
本发明涉及一种二氧化硅质膜的形成方法以及通过该方法形成的不含杂质且改善了蚀刻速率的二氧化硅质膜。本发明更具体涉及一种二氧化硅质膜的形成方法以及通过该方法形成的二氧化硅质膜，该二氧化硅质膜的形成方法可以优选用于形成半导体装置例如大规模集成电路等的元件分离膜(STI：浅沟槽隔离)、绝缘膜(例如PMD)等。
背景技术
二氧化硅质膜的耐热性、耐磨损性、耐腐蚀性等优异，因而历来广泛用作设置于半导体装置中的半导体基板与金属配线层之间、金属配线层之间、或者半导体基板上的各种元件上的绝缘膜，设置于半导体基板上的各元件之间的元件分离膜、钝化膜、保护膜、平整化膜、应力调整膜、牺牲膜等；另外广泛用作设置于液晶显示装置中的玻璃基板与ITO膜之间、透明电极与取向膜之间等的绝缘膜；或者广泛用作设置于像素电极乃至滤色器上的保护膜。在这样的领域中应用的二氧化硅质覆膜一般通过利用CVD法、溅射法等气相沉积法或者使用二氧化硅质覆膜形成用涂布液的涂布法而形成于基板上。这些方法之中，气相沉积法存在有费事且需要大设备，而且在凹凸面上形成覆膜的情况下无法实现凹凸面的平整化等问题，因而近年来广泛采用涂布法。
然而，在半导体装置等电子设备领域，近年来进行着高密度化以及高集成化，为了应对这样的高密度化以及高集成化，因而采用了如下的沟槽隔离结构：在半导体基板的表面形成微细的槽，在该槽的内部填充绝缘物，从而使形成于槽两侧的元件之间电气绝缘。
利用CVD法或高密度等离子体CVD法等形成这样的沟槽隔离结构的元件分离膜的情况下，有时会在微细的槽内形成孔隙。另外，为了改良沟槽的埋设性，人们也在研究着如下方法：使用溶胶-凝胶法以烷氧基硅氧烷溶液来涂布，然后将所形成的涂膜进行热处理而转化为二氧化硅(例如参照专利文献1)，但是在该方法中，在烷氧基硅氧烷转化为二氧化硅时，有时会引起体积收缩而产生裂纹。
作为抑制这样的裂纹的方法，有人提出了使用聚硅氮烷作为二氧化硅(Silica：SiO2)的前体的方法来替代溶胶-凝胶法(例如专利文献1和2)，并且目前正在广泛利用中。包含聚硅氮烷的组合物对沟槽隔离结构的埋设性优异，因而具有不易产生孔隙这样的优点。例如已知晓，在将全氢聚硅氮烷等聚硅氮烷埋设于沟槽内，在氧化气氛下处理时，则形成高纯度且致密的二氧化硅质膜。然而，在形成二氧化硅质膜之时，通常施加称作退火的高温缔烧(焼締め)工序。此时，虽然在氮气或者氧气气氛下进行退火，但是存在有膜的密度无法充分变高，所形成的膜的蚀刻速率变快的问题。所埋设的二氧化硅膜需要通过蚀刻而对膜厚进行加工，但是在此时蚀刻速率很快的话，则相对于目标膜厚的误差容易变大，因而优选退火后的二氧化硅膜具有迟缓的蚀刻速率。虽然可通过在水蒸气气氛下进行高温退火来延缓蚀刻速率，但是在此情况下存在有如下问题：除了二氧化硅质膜以外的不希望被氧化的材料也发生了氧化。此外也已知晓硅晶圆的表面也会在400℃以上的水蒸气气氛或者氧气气氛下发生氧化，会引起氧化增膜。在闪存等中，为了避免由增膜引起的硅基板上部表面上的高度上的不整齐，因而需要将水蒸气氧化气氛或者氧气气氛温度保持在400℃以下等。因此，在半导体制造技术领域中，无法接受高温下的水蒸气处理或氧处理。另外，以全氢聚硅氮烷为基础形成的STI、PMD必须是高纯度SiO2膜。这是因为如果金属、碳等杂质残留于膜中的话，会给设备特性造成不良影响。
关于利用涂布法在沟槽内形成二氧化硅质膜，并不限于上述使用聚硅氮烷的方法，例如可通过使用由溶胶-凝胶法形成出的二氧化硅溶液等适当的方法进行。然而，在这样的情况下，也与使用聚硅氮烷时一样，在非活性气体气氛中的退火之后，蚀刻速率会变快，因而也存在有延缓蚀刻速率的要求。另外，在上述中举出元件分离膜(STI)而进行了具体说明，但是关于改善二氧化硅质膜的蚀刻速率的必要性方面，在形成层间绝缘膜(PMD)等绝缘膜、钝化膜、保护膜、平整化膜等时也是一样的。
现有技术文献
专利文献
专利文献1：日本特许第3178412号公报
专利文献2：日本特开平2001-308090号公报
发明内容
发明想要解决的问题
本发明基于上述那样的情形而完成，其目的在于提供一种二氧化硅质膜的形成方法，根据该方法，将聚硅氮烷转化为二氧化硅质膜后，或者由基于溶胶-凝胶法得到的二氧化硅溶液形成涂膜后，进行退火，从而可形成具有与以往同样良好的绝缘性、膜平整性、对于酸/碱、溶剂等的耐受性、高的阻隔性等各特性的高纯度二氧化硅质膜，并且退火后的二氧化硅质膜具有比以往迟缓的蚀刻速率。
另外，本发明的另一目的在于提供通过上述方法形成出的沟槽隔离结构的元件分离膜的形成法。进一步，本发明的另一目的在于提供通过上述方法形成出的高纯度且蚀刻速率迟缓的二氧化硅质膜。
用于解决问题的方案
本发明人进行了深入研讨，结果发现如下见解，并基于此见解而完成了本发明：将聚硅氮烷溶液涂布于基板，将其在氧化气氛下焙烧从而将聚硅氮烷转化为二氧化硅之后，或者将利用溶胶-凝胶法形成的二氧化硅溶液涂布于基板之后，在特定的含氮化合物或者特定的含卤素化合物的存在下，在氮气气氛等非活性气体气氛中进行退火(缔烧)，从而可解决前述问题，即，与在不存在前述含氮化合物、含卤素化合物的条件下在非活性气体中进行退火的情况相比，可形成蚀刻速率更加迟缓的二氧化硅质膜。
即，本发明涉及以下所示的通过使用聚硅氮烷树脂而形成二氧化硅质膜的方法、以及通过该方法而形成出的二氧化硅质膜。
(1)一种二氧化硅质膜的形成方法，其由如下的工序构成：
(a)通过在将聚硅氮烷溶液涂布于基板然后在氧化气氛下固化(硬化)，或者通过将利用溶胶-凝胶法形成的二氧化硅溶液涂布于基板，从而在基板上形成二氧化硅质膜的工序；以及
(b)将该二氧化硅质膜在包含碱解离常数(pKb)为4.5以下的含氮化合物或者卤素原子的键能为60kcal/mol以下的含卤素化合物的非活性气体气氛下加热、退火的工序。
(2)一种二氧化硅质膜的形成方法，其为上述(1)所述的二氧化硅质膜的形成方法，其特征在于，前述氮原子的碱解离常数(pKb)为4.5以下的含氮化合物是由通式(II)表示的胺、DBU(1,8-二氮杂双环[5,4,0]十一碳烯)或者DBN(1,5-二氮杂双环[4,3,0]5-壬烯)，
R4R5R6N   (II)
式中，R4表示可支化的烷基、烯基、环烷基或者芳基，R5以及R6各自独立地表示氢原子、可支化的烷基、烯基、环烷基或者芳基。
(3)一种二氧化硅质膜的形成方法，其为上述(2)所述的二氧化硅质膜的形成方法，其特征在于，退火在干燥气氛下于400～1,200℃进行。
(4)一种二氧化硅质膜的形成方法，其为上述(1)所述的二氧化硅质膜的形成方法，其特征在于，前述含卤素化合物是Br2、F2或者NF3。
(5)一种二氧化硅质膜的形成方法，其为上述(4)所述的二氧化硅质膜的形成方法，其特征在于，退火在干燥气氛下于200～500℃进行。
(6)一种二氧化硅质膜的形成方法，其为上述(1)～(5)中任一项所述的二氧化硅质膜的形成方法，其特征在于，前述聚硅氮烷是全氢聚硅氮烷，固化是在水蒸气气氛下于200～500℃进行。
(7)一种沟槽隔离结构的形成法，其中，基板是用于形成沟槽隔离结构的带槽的基板，通过上述(1)～(6)中记载的任一项所述的二氧化硅质膜的形成方法将前述槽进行埋封。
(8)一种二氧化硅质膜，其通过上述(1)～(6)中任一项所述的方法而形成。
发明的效果
根据本发明的二氧化硅质膜的形成方法，不需改变基于以往的涂布法的工序、条件，即可形成蚀刻速率迟缓的高纯度的二氧化硅质膜。由此，可精度良好地对沟槽内的高纯度二氧化硅质膜、或者高纯度层间绝缘膜等绝缘膜、钝化膜、保护膜、平整化膜等进行蚀刻。
具体实施方式
以下进一步详细说明本发明。在本发明中，首先，(i)通过在基板上进行聚硅氮烷的涂布、焙烧，或者(ii)通过在基板上进行基于溶胶-凝胶法得到的二氧化硅溶液的涂布，从而形成二氧化硅质膜。
关于本发明中使用的聚硅氮烷，如果是在分子内至少具有Si-H键以及N-H键的聚硅氮烷即可，也可以是聚硅氮烷改性物。在聚硅氮烷中，存在有链状、环状或者具有交联结构的聚硅氮烷、或者在分子内同时具有上述多个结构的聚硅氮烷，它们可以单独地利用或者也可以以混合物的方式利用。作为代表性的例子，列举出具有由下述通式(I)表示的重复单元的聚硅氮烷。
[化学式1]
具有包含由通式(I)表示的结构单元的骨架的数均分子量约为100～50,000的聚硅氮烷或其改性物。式中，R1、R2以及R3各自独立地表示氢原子、烷基、烯基、环烷基、芳基、或者这些基团以外的氟烷基等与硅直接连接的基团为碳原子的基团、烷基甲硅烷基、烷基氨基或烷氧基。其中，R1、R2以及R3中的至少一个为氢原子。
在上述通式(I)中R1、R2以及R3为氢原子的化合物是全氢聚硅氮烷，关于其制造方法，例如在日本特开昭60-145903号公报、D.Seyferth等的Communication of Am.Cer.Soc.，C-13，January 1983.中进行了报告。通过这些方法获得的物质虽然是具有各种结构的聚合物的混合物，但是基本上在分子内包含链状部分和环状部分，可由下述的化学式表示。在本发明中，从耐热性的观点考虑，最终产物需要是二氧化硅，因而优选使用全氢聚硅氮烷。
[化学式2]
表示全氢聚硅氮烷的结构的一个例子如下。
[化学式3]
关于通式(I)中R1以及R2具有氢原子、R3具有甲基的聚硅氮烷的制造方法，在D.Seyferth等的Polym.Prepr.Am.Chem.Soc.，Div.Polym.Chem.，25，10(1984)中进行了报告。通过该方法而获得的聚硅氮烷是重复单元为-(SiH2NCH3)-的链状聚合物和环状聚合物，任一个都不具有交联结构。
关于通式(I)中R1以及R3具有氢原子、R2具有有机基团的聚有机(氢)硅氮烷的制造方法，在D.Seyferth等的Polym.Prepr.Am.Chem.Soc.，Div.Polym.Chem.，25，10(1984)、日本特开昭61-89230号公报中进行了报告。通过这些方法获得的聚硅氮烷中存在有：以-(R2SiHNH)-为重复单元并且主要具有聚合度为3～5的环状结构的聚硅氮烷、由(R3SiHNH)x[(R2SiH)1.5N]1-X(0.4＜X＜1)的化学式表示的在分子内同时具有链状结构和环状结构的聚硅氮烷。
通式(I)中R1具有氢原子、R2、R3具有有机基团的聚硅氮烷，另外R1以及R2具有有机基团、R3具有氢原子的聚硅氮烷是以-(R1R2SiNR3)-为重复单元，主要具有聚合度为3～5的环状结构。
作为除了上述式(I)以外的聚硅氮烷，列举出在分子内具有交联结构的，例如具有以下那样的结构的聚硅氮烷(D.Seyferth等的Communication of Am.Cer.Soc.C-132，July 1984.)。
[化学式4]
另外，也可以是日本特开昭49-69717号公报所报告的那样的、通过R1SiX3(X：卤素)的氨解而获得的具有交联结构的聚硅氮烷R1Si(NH)x，或者通过R1SiX3以及R2 2SiX2的共氨解而获得的具有下述结构的聚硅氮烷。
[化学式5]
(m、n：正的整数)
作为合成聚硅氮烷的方法，在日本特公昭63-16325号公报中记载了使二卤代硅烷与碱的加合物和氨进行反应的方法，但是此外，以如下方法为代表也提出了各种方法：(a)使胺与SiCl4、SiH2Cl2等硅卤化物进行反应的方法，(b)使用可将硅氮烷进行脱氢化的KH等碱金属氢氧化物催化剂而制成聚硅氮烷的方法，(c)使用过渡金属络合物催化剂，通过硅烷化合物与胺化合物的脱氢反应而合成硅氮烷的方法，(d)使用CF4SO3H这样的酸催化剂而将氨基硅烷与氨进行胺交换的方法，(e)将氨基硅烷由大量的氨或胺进行胺交换的方法，(f)在碱性催化剂的存在下使多氨基硅烷化合物与多氢化含氮化合物进行胺交换反应的方法(例如，参照WO 97/24391)。
列举聚硅氮烷组合物的制备方法的具体例子的一个例子时，则如以下那样。即，一边搅拌一边将纯度99％以上的二氯硅烷注入于调温为-20～20℃范围的脱水吡啶中。接着，调温为-20～20℃的温度，一边搅拌一边将纯度99％以上的氨注入。此处在反应液中，生成粗制聚硅氮烷和作为副产物的氯化铵。将通过反应生成的氯化铵过滤去除。将滤液加热为30～150℃，一边去除残留的氨，一边将聚硅氮烷的分子量按照重均分子量落入1,500～15,000的范围的方式进行调整。加入有机溶剂并且加热为30～50℃，利用50mmHg以下的减压蒸馏，将残存的吡啶去除。通过减压蒸馏而去除吡啶，但是同时也进行有机溶剂的去除，从而将聚硅氮烷浓度调整为例如5～30重量％的范围。对于所获得的聚硅氮烷组合物，使用过滤精度0.1μm以下的过滤器进行循环过滤，将粒径为0.2μm以上的粗大颗粒降低至50个/cc以下。如此获得的聚硅氮烷溶液可直接用作涂布液，也可进一步稀释或者浓缩来用作涂布液。
作为可以使用的有机溶剂的例示，可列举出(1)芳香族化合物，例如苯、甲苯、二甲苯、乙苯、二乙苯、三甲苯、三乙苯以及十氢萘，(2)链状饱和烃，例如正戊烷、异戊烷、正己烷、异己烷、正庚烷、异庚烷、正辛烷、异辛烷、正壬烷、异壬烷、正癸烷以及异癸烷，(3)环状饱和烃，例如环己烷、乙基环己烷、甲基环己烷以及对薄荷烷，(4)环状不饱和烃，例如环己烯以及二戊烯(柠檬烯)，(5)醚，例如二丙醚、二丁醚以及苯甲醚，(6)酯，例如乙酸正丁酯、乙酸异丁酯、乙酸正戊酯以及乙酸异戊酯，(7)酮，例如甲基异丁基酮等。
前述的聚硅氮烷组合物的制备方法仅是示出了一个例子，聚硅氮烷组合物的制备方法不受限于此方法。也可获取固体状态的聚硅氮烷，溶解或者分散于前述的适当的溶剂而使用，也可使用市售的聚硅氮烷组合物，例如，AZ Electronic Materials ManufacturingK.K.制的Spinfil 200、400、600、65001等(“Spinfil”是注册商标)。关于溶液的浓度，可根据最终形成的聚硅氮烷涂膜的厚度等而适当调整。
关于聚硅氮烷的含有率，以聚硅氮烷涂布组合物的总重量为基准，优选为0.1～40重量％，更优选设为0.2～30重量％，进一步优选设为0.3～25重量％。予以说明，为了形成高纯度的二氧化硅质膜，优选不使用添加剂，但是如果必要，也可进一步使用二氧化硅转化反应促进化合物等。此处，二氧化硅转化反应促进化合物是指，利用与聚硅氮烷化合物的相互反应而促进将聚硅氮烷转化为二氧化硅质物质这一反应的化合物。
聚硅氮烷组合物可利用任意的方法涂布于基板上。具体而言，列举出旋涂法、浸渍法、喷雾法、辊涂法、转印法、狭缝涂布法、帘式涂布等。它们之中，从涂膜面的均匀性等观点考虑特别优选旋涂。对于涂膜，可根据需要重复涂布一次或两次以上，从而制成希望的膜厚。
涂膜的厚度根据膜的使用目的等而不同，但一般而言，按照干燥膜厚设为10～2,000nm，优选为20～1,000nm。使用聚硅氮烷组合物作为元件分离膜的情况下，为了兼顾涂布后的沟槽埋设性以及聚硅氮烷涂膜表面的平整性，因而涂布的聚硅氮烷涂膜的厚度一般优选为10～1,000nm，更优选为50～800nm。关于涂布的条件，根据基板的尺寸、涂布方法、聚硅氮烷组合物的浓度、溶剂的种类等种种条件而变化。例如，在下面给出旋涂涂布的一个例子，但是并非据此对涂布法进行限定。
首先，在硅基板的中心部上，或者在使得在基板整面上平均地形成涂膜那样的包含中心部的数个部位上，按照每张硅基板滴加例如0.5～20cc的聚硅氮烷组合物。接着，将所滴加的聚硅氮烷溶液扩展到硅基板整面，因而以比较低的速度且短时间、例如以转速50～500rpm旋转0.5～10秒(预旋转)。接着，为了将涂膜设为所希望的厚度，以比较高的速度例如转速500～4,000rpm旋转0.5～800秒(主旋转)。进一步，为了降低硅基板的周边部的聚硅氮烷涂膜的***，且尽可能干燥聚硅氮烷涂膜中的溶剂，以比前述主旋转转速快500rpm以上的转速，例如以转速1,000～5,000rpm旋转5～300秒(终旋转)。
将聚硅氮烷组合物涂布于基板上后，优选例如在热板上将涂膜进行预烘烤(加热处理)。此工序的目的在于，将涂膜中所含的溶剂完全去除，以及将基于最终涂布工序得到的涂膜进行预备固化。通常，在预烘烤工序中，采用在大气中，实质上以固定温度加热的方法，但是为了防止在固化时发生涂膜收缩、基板凹部变为凹陷、或者在槽内部生成孔隙的情况，也可控制温度，一边随着时间经过而使温度升高一边进行预烘烤。预烘烤温度通常为50℃～400℃，优选为100～300℃。另外，预烘烤时间通常为10秒～30分钟，优选为30秒～10分钟。在形成沟槽隔离结构的绝缘膜时，优选采取一边将预烘烤温度随着时间经过而升高一边进行的方法。此时，关于最高预烘烤温度，从去除源自覆膜的溶剂这样的观点考虑，一般设定为高于聚硅氮烷组合物中使用的溶剂的沸点的温度。预烘烤后，如果必要，也可在聚硅氮烷涂膜上涂布含有氧化(固化)促进剂的处理液。
对于如此形成出的聚硅氮烷涂膜，接着为了将聚硅氮烷转化为二氧化硅质膜而进行固化(硬化)。固化通过如下的方法进行：使用固化炉、热板，在包含水蒸气的非活性气体或者氧气气氛下进行加热处理的方法；在包含过氧化氢蒸气的水蒸气气氛下进行加热处理的方法等适当的方法。水蒸气对于将聚硅氮烷充分转化为二氧化硅质膜(即二氧化硅)而言是重要的因素，其浓度优选为30％以上，更优选为50％以上，最优选为70％以上。特别是当水蒸气浓度为80％以上时，则使得聚硅氮烷向二氧化硅质膜的转化变得容易进行，使得孔隙等缺陷的产生变少，改良了二氧化硅质膜的特性，因而优选。在使用非活性气体作为气氛气体的情况下，作为非活性气体，通常使用氮气、氩气或者氦气等。关于固化温度，根据所使用的聚硅氮烷化合物的种类、水蒸气浓度等而变化，但一般而言，高温倾向于使得转化为二氧化硅质膜的速度变快，另一方面低温倾向于使得硅基板的氧化或者晶体结构的变化对设备特性造成的不良影响变小。在本发明中，由于进行退火工序中的高温加热作为后续工序，因而一般以200～500℃左右，例如以350℃的温度进行即可。此处，到目标温度为止的升温速度一般设为0.1～100℃/分钟，到达目标温度之后的固化时间一般设为1分钟～10小时，优选设为15分钟～3小时。如果必要，也可将处理温度或者处理气氛的组成进行阶段性变化。
予以说明，在基于将涂布膜暴露于过氧化氢蒸气的方法而进行的情况下，将涂布膜保持为50～200℃，在过氧化氢蒸气气氛下放置1分钟～2小时即可。另外此时，也可包含水蒸气等其它的蒸气或稀释气体。一般而言过氧化氢蒸气浓度高则涂布膜的氧化速度快。
另一方面，二氧化硅质膜也可通过涂布利用溶胶-凝胶法形成出的二氧化硅溶液而形成。作为代表性的方法，将由通式Si(ORa)4(并且在式中，Ra表示低级烷基)表示的四烷氧基硅烷在醇等有机溶剂中，使用盐酸等酸催化剂或者碱催化剂进行水解、缩聚反应，从而脱离出醇，进行二氧化硅的合成。在上述通式中，作为Ra，使用甲基、乙基、正丙基、正丁基等。作为四烷氧基硅烷的具体例子，例如列举出四甲氧基硅烷：Si(OCH3)4、四乙氧基硅烷：Si(OC2H5)4、四丙氧基硅烷：Si(OC3H7)4、四丁氧基硅烷：Si(OC4H9)4等。另外，作为有机溶剂，优选使用甲醇、乙醇、正丙醇、异丙醇、正丁醇等醇类。作为溶胶-凝胶法的具体的一个例子，列举出将TEOS(正硅酸四乙酯；四乙氧基硅烷)与乙醇与水与盐酸混合而形成二氧化硅溶液的方法。
作为涂布聚硅氮烷溶液或者基于溶胶-凝胶法而得到的二氧化硅溶液的基板，列举出硅基板等半导体基板、玻璃基板等，在硅基板等上也可通过蚀刻而形成沟槽。另外，如果是在形成层间绝缘膜等绝缘膜或平整化膜、钝化膜、应力调整膜、牺牲膜等的情况等，那么作为基板，使用在形成半导体元件的过程中的设置有半导体膜、电路等的硅基板等。
如上述那样操作从而在基板上形成了二氧化硅质膜之后，在本发明中，为了进一步将聚硅氮烷涂膜整体完全转化为二氧化硅质并固化，因而施加将基板全体加热的退火(缔烧)处理工序。在退火处理中，一般是将基板全体投入于固化炉等而加热。此时，在本发明中，在加热气氛中，含有碱解离常数(pKb)为4.5以下的含氮化合物或者卤素原子的键能为60kcal/mol以下的含卤素化合物。此时在含氮化合物或者含卤素化合物是液体或者固体的情况下，优选利用预备加热炉将化合物气化而制成气体状，将其与非活性气体一同供给于加热炉。
予以说明，在本发明中，碱解离常数(pKb)是指相对于水的解离常数。碱解离常数(pKb)以及卤素原子的键能对于广泛的化合物而言已经广泛知晓。
作为碱解离常数(pKb)为4.5以下的含氮化合物，例如列举出由下述通式(II)表示的胺、DBU(1,8-二氮杂双环[5,4,0]7-十一碳烯)、DBN(1,5-二氮杂双环[4,3,0]5-壬烯)等。
R4R5R6N   (II)
式中，R4表示可支化的烷基、烯基、环烷基或者芳基，R5以及R6各自独立地表示氢原子、可支化的烷基、烯基、环烷基或者芳基。
作为由上述通式(II)表示的胺的优选例子，可列举出甲基胺、二甲基胺、三甲胺、乙胺、二乙胺、三乙胺、丙胺、二丙胺、三丙胺、丁胺、二丁胺、三丁胺、戊胺、二戊胺、三戊胺、己胺、二己胺、三己胺、庚胺、二庚胺、辛胺、二辛胺、三辛胺、苯基胺、二苯基胺、三苯基胺等。
另一方面，作为卤素原子的键能为60kcal/mol以下的含卤素化合物，例如列举出Br2、F2、NF3等。
退火是在包含前述胺或者含卤素气体的非活性气体气氛中进行的。作为非活性气体，通常使用氮气、氦气、氩气等。关于退火温度，在含有胺、DBU、DBN等含氮化合物的情况下，通常为400～1,200℃，优选为450～1,000℃。在包含含氮化合物的退火气氛中包含水蒸气的情况下，无法获得本发明的效果。另一方面，在含有含卤素化合物的气氛下进行退火的情况下，在干燥气氛下于200～1,200℃进行，优选在干燥气氛下于200～500℃进行，优选于300～500℃进行。直到处理目标温度为止的升温时间一般优选为1～100℃/分钟。另外，处理目标温度下的处理时间为1分钟～10小时，优选为15分钟～3小时。
另外，关于碱解离常数(pKb)为4.5以下的含氮化合物或者卤素原子的键能为60kcal/mol以下的含卤素化合物的含量，在气氛中通常可为0.01容量％以上，优选为0.5～20容量％，更优选为1～10容量％。这些化合物的含量太少的情况下，无法发挥本发明的效果。另一方面，化合物的含量变高时，则一般蚀刻速率倾向于变快，含量变得过高时，则本发明的效果变小。
通过在包含该碱解离常数(pKb)为4.5以下的含氮化合物或者键能为60kcal/mol以下的含卤素化合物的非活性气体气氛下进行加热，从而可形成高纯度并且蚀刻速率得以改善的(蚀刻速率迟缓的)致密的二氧化硅质膜。可认为其原由如以下，但是本发明并不受其任何限制。
例如，列举烷基胺作为例子而进行说明时，烷基胺是供电子性的，具有孤对电子。该烷基胺的孤对电子在退火中与二氧化硅质膜中残存的Si-H键或者Si-O键反应，Si发生负离子化，烷基胺的N发生正离子化。负离子化了的Si与其它的Si-O分子结合，从而增大Si-O环。例如由(Si-O)3形成的环变大，变为(Si-O)5时，则蚀刻速率变迟缓。
与此相对，在气氛中存在H2O分子时，烷基胺发生水合，水合了的胺稳定，因而无法与Si-H键反应，或者负离子化了的Si立即与H2O分子进行再结合，从而无法增大Si-O环。
另一方面，在含卤素化合物的情况下，利用200～500℃的加热将例如N-F键、F-F键切断，切断的F阴离子与二氧化硅暂时结合。通过这样操作而生成的Si-F键利用500～1,200℃的加热切断之后，可利用交联反应增大Si-O环。
实施例
以下列举实施例、比较例来进一步具体说明本发明，但本发明不受这些实施例、比较例的任何限制。
实施例1
将全氢聚硅氮烷的二丁醚20wt％溶液(AZ Electronic MaterialsManufacturing K.K.制Spinfil 65001、“Spinfil”是注册商标)约1mL滴加于4英寸硅晶圆上，利用旋转涂布机进行1,000rpm、20秒的旋转涂布，然后在热板上在大气中，进行150℃、3分钟的温和烘烤。膜厚为600nm。接着，于350℃利用80％水蒸气(80％H2O/20％O2)进行60分钟处理(焙烧)，将全氢聚硅氮烷变化为二氧化硅质膜(固化)。其后，在N2气氛的状态下升温到700℃为止，于该温度在2％三甲胺(N2稀释)气氛中处理60分钟，然后进一步在该温度，在N2气氛下进行60分钟处理。通过下述的方法而算出所获得的二氧化硅质膜的相对蚀刻速率。相对蚀刻速率为4.1。
＜相对蚀刻速率的算出＞
将所形成的二氧化硅质膜浸没于0.5％氟化氢水溶液，观察了每单位浸没时间的膜厚变化。具体而言浸没每隔5分钟而测量膜厚，膜厚随着蚀刻的推进而变薄的速度通过以nm/min的形式算出。另外，对于热氧化膜也进行同样的操作，算出蚀刻速率，根据所求出的蚀刻速率，求出[二氧化硅膜的蚀刻速率：单位为nm/min]/[热氧化膜的蚀刻速率：单位为nm/min]之比，将其设为相对蚀刻速率。该值表示的是比率，因而是无量纲数。在膜厚的测定中使用了大塚电子株式会社制的反射分光膜厚计FE-3000。
予以说明，关于成为上述基准的热氧化膜，通过将什么也没有涂布的硅晶圆在1,050℃的水蒸气下放置1小时，从而将硅表面氧化，形成膜厚约500nm的热氧化膜，并进行了使用。该热氧化膜在以下全部实施例、比较例中都用作基准膜。
实施例2和3
除了将在2％三甲胺(N2稀释)气氛中处理替换为在4％三甲胺(N2稀释)气氛(实施例2)或者在10％三甲胺(N2稀释)气氛(实施例3)中进行处理以外，通过与实施例1同样的方法形成了二氧化硅质膜。所获得的二氧化硅质膜的相对蚀刻速率各自为4.6以及4.8。
实施例4～7
除了将在2％三甲胺(N2稀释)气氛中处理替换为在2％甲基胺(N2稀释)气氛(实施例4)、2％单甲基胺(N2稀释)气氛(实施例5)、2％三乙胺(N2稀释)气氛(实施例6)以及2％DBU(1,8-二氮杂双环[5,4,0]十一碳烯)(N2稀释)气氛(实施例7)中进行处理以外，通过与实施例1同样的方法形成了二氧化硅质膜。所获得的二氧化硅质膜的相对蚀刻速率各自为4.1、4.2、4.5以及4.8。予以说明，关于三乙胺以及DBU，将利用预备加热炉进行气化得到的气体通过使用N2载气导入于炉中，从而进行上述过程。
比较例1和2
除了将在2％三甲胺(N2稀释)气氛中处理替换为在N2气体气氛(比较例1)或者2％氨(N2稀释)气氛(比较例2)中进行处理以外，通过与实施例1同样的方法形成了二氧化硅质膜。所获得的二氧化硅质膜的相对蚀刻速率各自为5.6以及6.1。
在使用了全氢聚硅氮烷的例子中，根据比较例1～2可知，通过在仅含有N2气体、或者含有氨的气氛中进行退火而获得的二氧化硅质膜的相对蚀刻速率为5.6或者6.1，相对于此，除了包含三甲胺、二甲基胺、单甲基胺、DBU以外在相同条件下进行了退火的实施例1～7中是3.9～4.8，通过在含有这些化合物的气氛中进行退火从而使得蚀刻速率变迟缓了。
予以说明，关于实施例1～7中使用的含氮化合物的碱解离常数pKb，三甲胺＝4.13、二甲胺＝3.26、单甲胺＝3.36、三乙胺＝3.28、DBU＝1.5，相对于此，作为比较例2中使用的含氮化合物的氨的碱解离常数pKb为4.75。鉴于这种情况可知，碱解离常数pKb为4.5以下时，则可达到本发明的效果。
另外，对于由实施例1形成出的二氧化硅质膜以及由比较例1获得的二氧化硅质膜进行了杂质分析，结果是，任一个都是极高纯度的二氧化硅质膜，杂质含量也在两者中基本上没有不同。
进一步，对于由实施例1形成的二氧化硅质膜以及由比较例1获得的二氧化硅质膜，测定出膜的物性。结果示于表1。
表1
*：温和烘烤后的膜厚与退火后的膜厚的厚度方向收缩率
**：+是抗张力，-是压缩力
Vfb：平带电压
Vbd：耐受电压(Break Down Voltage)
根据表1可知晓，由于实施例1的耐受电压(Vbd：Break DownVoltage)高于比较例1的耐受电压，另外，由于相对介电常数接近于纯净的二氧化硅的耐受电压(约3.9)，因而通过在胺气氛中进行退火从而可形成更加致密的二氧化硅膜。
比较例3和4
除了将在2％三甲胺(N2稀释)气氛中处理替换为在包含40％水蒸气和60％N2气体的气氛(比较例3)或者在包含2％三甲胺、40％水蒸气、58％N2气体的气氛(比较例4)中进行处理以外，通过与实施例1同样的方法而形成了二氧化硅质膜。测定膜厚减少速度，所获得的二氧化硅质膜的相对蚀刻速率各自为2.3以及2.4。
根据上述比较例3、4的结果可知，水蒸气共存时，则胺的添加效果消失。
实施例8
将TEOS(正硅酸四乙酯)8.36g(0.04摩尔)、乙醇11.5g(0.25摩尔)、水4.32g(0.24摩尔)以及1摩尔/L的HCl水溶液1g在塑料容器中在室温下搅拌1天，其后用乙醇将该混合溶液稀释为4倍，从而制备了基于溶胶-凝胶法得到的二氧化硅溶液。
将如此获得的二氧化硅溶液约1mL滴加于4英寸硅晶圆上，利用旋转涂布机进行1,500rpm、20秒的旋转涂布，在热板上在大气中，进行150℃、3分钟的温和烘烤。膜厚为100nm。接着，在N2气氛的状态下升温到700℃为止，于该温度在2％三甲胺(N2稀释)气氛中进行60分钟处理。通过与实施例1同样的方法算出所获得的二氧化硅质膜的相对蚀刻速率。相对蚀刻速率为7.3。
比较例5
除了将在2％三甲胺(N2稀释)气氛中处理替换为在N2气体气氛中处理以外，通过与实施例8同样的方法形成了二氧化硅质膜。所获得的二氧化硅质膜的相对蚀刻速率为11.5。
根据实施例8和比较例5可知，在使用基于溶胶-凝胶法得到的二氧化硅溶液而进行的二氧化硅质膜的形成中，也与使用了聚硅氮烷的情况同样，蚀刻速率变迟缓。
实施例9
除了将升温至700℃替换为升温至500℃并将在2％三甲胺(N2稀释)气氛中的处理在该温度下进行以外，通过与实施例1同样的方法形成了二氧化硅质膜。所获得的二氧化硅质膜的相对蚀刻速率为6.4。
比较例6
除了将在2％三甲胺(N2稀释)气氛中处理替换为在N2气体气氛中处理以外，通过与实施例9同样的方法形成了二氧化硅质膜。所获得的二氧化硅质膜的相对蚀刻速率为6.9。
根据实施例9和比较例6可知，即使退火温度为500℃，也可达到本发明的效果。
实施例10
将三乙氧基硅烷3.30g(0.02摩尔)、TEOS 4.318g(0.02摩尔)、乙醇9.2g(0.2摩尔)、水3.6g(0.2摩尔)以及1摩尔/L的HCl水溶液0.1g在塑料容器中在室温下搅拌1天，其后用乙醇将该混合溶液稀释为4倍，从而制备了基于溶胶-凝胶法得到的二氧化硅溶液。
将如此获得的二氧化硅溶液约1mL滴加于4英寸硅晶圆上，利用旋转涂布机进行1500rpm、20秒的旋转涂布，在热板上进行150℃、3分钟的温和烘烤。膜厚为100nm。接着，在N2气氛的状态下升温到700℃为止，于该温度在2％三甲胺(N2稀释)气氛中进行60分钟处理。通过与实施例1同样的方法算出所获得的二氧化硅质膜的相对蚀刻速率。相对蚀刻速率为9.3。
比较例7
除了将在2％三甲胺(N2稀释)气氛中处理替换为在N2气体气氛中处理以外，通过与实施例10同样的方法形成了二氧化硅质膜。所获得的二氧化硅质膜的相对蚀刻速率为10.8。
根据实施例10和比较例7可知，即使在基于溶胶-凝胶法的情况下，以700℃的退火温度也可达到本发明的效果。
比较例8
将全氢聚硅氮烷的二丁醚20％溶液(AZ Electronic MaterialsManufacturing K.K.制Spinfil 65001、“Spinfil”是注册商标)约1mL滴加于4英寸硅晶圆上，利用旋转涂布机进行1000rpm、20秒的旋转涂布，在热板上在大气中，进行150℃、3分钟的温和烘烤。膜厚为600nm。接着，于350℃以80％水蒸气(80％H2O/20％O2)进行60分钟处理(焙烧)，使全氢聚硅氮烷变化为二氧化硅质膜。其后，在N2气氛的状态下降温到150℃为止，于该温度在N2气氛中进行60分钟处理(退火)。所获得的二氧化硅质膜的相对蚀刻速率为8.5。
比较例9
除了将在N2气氛下于150℃的退火处理替换为在2％三甲胺(N2稀释)气氛下于150℃的退火处理以外，通过与比较例8同样的方法形成了二氧化硅质膜。所获得的二氧化硅质膜的相对蚀刻速率为8.6。
根据比较例8、9可知，通过在150℃的低温下进行退火处理，没有发现胺添加效果。
实施例11
将全氢聚硅氮烷的二丁醚20wt％溶液(AZ Electronic MaterialsManufacturing K.K.制Spinfil 65001、“Spinfil”是注册商标)约1mL滴加于4英寸硅晶圆上，利用旋转涂布机进行1,000rpm、20秒的旋转涂布，在热板上在大气中进行150℃、3分钟的温和烘烤。膜厚为600nm。接着，于350℃以80％水蒸气(80％H2O/20％O2)进行60分钟处理(焙烧)，使全氢聚硅氮烷变化为二氧化硅质膜。其后，于350℃在2％NF3(N2稀释)气氛中进行60分钟处理。对于该膜，接着，于850℃在N2气氛下进行退火，结果是所获得的二氧化硅质膜的相对蚀刻速率为1.5。
实施例12～13
除了将在2％三甲胺(N2稀释)气氛中处理替换为在2％Br2(N2稀释)气氛(实施例12)、或者在2％F2(N2稀释)气氛(实施例13)中进行处理以外，通过与实施例11同样的方法形成了二氧化硅质膜。所获得的二氧化硅质膜的相对蚀刻速率各自为1.7以及1.4。
比较例10
除了将在350℃在2％NF3(N2稀释)气氛中处理替换为在N2气氛中处理以外，通过与实施例11同样的方法形成了二氧化硅质膜。所获得的二氧化硅质膜的相对蚀刻速率为2.6。
比较例11以及12
除了将在2％NF3(N2稀释)气氛中处理替换为在2％CF4(N2稀释)气氛(比较例11)、或者在2％HF(N2稀释)气氛(比较例12)中进行处理以外，通过与实施例11同样的方法形成了二氧化硅质膜。所获得的二氧化硅质膜的相对蚀刻速率任一个都为2.7。
根据实施例11～13和比较例10可知，在退火之时使用NF3、Br2、2％F2的情况下，蚀刻速率也变迟缓。
予以说明，关于实施例11～13中使用的卤化合物的卤素键能，N-F为57kcal/mol，Br-Br为46kcal/mol，F-F为38kcal/moL，相对于此，关于比较例11～12中使用的卤化合物的卤素键能，H-F为135kcal/mol，C-F为117kcal/mol。鉴于该结果可知，卤素键能为60kcal/mol以下时，则可达到本发明的效果。
实施例14
除了将在700℃下的N2气氛中进行60分钟的处理替换为在850℃下的N2气氛中进行60分钟的处理以外，通过与实施例1同样的方法形成了二氧化硅质膜。所获得的二氧化硅质膜的相对蚀刻速率为1.6。
比较例13
除了将在700℃下的N2气氛中进行60分钟的处理替换为在850℃下的N2气氛中进行60分钟的处理以外，通过与比较例1同样的方法形成了二氧化硅质膜。所获得的二氧化硅质膜的相对蚀刻速率为2.6。
进一步，对于由实施例14形成的二氧化硅质膜以及由比较例13形成的二氧化硅质膜，测定出膜的物性。结果示于表2。
表2
*：温和烘烤后的膜厚与退火后的膜厚的厚度方向收缩率
**：+是抗张力，-是压缩力
Vfb：平带电压
Vbd：耐受电压
根据表2可知，在耐受电压的值上，实施例14高于比较例13，因而通过在含有三甲胺的气氛中进行退火，可形成更加致密的二氧化硅膜。

Claims (8)

1.一种二氧化硅质膜的形成方法，其由如下的工序构成：
(a)通过将聚硅氮烷溶液涂布于基板然后在氧化气氛下固化(硬化)，或者通过将利用溶胶-凝胶法形成的二氧化硅溶液涂布于基板，从而在基板上形成二氧化硅质膜的工序；以及
(b)将该二氧化硅质膜在包含碱解离常数(pKb)为4.5以下的含氮化合物或者卤素原子的键能为60kcal/mol以下的含卤素化合物的非活性气体气氛下加热、退火的工序。
2.根据权利要求1所述的二氧化硅质膜的形成方法，其特征在于，所述碱解离常数(pKb)为4.5以下的含氮化合物是由通式(II)表示的胺、DBU(1,8-二氮杂双环[5,4,0]十一碳烯)、或者DBN(1,5-二氮杂双环[4,3,0]5-壬烯)，
R4R5R6N   (II)
式中，R4表示可支化的烷基、烯基、环烷基或者芳基，R5以及R6各自独立地表示氢原子、可支化的烷基、烯基、环烷基或者芳基。
3.根据权利要求2所述的二氧化硅质膜的形成方法，其特征在于，退火在干燥气氛下于400～1,200℃进行。
4.根据权利要求1所述的二氧化硅质膜的形成方法，其特征在于，所述卤素原子的键能为60kcal/mol以下的含卤素化合物是Br2、F2或者NF3。
5.根据权利要求4所述的二氧化硅质膜的形成方法，其特征在于，退火在干燥气氛下于200～500℃进行。
6.根据权利要求1～5中任一项所述的二氧化硅质膜的形成方法，其特征在于，所述聚硅氮烷是全氢聚硅氮烷，固化是在水蒸气气氛下于200～500℃进行。
7.一种沟槽隔离结构的形成法，其中，基板是用于形成沟槽隔离结构的带槽的基板，通过权利要求1～6中任一项所述的二氧化硅质膜的形成方法将所述槽进行埋封。
8.一种二氧化硅质膜，其通过权利要求1～6中任一项所述的方法而形成。
CN201380060803.XA 2012-11-22 2013-11-15 二氧化硅质膜的形成方法以及通过该方法形成的二氧化硅质膜 Active CN104885204B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012256062A JP6060460B2 (ja) 2012-11-22 2012-11-22 シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
JP2012-256062 2012-11-22
PCT/JP2013/080886 WO2014080841A1 (ja) 2012-11-22 2013-11-15 シリカ質膜の形成方法及び同方法で形成されたシリカ質膜

Publications (2)

Publication Number Publication Date
CN104885204A true CN104885204A (zh) 2015-09-02
CN104885204B CN104885204B (zh) 2017-04-12

Family

ID=50776024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380060803.XA Active CN104885204B (zh) 2012-11-22 2013-11-15 二氧化硅质膜的形成方法以及通过该方法形成的二氧化硅质膜

Country Status (9)

Country Link
US (1) US10000386B2 (zh)
EP (1) EP2924717A4 (zh)
JP (1) JP6060460B2 (zh)
KR (2) KR101970860B1 (zh)
CN (1) CN104885204B (zh)
IL (1) IL238832B (zh)
SG (1) SG11201503113VA (zh)
TW (1) TWI600614B (zh)
WO (1) WO2014080841A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107660064A (zh) * 2017-09-29 2018-02-02 中国科学院化学研究所 导热绝缘板及其制备方法和电子元器件
CN109216186A (zh) * 2017-07-06 2019-01-15 东京毅力科创株式会社 蚀刻方法和残渣去除方法
CN109957261A (zh) * 2017-12-14 2019-07-02 三星Sdi株式会社 用于形成二氧化硅层的组合物、二氧化硅层以及电子装置
CN110310885A (zh) * 2018-03-27 2019-10-08 株式会社国际电气 半导体装置的制造方法、基板处理装置以及记录介质

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3414278B1 (en) 2016-02-10 2024-06-05 Lumileds LLC Vapor-phase curing catalysis and passivation of siloxane resins in led applications
US10647578B2 (en) 2016-12-11 2020-05-12 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude N—H free and SI-rich per-hydridopolysilzane compositions, their synthesis, and applications
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
WO2019036157A1 (en) 2017-08-18 2019-02-21 Applied Materials, Inc. HIGH PRESSURE AND HIGH TEMPERATURE RECOVERY CHAMBER
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN117936420A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送***
CN111432920A (zh) 2017-11-17 2020-07-17 应用材料公司 用于高压处理***的冷凝器***
EP3755658A4 (en) 2018-02-21 2022-03-02 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude PERHYDROPOLYSILAZANE COMPOSITIONS AND METHODS OF FORMING OXIDE FILMS USING THEM
EP3756217A4 (en) * 2018-02-22 2021-11-10 Applied Materials, Inc. PROCESS FOR TREATING A MASK SUBSTRATE ALLOWING A BETTER FILM QUALITY
KR20230079236A (ko) 2018-03-09 2023-06-05 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
JP6475388B1 (ja) * 2018-07-18 2019-02-27 信越化学工業株式会社 ポリシラザン含有組成物
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
JP7390195B2 (ja) * 2020-01-17 2023-12-01 東京エレクトロン株式会社 シリコン成膜方法
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01132128A (ja) * 1987-11-18 1989-05-24 Hitachi Ltd シリカ膜の製造法
JPH09183663A (ja) * 1995-10-30 1997-07-15 Tonen Corp プラスチックフィルムにＳｉＯ２系セラミックスを被覆する方法
JPH09275135A (ja) * 1996-04-02 1997-10-21 Nec Corp 半導体装置の製造方法
CN1234607A (zh) * 1998-04-27 1999-11-10 日本电气株式会社 形成沟槽隔离结构的方法
CN1452785A (zh) * 2000-04-25 2003-10-29 东燃杰纳尔石油株式会社 用硅质材料封埋微细沟的方法和带硅质膜的衬底材料

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2243527A1 (de) 1972-09-05 1974-04-18 Bayer Ag Formkoerper aus homogenen mischungen von siliciumcarbid und siliciumnitrid und verfahren zu ihrer herstellung
JPS60145903A (ja) 1983-12-29 1985-08-01 Toa Nenryo Kogyo Kk 無機ポリシラザン及びその合成方法
JPS6189230A (ja) 1984-10-09 1986-05-07 Toa Nenryo Kogyo Kk ポリオルガノヒドロシラザンの製造方法
KR100317569B1 (ko) 1995-07-13 2001-12-24 다마호리 다메히코 세라믹스질 물질 형성용 조성물 및 세라믹스질 물질의제조 방법
JP4637303B2 (ja) 1995-12-28 2011-02-23 Ａｚエレクトロニックマテリアルズ株式会社 ポリシラザンの製造方法
JP3919862B2 (ja) * 1996-12-28 2007-05-30 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率シリカ質膜の形成方法及び同シリカ質膜
US6191022B1 (en) 1999-04-18 2001-02-20 Cts Corporation Fine pitch solder sphere placement
US6541401B1 (en) * 2000-07-31 2003-04-01 Applied Materials, Inc. Wafer pretreatment to decrease rate of silicon dioxide deposition on silicon nitride compared to silicon substrate
JP3934323B2 (ja) * 2000-10-11 2007-06-20 株式会社Ｓｏｋｕｄｏ 基板製造方法および基板処理装置
US20040194511A1 (en) * 2002-02-01 2004-10-07 Chih-Hsing Cheng Sol-gel-derived halogen-doped glass
JP4217103B2 (ja) * 2003-04-25 2009-01-28 東京エレクトロン株式会社 熱処理方法及び熱処理装置
KR100667063B1 (ko) * 2003-05-08 2007-01-10 삼성에스디아이 주식회사 유기 전계 발광 소자용 기판의 제조방법
JP4621613B2 (ja) 2006-03-09 2011-01-26 株式会社東芝 半導体装置の製造方法
JP5306669B2 (ja) * 2008-02-29 2013-10-02 ＡｚエレクトロニックマテリアルズＩｐ株式会社 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
JP2010003983A (ja) * 2008-06-23 2010-01-07 Az Electronic Materials Kk シャロー・トレンチ・アイソレーション構造とその形成方法
JP2010267716A (ja) * 2009-05-13 2010-11-25 Elpida Memory Inc 低誘電率絶縁膜の作製方法、半導体装置およびその製造方法
US20120083133A1 (en) * 2010-10-05 2012-04-05 Applied Materials, Inc. Amine curing silicon-nitride-hydride films
TW201318782A (zh) 2011-11-02 2013-05-16 New Way Tools Co Ltd 具棘動功能之活動扳手

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01132128A (ja) * 1987-11-18 1989-05-24 Hitachi Ltd シリカ膜の製造法
JPH09183663A (ja) * 1995-10-30 1997-07-15 Tonen Corp プラスチックフィルムにＳｉＯ２系セラミックスを被覆する方法
JPH09275135A (ja) * 1996-04-02 1997-10-21 Nec Corp 半導体装置の製造方法
CN1234607A (zh) * 1998-04-27 1999-11-10 日本电气株式会社 形成沟槽隔离结构的方法
CN1452785A (zh) * 2000-04-25 2003-10-29 东燃杰纳尔石油株式会社 用硅质材料封埋微细沟的方法和带硅质膜的衬底材料

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216186A (zh) * 2017-07-06 2019-01-15 东京毅力科创株式会社 蚀刻方法和残渣去除方法
CN109216186B (zh) * 2017-07-06 2023-08-18 东京毅力科创株式会社 蚀刻方法和残渣去除方法
CN107660064A (zh) * 2017-09-29 2018-02-02 中国科学院化学研究所 导热绝缘板及其制备方法和电子元器件
CN107660064B (zh) * 2017-09-29 2020-06-05 中国科学院化学研究所 导热绝缘板及其制备方法和电子元器件
CN109957261A (zh) * 2017-12-14 2019-07-02 三星Sdi株式会社 用于形成二氧化硅层的组合物、二氧化硅层以及电子装置
CN109957261B (zh) * 2017-12-14 2021-07-09 三星Sdi株式会社 用于形成二氧化硅层的组合物、二氧化硅层以及电子装置
CN110310885A (zh) * 2018-03-27 2019-10-08 株式会社国际电气 半导体装置的制造方法、基板处理装置以及记录介质
CN110310885B (zh) * 2018-03-27 2023-09-15 株式会社国际电气 半导体装置的制造方法、基板处理装置以及记录介质

Also Published As

Publication number Publication date
US20150298980A1 (en) 2015-10-22
KR101970860B1 (ko) 2019-04-19
JP2014103351A (ja) 2014-06-05
EP2924717A4 (en) 2016-02-17
JP6060460B2 (ja) 2017-01-18
CN104885204B (zh) 2017-04-12
IL238832B (en) 2018-05-31
KR20190002763A (ko) 2019-01-08
KR102119371B1 (ko) 2020-06-08
EP2924717A1 (en) 2015-09-30
WO2014080841A1 (ja) 2014-05-30
SG11201503113VA (en) 2015-06-29
IL238832A0 (en) 2015-06-30
KR20150088815A (ko) 2015-08-03
TWI600614B (zh) 2017-10-01
TW201427899A (zh) 2014-07-16
US10000386B2 (en) 2018-06-19

Similar Documents

Publication Publication Date Title
CN104885204A (zh) 二氧化硅质膜的形成方法以及通过该方法形成的二氧化硅质膜
TWI568806B (zh) 含聚矽氮烷被覆組成物
KR101840187B1 (ko) 무기 폴리실라잔 수지
EP3135711B1 (en) Copolymerized polysilazane, manufacturing method therefor, composition comprising same, and method for forming siliceous film using same
US7445953B2 (en) Low temperature curable materials for optical applications
US20060220253A1 (en) Porous film, composition and manufacturing method, interlayer dielectric film, and semiconductor device
CN101146874B (zh) 多孔质膜的前体组合物及其制备方法、多孔质膜及其制作方法以及半导体装置
US20090305063A1 (en) Composition for forming siliceous film and process for producing siliceous film from the same
TWI582850B (zh) 氮氧化矽膜之形成方法及附有由其所製造之氮氧化矽膜之基板
US20220089953A1 (en) Silicon nitride film etching composition and etching method using the same
CN103189972A (zh) 隔离结构的形成方法
EP1566417B1 (en) Composition for porous film formation, porous film, process for producing the same, interlayer insulation film and semiconductor device
CN108028188B (zh) p型杂质扩散组合物、使用其的半导体元件的制造方法及太阳能电池的制造方法
CN111944320B (zh) 用于形成二氧化硅层的组成物、二氧化硅层及电子装置
TWI723234B (zh) 矽氧氮烷化合物、及含其之組成物、以及使用其之二氧化矽質膜之形成方法
EP4085091A1 (en) Curable formulations for forming low-k dielectric silicon-containing films using polycarbosilazane
CN101512737A (zh) 硅质薄膜形成用组合物及应用所述组合物的硅质薄膜的形成方法

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Luxemburg (L-1648) Guillaume Plaza 46

Patentee after: AZ ELECTRONIC MATERIALS (LUXEMBOURG) S.A.R.L.

Address before: Luxemburg Luxemburg

Patentee before: AZ ELECTRONIC MATERIALS (LUXEMBOURG) S.A.R.L.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201217

Address after: Darmstadt

Patentee after: AZ Electronic Materials Co.,Ltd.

Address before: Lu Senbaolusenbao

Patentee before: AZ Electronic Materials Co.,Ltd.

Effective date of registration: 20201217

Address after: Lu Senbaolusenbao

Patentee after: AZ Electronic Materials Co.,Ltd.

Address before: Lu Senbaolusenbao

Patentee before: Wisdom Buy

Effective date of registration: 20201217

Address after: Lu Senbaolusenbao

Patentee after: Wisdom Buy

Address before: 46 Guillaume II Plaza, Luxembourg (l-1648)

Patentee before: AZ ELECTRONIC MATERIALS (LUXEMBOURG) S.A.R.L.

Effective date of registration: 20201217

Address after: Darmstadt

Patentee after: MERCK PATENT GmbH

Address before: Darmstadt

Patentee before: AZ Electronic Materials Co.,Ltd.