CN113299761A - 阵列基板及其制备方法、显示面板 - Google Patents

阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN113299761A
CN113299761A CN202110518047.7A CN202110518047A CN113299761A CN 113299761 A CN113299761 A CN 113299761A CN 202110518047 A CN202110518047 A CN 202110518047A CN 113299761 A CN113299761 A CN 113299761A
Authority
CN
China
Prior art keywords
electrode
layer
active
metal layer
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110518047.7A
Other languages
English (en)
Inventor
卢马才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110518047.7A priority Critical patent/CN113299761A/zh
Priority to US17/419,772 priority patent/US20220392926A1/en
Priority to PCT/CN2021/094586 priority patent/WO2022236856A1/zh
Publication of CN113299761A publication Critical patent/CN113299761A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供一种阵列基板及其制备方法、显示面板；该阵列基板通过将第一电极和第二电极分别设置在有源层的上下两侧，将栅极设置在子有源图案之间，形成垂直结构的薄膜晶体管，而有源层的沟道长度、即有源层的厚度远小于水平结构时有源层的沟道长度，减小了沟道电阻，且由于第一电极和第二电极在垂直方向存在重合部分，减小了薄膜晶体管的沟道宽度，从而减小了薄膜晶体管的面积，降低了薄膜晶体管的阻抗，降低显示面板的功耗。

Description

阵列基板及其制备方法、显示面板
技术领域
本申请涉及显示技术领域，尤其是涉及一种阵列基板及其制备方法、显示面板。
背景技术
显示器件会采用薄膜晶体管进行驱动，但现有薄膜晶体管的面积较大，导致薄膜晶体管的电阻较大，显示器件中的电压损失较大，显示器件的功耗较高。而由于显示器件中存在多个像素，每个像素存在多个薄膜晶体管，进一步增大显示器件的功耗。
所以，现有显示器件存在薄膜晶体管的阻抗较大，导致显示器件的功耗较高的技术问题。
发明内容
本申请实施例提供一种阵列基板及其制备方法、显示面板，用以缓解现有显示器件存在薄膜晶体管的阻抗较大，导致显示器件的功耗较高的技术问题。
本申请实施例提供一种阵列基板，该阵列基板包括：
衬底；
第一金属层，设置于所述衬底一侧，所述第一金属层形成有第一电极；
有源层，设置于所述第一金属层远离所述衬底的一侧，所述有源层形成有多个有源图案，所述有源图案形成有多个子有源图案；
第二金属层，设置于所述有源层远离所述第一金属层的一侧，所述第二金属层形成有第二电极；其中，所述第一电极与所述有源层连接，所述第二电极与所述有源层连接，且所述第一电极在所述有源层上的投影，与所述第二电极在所述有源层上的投影存在重合部分，所述阵列基板还包括栅极，所述栅极设置于所述子有源图案之间，且所述栅极与所述有源层绝缘设置。
在一些实施例中，所述第二金属层形成有多个第二电极，至少一个所述第二电极包括多个第二子电极，所述多个第二子电极分别通过各连接端连接形成各所述第二电极，所述第二子电极与所述子有源图案对应接触设置。
在一些实施例中，所述阵列基板还包括栅极绝缘层，所述栅极绝缘层设置于所述第二金属层远离所述有源层的一侧，且所述栅极绝缘层填充至所述第二子电极之间，且所述栅极绝缘层填充至所述子有源图案之间。
在一些实施例中，所述阵列基板还包括栅极层，所述栅极层设置于所述栅极绝缘层远离所述第二金属层的一侧，所述栅极设置于所述栅极层，且所述栅极填充至所述栅极绝缘层之间。
在一些实施例中，所述第一电极在所述衬底上的投影面积大于所述第二电极在所述衬底上的投影面积。
在一些实施例中，所述阵列基板还包括：
钝化层，设置于所述第二金属层远离所述有源层的一侧，所述钝化层形成有过孔；
像素电极层，设置于所述钝化层远离所述第二金属层的一侧；
其中，所述像素电极层穿过所述过孔与所述第一电极连接。
在一些实施例中，所述阵列基板还包括栅极层，所述栅极层设置于第一金属层远离所述有源层的一侧。
在一些实施例中，所述第一金属层形成有多个第一电极，至少一个所述第一电极包括多个第一子电极，所述多个第一子电极分别通过各连接端连接形成各所述第一电极。
在一些实施例中，所述第一金属层形成有遮光图案，所述遮光图案与所述第一电极绝缘设置。
在一些实施例中，所述第二电极在所述衬底上的投影面积大于所述第一电极在所述衬底上的投影面积。
同时，本申请实施例提供一种阵列基板制备方法，该阵列基板制备方法包括：
提供衬底；
在所述衬底上形成第一金属层，并图案化所述第一金属层形成第一电极；
在所述第一金属层上形成有源层；
在所述有源层上形成第二金属层；
在所述第二金属层上形成光阻，并刻蚀所述第二金属层形成第二电极，刻蚀所述有源层形成有源图案，并剥离所述光阻；所述第二电极包括多个第二子电极，所述有源图案包括多个子有源图案，所述第一电极在所述有源层的上的投影，与所述第二电极在所述有源层上的投影重合；
在所述第二金属层上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极层，并图案化所述栅极层形成所述栅极；所述栅极设置于所述子有源图案之间，且所述栅极与所述有源层绝缘设置。
同时，本申请实施例提供一种显示面板，该显示面板包括阵列基板，所述阵列基板包括：
衬底；
第一金属层，设置于所述衬底一侧，所述第一金属层形成有第一电极；
有源层，设置于所述第一金属层远离所述衬底的一侧，所述有源层形成有多个有源图案，所述有源图案形成有多个子有源图案；
第二金属层，设置于所述有源层远离所述第一金属层的一侧，所述第二金属层形成有第二电极；其中，所述第一电极与所述有源层连接，所述第二电极与所述有源层连接，且所述第一电极在所述有源层上的投影，与所述第二电极在所述有源层上的投影存在重合部分，所述阵列基板还包括栅极，所述栅极设置于所述子有源图案之间，且所述栅极与所述有源层绝缘设置。
有益效果：本申请提供一种阵列基板及其制备方法、显示面板；该阵列基板包括衬底、第一金属层、有源层和第二金属层，第一金属层设置衬底一侧，第一金属层形成有第一电极，有源层设置于第一金属层远离衬底的一侧，有源层形成有多个有源图案，有源图案形成有多个子有源图案，第二金属层设置于有源层远离第一金属层的一侧，第二金属层形成有第二电极，其中，第一电极与有源层连接，第二电极与有源层连接，且第一电极在有源层上的投影，与第二电极在有源层上的投影存在重合部分，阵列基板还包括栅极，栅极设置于子有源图案之间，且栅极与有源层绝缘设置。本申请通过将第一电极和第二电极分别设置在有源层的上下两侧，将栅极设置在子有源图案之间，形成垂直结构的薄膜晶体管，而有源层的沟道长度、即有源层的厚度远小于水平结构时有源层的沟道长度，减小了沟道电阻，且由于第一电极和第二电极在垂直方向存在重合部分，减小了薄膜晶体管的沟道宽度，从而减小了薄膜晶体管的面积，降低了薄膜晶体管的阻抗，降低显示面板的功耗。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的阵列基板的第一种示意图。
图2为本申请实施例提供的阵列基板的第二种示意图。
图3为本申请实施例提供的阵列基板制备方法的流程图。
图4为本申请实施例提供的阵列基板制备方法中各步骤对应的阵列基板的第一种示意图。
图5为本申请实施例提供的阵列基板制备方法中各步骤对应的阵列基板的第二种示意图。
图6为本申请实施例提供的阵列基板制备方法中各步骤对应的阵列基板的第三种示意图。
图7为本申请实施例提供的显示面板的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例针对现有显示器件存在薄膜晶体管的阻抗较大，导致显示器件的功耗较高的技术问题，提供一种阵列基板及其制备方法、显示面板，用以缓解上述技术问题。
如图1所示，本申请实施例提供一种阵列基板，该阵列基板11包括：
衬底111；
第一金属层112，设置于所述衬底111一侧，所述第一金属层112形成有第一电极；
有源层113，设置于所述第一金属层112远离所述衬底111的一侧，所述有源层113形成有多个有源图案，所述有源图案形成有多个子有源图案；
第二金属层114，设置于所述有源层113远离所述第一金属层112的一侧，所述第二金属层114形成有第二电极；其中，所述第一电极与所述有源层113连接，所述第二电极与所述有源层113连接，且所述第一电极在所述有源层上的投影，与所述第二电极在所述有源层上的投影存在重合部分，所述阵列基板还包括栅极116，所述栅极116设置于所述子有源图案之间，且所述栅极与所述有源层绝缘设置。
本申请实施例提供一种阵列基板，该阵列基板通过将第一电极和第二电极分别设置在有源层的上下两侧，将栅极设置在子有源图案之间，形成垂直结构的薄膜晶体管，而有源层的沟道长度、即有源层的厚度远小于水平结构时有源层的沟道长度，减小了沟道电阻，且由于第一电极和第二电极在垂直方向存在重合部分，减小了薄膜晶体管的沟道宽度，从而减小了薄膜晶体管的面积，降低了薄膜晶体管的阻抗，降低显示面板的功耗。
具体的，如图1所示，阵列基板的薄膜晶体管的沟道长度指第一电极和第二电极之间的距离，图1中为有源层的厚度，而有源层的厚度一般为几十纳米，远小于水平结构时薄膜晶体管的沟道长度(4微米至10微米)。
具体的，如图6中的(a)所示，阵列基板的薄膜晶体管的沟道宽度是指在图6中的(a)的左图中的水平方向上，第一电极112的与第二电极114之间的间距，例如沟道宽度为图6中的(a)的左图中的d。
在本申请实施例中，由于第一电极和第二电极的投影存在重合部分，使得薄膜晶体管的沟道的宽度减小，从而降低薄膜晶体管的面积。
在一种实施例中，所述沟道宽度的数值范围为5微米至10微米，但本申请实施例不限于此，本申请实施例中第一电极和第二电极的投影存在重合，使得薄膜晶体管的沟道宽度相较于水平结构的薄膜晶体管的沟道宽度减小，例如沟道宽度为5微米，减小了薄膜晶体管的沟道宽度，减小了薄膜晶体管的面积。
需要说明的是，由于在图1中仅示出了第一金属层中的第一电极的部分，因此在图1中未对第一电极进行标示，在图1中，第一电极为第一金属层112所表示的部分，即第一电极与第一金属层均可以用标号112表示。相应的，在图1中，第二电极为第二金属层114所表示的部分，即第二电极与第二金属层均可以用标号114表示。相应的，在图1中，栅极为栅极层116所表示的部分，即栅极和栅极层均可以用标号116表示。
在本申请实施例中，将有源层设置为多个有源图案，将有源图案设置为多个子有源图案，使得栅极可以设置在子有源图案之间，从而提高栅极的控制能力，且栅极设置在子有源图案之间，增大栅极层的厚度，则可以降低栅极层的阻抗，且栅极层可以对薄膜晶体管进行平坦化，便于后续膜层的形成。
在一种实施例中，所述第二金属层形成有多个第二电极，至少一个所述第二电极包括多个第二子电极，所述多个第二子电极分别通过各连接端连接形成各所述第二电极，所述第二子电极与所述子有源图案对应接触设置。在薄膜晶体管中，通过将有源图案划分为多个子有源图案，则相应的将第二电极划分为多个第二子电极，使第二子电极与子有源图案对应接触设置，从而可以形成欧姆接触区，相应构成薄膜晶体管的欧姆接触区和沟道区，且多个第二子电极通过连接端连接，实现多个第二子电极的电连接，在信号的输入和输出上，保证多个第二子电极的信号组成第二电极的信号，实现单个薄膜晶体管的驱动或者开关功能。
在一种实施例中，所述第二子电极在所述衬底上的投影面积，与所述子有源图案在所述衬底上的投影面积相等。即通过使第二子电极和子有源图案对应设置，避免第二电极与沟道接触，影响薄膜晶体管的性能。
针对有源图案划分为多个子有源图案，第二电极划分为多个子电极，导致沟道区内容易出现金属，导致薄膜晶体管出现短路的问题。在一种实施例中，如图1所示，所述阵列基板11还包括栅极绝缘层115，所述栅极绝缘层115设置于所述第二金属层114远离所述有源层113的一侧，且所述栅极绝缘层115填充至所述第二子电极之间，且所述栅极绝缘层115填充至所述子有源图案之间。通过将栅极绝缘层设置在各子有源图案之间，将栅极绝缘层设置在各第二子电极之间，避免存在金属或者有源材料掉落在沟道区，导致薄膜晶体管出现短路，且栅极绝缘层之间形成在子有源图案之间，无需设置层间绝缘层，降低了显示面板的厚度。
在一种实施例中，如图1所示，所述阵列基板11还包括栅极层116，所述栅极层116设置于所述栅极绝缘层115远离所述第二金属层114的一侧，所述栅极设置于所述栅极层116，且所述栅极填充至所述栅极绝缘层115之间。在设置栅极层时，使栅极对栅极绝缘层之间的空隙进行填充，增大栅极的厚度，则可以降低栅极的阻抗，且栅极层可以对薄膜晶体管进行平坦化，便于后续膜层的形成。
在一种实施例中，所述阵列基板还包括栅极层，所述栅极层设置于所述第一金属层远离所述有源层的一侧。在设置栅极层时，还可以通过将栅极层设置在第一金属层下，此时，将栅极绝缘层设置在栅极层上，以使栅极层和第一金属层绝缘设置。
在一种实施例中，所述第一电极在所述衬底上的投影面积大于所述第二电极在所述衬底上投影面积。在设置第二子电极和子有源图案减小沟道的长度时，可以使第二电极为整块设置，无需设置为多个子电极。
针对第一电极设置在有源层下方，像素电极层需要与第一电极连接。在一种实施例中，如图2所示，所述阵列基板11还包括：
钝化层117，设置于所述第二金属层114远离所述有源层113的一侧，所述钝化层117形成有过孔；
像素电极层118，设置于所述钝化层117远离所述第二金属层114的一侧；
其中，所述像素电极层118穿过所述过孔与所述第一电极连接。在第一电极设置在有源层下方时，考虑到像素电极层与第一电极连接的方式无法连接，则可以使第一电极形成连接端，在对应连接端的区域对各膜层形成过孔，使像素电极层穿过过孔连接至第一电极。
具体的，像素电极层设置在钝化层上，则像素电极层穿过钝化层的过孔连接至第一电极，而在第二电极层和有源层，在第二电极层和有源层形成图案时，第一电极的连接端可以避开第二电极层和有源层的图案设置，则第一电极的连接端可以直接通过钝化层的过孔连接像素电极层。而对于第二电极层上设有其他膜层时，则相应可以在其他膜层上设置过孔，使像素电极层穿过各膜层的过孔连接至第一电极。
在一种实施例中，所述过孔内形成有导电材料，所述导电材料与所述像素电极层和所述第一电极连接。在第一电极设置在有源层下方时，第一电极与像素电极层之间的间距较大，则可以使过孔内设置金属材料，通过金属材料导通第一电极和像素电极，避免像素电极的落差过大导致像素电极出现断裂，显示面板出现显示异常。
具体的，导电材料包括金属材料、氧化铟锡。导电材料的选择以导电性能较好为标准进行选取。
在一种实施例中，所述像素电极层穿过所述过孔与所述第二电极连接。在像素电极层与薄膜晶体管进行连接时，还可以使像素电极层与第二电极连接，相应的可以通过第二电极的连接端与像素电极层进行连接，实现像素电极层与薄膜晶体管的连接。
在一种实施例中，所述第一金属层形成有多个第一电极，至少一个所述第一电极避开多个第一子电极，所述多个第一子电极分别通过各连接端连接形成各所述第一电极，所述第一子电极与所述子有源图案对应设置。在使有源图案划分为多个子有源图案时，相应的将第一电极划分为多个第一子电极，使第一子电极与子有源图案对应设置，则可以形成欧姆接触区和沟道区，且多个第一子电极通过连接端连接，实现多个第二子电极的电连接，在信号的输入和输出上，实现多个第二子电极的信号组成第二电极的信号，实现单个薄膜晶体管的驱动或者开关功能。
在一种实施例中，所述第一金属层形成有遮光图案，所述遮光图案与所述第一电极绝缘设置。在设置第一电极时，还可以使第一电极与遮光图案同层设置，则可以降低显示面板的厚度。
在一种实施例中，所述第二电极在所述衬底上的投影面积大于所述第一电极在所述衬底上的投影面积。
在一种实施例中，所述阵列基板还包括数据线，所述数据线设置于所述第一金属层。在设置数据线时，可以将数据线设置在第一金属层，相应的数据线可以通过过孔与驱动芯片连接。但本申请实施例不限于此，还可以将数据线设置于第二金属层。
在一种实施例中，所述第一电极为源极，所述第二电极为漏极；或者所述第一电极为漏极，所述第二电极为源极。在本申请中，不限制第一电极和第二电极的极性，以第一电极和第二电极分别为源漏极为准，相应的，像素电极层的设置，以及数据线等走线的设置位置根据第一电极和第二电极的极线进行设置。
在一种实施例中，所述第一金属层的材料包括钼、钼铝叠层、钼铜叠层、钼钛合金与铜的叠层、钼钛合金/铜/钼钛合金、钛铝钛叠层、钛铜钛叠层、钼/铜/氧化铟锌叠层、氧化铟锌/铜/氧化铟锌叠层、钼/铜/氧化铟锡叠层、镍/铜/镍叠层、钼钛镍合金/铜/钼钛镍合金叠层、钼镍合金/铜/钼镍合金、镍铬合金/铜/镍铬合金、镍钛合金/铜/镍钛合金、钛铬合金/铜/钛铬合金、铜铌合金。
在一种实施例中，所述有源层的材料包括非晶硅、晶体硅、多晶硅、氧化物，氧化物包括铟镓锌氧化物。
在一种实施例中，所述第二金属层的材料包括钼、钼铝叠层、钼铜叠层、钼钛合金与铜的叠层、钼钛合金/铜/钼钛合金、钛铝钛叠层、钛铜钛叠层、钼/铜/氧化铟锌叠层、氧化铟锌/铜/氧化铟锌叠层、钼/铜/氧化铟锡叠层、镍/铜/镍叠层、钼钛镍合金/铜/钼钛镍合金叠层、钼镍合金/铜/钼镍合金、镍铬合金/铜/镍铬合金、镍钛合金/铜/镍钛合金、钛铬合金/铜/钛铬合金、铜铌合金。
在一种实施例中，所述栅极绝缘层的材料包括氧化铪、氧化钽、氧化铝、氮化硅、氧化硅。
在一种实施例中，所述栅极层的材料包括钼、钼铝叠层、钼铜叠层、钼钛合金与铜的叠层、钼钛合金/铜/钼钛合金、钛铝钛叠层、钛铜钛叠层、钼/铜/氧化铟锌叠层、氧化铟锌/铜/氧化铟锌叠层、钼/铜/氧化铟锡叠层、镍/铜/镍叠层、钼钛镍合金/铜/钼钛镍合金叠层、钼镍合金/铜/钼镍合金、镍铬合金/铜/镍铬合金、镍钛合金/铜/镍钛合金、钛铬合金/铜/钛铬合金、铜铌合金。
如图3所示，本申请实施例提供一种阵列基板制备方法，该阵列基板制备方法包括：
S1，提供衬底；阵列基板的结构如图4中的(a)所示；
S2，在所述衬底上形成第一金属层，并图案化所述第一金属层形成第一电极；阵列基板的结构如图4中的(a)所示，图4中的(a)的左图为第一电极的俯视图；
S3，在所述第一金属层上形成有源层；阵列基板的结构如图4中的(b)所示；
S4，在所述有源层上形成第二金属层；阵列基板的结构如图4中的(b)所示；
S5，在所述第二金属层上形成光阻，并刻蚀所述第二金属层形成第二电极，刻蚀所述有源层形成有源图案，并剥离所述光阻；所述第二电极包括多个第二子电极，所述有源图案包括多个子有源图案，所述第一电极在所述有源层的上的投影，与所述第二电极在所述有源层上的投影重合；
S6，在所述第二金属层上形成栅极绝缘层；阵列基板的结构如图6中的(a)所示；
S7，在所述栅极绝缘层上形成栅极层，并图案化所述栅极层形成所述栅极；所述栅极设置于所述子有源图案之间，且所述栅极与所述有源层绝缘设置；阵列基板的结构如图6中的(b)所示，图6中的(b)的左图为第一电极、第二电极和栅极的透视图。
本申请实施例提供一种阵列基板制备方法，该阵列基板制备方法制备的阵列基板通过将第一电极和第二电极分别设置在有源层的上下两侧，将栅极设置在子有源图案之间，形成垂直结构的薄膜晶体管，而有源层的沟道长度、即有源层的厚度远小于水平结构时有源层的沟道长度，减小了沟道电阻，且由于第一电极和第二电极在垂直方向存在重合部分，减小了薄膜晶体管的沟道宽度，从而减小了薄膜晶体管的面积，降低了薄膜晶体管的阻抗，降低显示面板的功耗。
需要说明的是，在图4、图5和图6中，左图为阵列基板的各膜层的俯视图或者透视图，右图为阵列基板的各膜层的截面图。
在一种实施例中，在所述第二金属层上形成光阻，并刻蚀所述第二金属层形成第二电极，刻蚀所述有源层形成有源图案，并剥离所述光阻；所述第二电极包括多个第二子电极，所述有源图案包括多个子有源图案的步骤中；
在第二金属层114上形成光阻41，阵列基板的结构如图4中的(b)所示，然后刻蚀第二金属层114形成第二电极，阵列基板的结构如图4中的(c)所示，然后刻蚀所述有源层113形成有源图案，阵列基板的结构如图5中的(a)所示，然后剥离光阻，阵列基板的结构如图5中的(b)所示。
在本申请实施例提供的阵列基板制备方法中，减少了掩模版的数量，减少工艺流程，提高了阵列基板的制备效率。
同时，如图7所示，本申请实施例提供一种显示面板，该显示面板包括：
衬底111；
第一金属层112，设置于所述衬底111一侧，所述第一金属层112形成有第一电极；
有源层113，设置于所述第一金属层112远离所述衬底111的一侧，所述有源层113形成有多个有源图案，所述有源图案形成有多个子有源图案；
第二金属层114，设置于所述有源层113远离所述第一金属层112的一侧，所述第二金属层114形成有第二电极；
栅极绝缘层115，设置于所述第二金属层114远离所述有源层113的一侧；
栅极层116，设置于所述栅极绝缘层115远离所述第二金属层114的一侧；
钝化层117，设置于所述栅极层116远离所述栅极绝缘层的一侧；
像素电极层118，设置于所述钝化层117远离所述栅极层116的一侧；
像素定义层121，设置于所述像素电极层118远离所述钝化层117的一侧；
发光层122，设置于所述像素定义层121远离所述像素电极层118的一侧；
公共电极层123，设置于所述发光层122远离所述像素电极层118的一侧；
封装层124，设置于所述公共电极层123远离所述发光层122的一侧；
其中，所述第一电极与所述有源层113连接，所述第二电极与所述有源层113连接，且所述第一电极在所述有源层上的投影，与所述第二电极在所述有源层上的投影存在重合部分，所述阵列基板还包括栅极116，所述栅极116设置于所述子有源图案之间，且所述栅极与所述有源层绝缘设置。
本申请实施例提供一种显示面板，该显示面板通过将第一电极和第二电极分别设置在有源层的上下两侧，将栅极设置在子有源图案之间，形成垂直结构的薄膜晶体管，而有源层的沟道长度、即有源层的厚度远小于水平结构时有源层的沟道长度，减小了沟道电阻，且由于第一电极和第二电极在垂直方向存在重合部分，减小了薄膜晶体管的沟道宽度，从而减小了薄膜晶体管的面积，降低了薄膜晶体管的阻抗，降低显示面板的功耗。
在一种实施例中，所述显示面板包括OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板。
在一种实施例中，所述显示面板包括液晶显示面板，相应的，液晶显示面板包括本申请实施例提供的阵列基板，与所述阵列基板相对设置的彩膜基板，以及设置于所述阵列基板和所述彩膜基板之间的液晶层。
在一种实施例中，在所述显示面板中，所述第二金属层形成有多个第二电极，至少一个所述第二电极包括多个第二子电极，所述多个第二子电极分别通过各连接端连接形成各所述第二电极，所述第二子电极与所述子有源图案对应接触设置。
在一种实施例中，在所述显示面板中，所述阵列基板还包括栅极绝缘层，所述栅极绝缘层设置于所述第二金属层远离所述有源层的一侧，且所述栅极绝缘层填充至所述第二子电极之间，且所述栅极绝缘层填充至所述子有源图案之间。
在一种实施例中，在所述显示面板中，所述阵列基板还包括栅极层，所述栅极层设置于所述栅极绝缘层远离所述第二金属层的一侧，所述栅极设置于所述栅极层，且所述栅极填充至所述栅极绝缘层之间。
在一种实施例中，在所述显示面板中，所述第一电极在所述衬底上的投影面积大于所述第二电极在所述衬底上的投影面积。
在一种实施例中，在所述显示面板中，所述阵列基板还包括：
钝化层，设置于所述第二金属层远离所述有源层的一侧，所述钝化层形成有过孔；
像素电极层，设置于所述钝化层远离所述第二金属层的一侧；
其中，所述像素电极层穿过所述过孔与所述第一电极连接。
在一种实施例中，在所述显示面板中，所述阵列基板还包括栅极层，所述栅极层设置于所述第一金属层远离所述有源层的一侧。
在一种实施例中，在所述显示面板中，所述第一金属层形成有多个第一电极，至少一个所述第一电极包括多个第一子电极，所述多个第一子电极分别通过各连接端连接形成各所述第一电极。
在一种实施例中，在所述显示面板中，所述第一金属层形成有遮光图案，所述遮光图案与所述第一电极绝缘设置。
根据上述实施例可知：
本申请实施例提供一种阵列基板及其制备方法、显示面板；该阵列基板包括衬底、第一金属层、有源层和第二金属层，第一金属层设置衬底一侧，第一金属层形成有第一电极，有源层设置于第一金属层远离衬底的一侧，有源层形成有多个有源图案，有源图案形成有多个子有源图案，第二金属层设置于有源层远离第一金属层的一侧，第二金属层形成有第二电极，其中，第一电极与有源层连接，第二电极与有源层连接，且第一电极在有源层上的投影，与第二电极在有源层上的投影存在重合部分，阵列基板还包括栅极，栅极设置于子有源图案之间，且栅极与有源层绝缘设置。本申请通过将第一电极和第二电极分别设置在有源层的上下两侧，将栅极设置在子有源图案之间，形成垂直结构的薄膜晶体管，而有源层的沟道长度、即有源层的厚度远小于水平结构时有源层的沟道长度，减小了沟道电阻，且由于第一电极和第二电极在垂直方向存在重合部分，减小了薄膜晶体管的沟道宽度，从而减小了薄膜晶体管的面积，降低了薄膜晶体管的阻抗，降低显示面板的功耗。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板及其制备方法、显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (12)

1.一种阵列基板，其特征在于，包括：
衬底；
第一金属层，设置于所述衬底一侧，所述第一金属层形成有第一电极；
有源层，设置于所述第一金属层远离所述衬底的一侧，所述有源层形成有多个有源图案，所述有源图案形成有多个子有源图案；
第二金属层，设置于所述有源层远离所述第一金属层的一侧，所述第二金属层形成有第二电极；其中，所述第一电极与所述有源层连接，所述第二电极与所述有源层连接，且所述第一电极在所述有源层上的投影，与所述第二电极在所述有源层上的投影存在重合部分，所述阵列基板还包括栅极，所述栅极设置于所述子有源图案之间，且所述栅极与所述有源层绝缘设置。
2.如权利要求1所述的阵列基板，其特征在于，所述第二金属层形成有多个第二电极，至少一个所述第二电极包括多个第二子电极，所述多个第二子电极分别通过各连接端连接形成各所述第二电极，所述第二子电极与所述子有源图案对应接触设置。
3.如权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括栅极绝缘层，所述栅极绝缘层设置于所述第二金属层远离所述有源层的一侧，且所述栅极绝缘层填充至所述第二子电极之间，且所述栅极绝缘层填充至所述子有源图案之间。
4.如权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括栅极层，所述栅极层设置于所述栅极绝缘层远离所述第二金属层的一侧，所述栅极设置于所述栅极层，且所述栅极填充至所述栅极绝缘层之间。
5.如权利要求2所述的阵列基板，其特征在于，所述第一电极在所述衬底上的投影面积大于所述第二电极在所述衬底上的投影面积。
6.如权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括：
钝化层，设置于所述第二金属层远离所述有源层的一侧，所述钝化层形成有过孔；
像素电极层，设置于所述钝化层远离所述第二金属层的一侧；
其中，所述像素电极层穿过所述过孔与所述第一电极连接。
7.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括栅极层，所述栅极层设置于第一金属层远离所述有源层的一侧。
8.如权利要求1所述阵列基板，其特征在于，所述第一金属层形成有多个第一电极，至少一个所述第一电极包括多个第一子电极，所述多个第一子电极分别通过各连接端连接形成各所述第一电极。
9.如权利要求1所述的阵列基板，其特征在于，所述第一金属层形成有遮光图案，所述遮光图案与所述第一电极绝缘设置。
10.如权利要求1所述的阵列基板，其特征在于，所述第二电极在所述衬底上的投影面积大于所述第一电极在所述衬底上的投影面积。
11.一种阵列基板制备方法，其特征在于，包括：
提供衬底；
在所述衬底上形成第一金属层，并图案化所述第一金属层形成第一电极；
在所述第一金属层上形成有源层；
在所述有源层上形成第二金属层；
在所述第二金属层上形成光阻，并刻蚀所述第二金属层形成第二电极，刻蚀所述有源层形成有源图案，并剥离所述光阻；所述第二电极包括多个第二子电极，所述有源图案包括多个子有源图案，所述第一电极在所述有源层的上的投影，与所述第二电极在所述有源层上的投影重合；
在所述第二金属层上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极层，并图案化所述栅极层形成所述栅极；所述栅极设置于所述子有源图案之间，且所述栅极与所述有源层绝缘设置。
12.一种显示面板，其特征在于，包括阵列基板，所述阵列基板包括：
衬底；
第一金属层，设置于所述衬底一侧，所述第一金属层形成有第一电极；
有源层，设置于所述第一金属层远离所述衬底的一侧，所述有源层形成有多个有源图案，所述有源图案形成有多个子有源图案；
第二金属层，设置于所述有源层远离所述第一金属层的一侧，所述第二金属层形成有第二电极；其中，所述第一电极与所述有源层连接，所述第二电极与所述有源层连接，且所述第一电极在所述有源层上的投影，与所述第二电极在所述有源层上的投影存在重合部分，所述阵列基板还包括栅极，所述栅极设置于所述子有源图案之间，且所述栅极与所述有源层绝缘设置。
CN202110518047.7A 2021-05-12 2021-05-12 阵列基板及其制备方法、显示面板 Pending CN113299761A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110518047.7A CN113299761A (zh) 2021-05-12 2021-05-12 阵列基板及其制备方法、显示面板
US17/419,772 US20220392926A1 (en) 2021-05-12 2021-05-19 Array substrate, manufacturing method thereof, and display panel
PCT/CN2021/094586 WO2022236856A1 (zh) 2021-05-12 2021-05-19 阵列基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110518047.7A CN113299761A (zh) 2021-05-12 2021-05-12 阵列基板及其制备方法、显示面板

Publications (1)

Publication Number Publication Date
CN113299761A true CN113299761A (zh) 2021-08-24

Family

ID=77321657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110518047.7A Pending CN113299761A (zh) 2021-05-12 2021-05-12 阵列基板及其制备方法、显示面板

Country Status (3)

Country Link
US (1) US20220392926A1 (zh)
CN (1) CN113299761A (zh)
WO (1) WO2022236856A1 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1708864A (zh) * 2002-10-29 2005-12-14 哈恩-迈特纳研究所柏林有限公司 场效应晶体管及其制造方法
CN101542715A (zh) * 2007-05-30 2009-09-23 日本优尼山帝斯电子股份有限公司 半导体装置
CN101939828A (zh) * 2007-12-05 2011-01-05 日本优尼山帝斯电子株式会社 半导体器件
CN103022150A (zh) * 2012-12-25 2013-04-03 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
US20160336461A1 (en) * 2015-05-15 2016-11-17 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and method for fabricating the same, display device
CN106684103A (zh) * 2017-02-28 2017-05-17 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN107180876A (zh) * 2017-07-04 2017-09-19 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN110729360A (zh) * 2019-10-25 2020-01-24 中国科学院微电子研究所 一种纳米管器件及其制造方法
CN111095567A (zh) * 2017-08-31 2020-05-01 美光科技公司 半导体装置、混合晶体管和相关方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546077B (zh) * 2008-03-26 2010-12-08 北京京东方光电科技有限公司 薄膜晶体管液晶显示器像素结构及制作方法
US9653563B2 (en) * 2014-04-18 2017-05-16 Taiwan Semiconductor Manufacturing Company Limited Connection structure for vertical gate all around (VGAA) devices on semiconductor on insulator (SOI) substrate
US9620607B2 (en) * 2014-12-04 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Gate all around device structure and Fin field effect transistor (FinFET) device structure
US10418464B2 (en) * 2015-06-12 2019-09-17 Intel Corporation Techniques for forming transistors on the same die with varied channel materials
CN112420784A (zh) * 2020-11-05 2021-02-26 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法与显示面板
CN112490254B (zh) * 2020-12-03 2022-10-04 Tcl华星光电技术有限公司 一种阵列基板、显示面板及其制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1708864A (zh) * 2002-10-29 2005-12-14 哈恩-迈特纳研究所柏林有限公司 场效应晶体管及其制造方法
CN101542715A (zh) * 2007-05-30 2009-09-23 日本优尼山帝斯电子股份有限公司 半导体装置
CN101939828A (zh) * 2007-12-05 2011-01-05 日本优尼山帝斯电子株式会社 半导体器件
CN103022150A (zh) * 2012-12-25 2013-04-03 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
US20160336461A1 (en) * 2015-05-15 2016-11-17 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and method for fabricating the same, display device
CN106684103A (zh) * 2017-02-28 2017-05-17 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN107180876A (zh) * 2017-07-04 2017-09-19 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN111095567A (zh) * 2017-08-31 2020-05-01 美光科技公司 半导体装置、混合晶体管和相关方法
CN110729360A (zh) * 2019-10-25 2020-01-24 中国科学院微电子研究所 一种纳米管器件及其制造方法

Also Published As

Publication number Publication date
WO2022236856A1 (zh) 2022-11-17
US20220392926A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
US10797124B2 (en) Organic light emitting display substrate and manufacturing method thereof
KR101314787B1 (ko) 어레이 기판
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
KR100600848B1 (ko) 평판표시장치 및 그 제조방법
CN102916016A (zh) 薄膜晶体管阵列面板及其制造方法
JP2011258912A (ja) 有機発光表示装置およびその製造方法
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
CN111668242A (zh) Oled显示面板及其制备方法
KR20110051784A (ko) 어레이 기판
CN110289270B (zh) 阵列基板及其制造方法、显示装置
KR20110010275A (ko) 어레이 기판 및 이의 제조방법
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
CN110783490A (zh) 显示面板及其制备方法
CN104733470A (zh) 一种平板显示装置及其制备方法
US9177971B2 (en) Thin film transistor array panel and method for manufacturing the same
US20230157089A1 (en) Display Apparatus
US20080048191A1 (en) Organic light emitting display device and method of fabricating the same
KR20170045423A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
KR20020085197A (ko) 액정표시장치 및 그 제조방법
CN113299761A (zh) 阵列基板及其制备方法、显示面板
CN115275046A (zh) 显示面板和电子终端
KR20100123535A (ko) 어레이 기판의 제조방법
KR102090458B1 (ko) 어레이 기판 및 이의 제조방법
KR101265330B1 (ko) 박막트랜지스터 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination