CN105206608B - 一种双管芯的沟渠式mosfet加工方法 - Google Patents
一种双管芯的沟渠式mosfet加工方法 Download PDFInfo
- Publication number
- CN105206608B CN105206608B CN201510683826.7A CN201510683826A CN105206608B CN 105206608 B CN105206608 B CN 105206608B CN 201510683826 A CN201510683826 A CN 201510683826A CN 105206608 B CN105206608 B CN 105206608B
- Authority
- CN
- China
- Prior art keywords
- groove
- layer
- body layer
- type mosfet
- dual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种双管芯的沟渠式MOSFET加工方法，其中双管芯的沟渠式MOSFET包括N+衬底层，N+衬底层上设置有N‑外延层，N‑外延层的中间和两侧分别设置有P‑body层，P‑body层的左右两侧分别设置有第一沟槽和第二沟槽，第一沟槽和第二沟槽之间为不连续的P‑body层，第一沟槽和第二沟槽贯穿P‑body层，第一沟槽和第二沟槽内设置有多晶硅结构，第一沟槽左侧的P‑body层的上部设置有第一漏极区。本发明将两个MOSFET各自独立的Ring结构合并为一个Ring结构，在不影响产品性能的前提下，达到减少单颗MOS的面积，增加单片有效管芯数，降低成本的优点。
Description
技术领域
本发明涉及晶体管领域，尤其涉及一种双管芯的沟渠式MOSFET加工方法。
背景技术
现有的一个低压Trench(沟渠式的)MOSFET产品由两部分组成，中心区域的Cell区(原胞区)和四周的Ring区(耐压区)，Cell区主要起电流导通的作用，Ring区主要是提高产品击穿电压的作用，Cell区是器件导通时候的电流通路，而cell区周围一圈Ring区域的作用是提高器件的横向击穿电压的作用。
某些低压沟渠式MOSFET产品为了降低封装成本，通常需要将两个沟渠式MOSFET管封装在一起，且这两颗MOSFET是可以单独控制的，因此低压沟渠式MOSFET在设计布局时，通常就会将两颗MOS管并排放置在一起，作为一个整体，称之为Dual Die(双管芯MOSFET)。但是现有的技术，只是简单的将两个沟渠式MOSFET管拼接在一起，作为一个整体模块封装.实现MOS管独立工作，如图1所示。这种简单的设计布局，优点是连接简单，缺点是面积没有最优化。
发明内容
本发明要解决的技术问题，在于提供一种双管芯的沟渠式MOSFET及其加工方法，解决现有双管芯的沟渠式MOSFET面积大的问题。
本发明是这样实现的：一种双管芯的沟渠式MOSFET，包括N+衬底层，N+衬底层上设置有N-外延层，N-外延层的中间和两侧分别设置有P-body层，P-body层的左右两侧分别设置有第一沟槽和第二沟槽，第一沟槽和第二沟槽之间为不连续的P-body层，第一沟槽和第二沟槽贯穿P-body层，第一沟槽和第二沟槽内设置有多晶硅结构，第一沟槽左侧的P-body层的上部设置有第一漏极区，第二沟槽右侧的P-body层的上部设置有第二漏极区，P-body层、第一沟槽和第二沟槽上设置有介质层，介质层上左右两侧分别设置有第一金属层和第二金属层，第一金属层穿过介质层与第一漏极区连接，第二金属层穿过介质层与第二漏极区连接。
进一步地，第一沟槽的数量为多个，第二沟槽的数量为多个。
以及本发明还提供一种双管芯的沟渠式MOSFET的加工方法，包括如下步骤：
在N+衬底层上的N-外延层的左右两侧分别蚀刻出第一沟槽和第二沟槽；
生产栅氧，沉积多晶硅结构到第一沟槽和第二沟槽内；
在N-外延层的中间和两侧除第一沟槽和第二沟槽外的区域进行B+元素注入，形成P-body层；
在第一沟槽左侧的P-body层和第二沟槽右侧的P-body层进行N+注入，形成分别在左右侧的第一漏极区和第二漏极区；
在P-body层上沉积介质，孔刻蚀，以及金属沉积并部分刻蚀，形成与第一漏极区连接的第一金属层和与第二漏极区连接的第二金属层。
进一步地，步骤“沉积多晶硅结构到第一沟槽和第二沟槽内”还包括如下步骤：
刻蚀N-外延层表面的多晶硅，仅在第一沟槽和第二沟槽内留下多晶硅结构。
进一步地，步骤“生产栅氧”包括生产厚度在500-800埃的栅氧，埃为10的负十次方米。
本发明具有如下优点：将两个MOSFET各自独立的Ring结构，在两个MOSFET相连处，通过优化设计，将两个独立的Ring结构合并为一个Ring结构，在不影响产品性能的前提下，达到减少单颗MOS的面积，增加单片有效管芯数，降低成本的优点。
附图说明
图1为现有双管芯的沟渠式MOSFET的表面结构示意图；
图2为本发明的沟渠式MOSFET的纵剖面的结构示意图；
图3为本发明双管芯的沟渠式MOSFET的表面结构示意图；
图4为本发明的沟渠式MOSFET的第一加工过程纵剖面的结构示意图；
图5为本发明的沟渠式MOSFET的第二加工过程纵剖面的结构示意图；
图6为本发明的沟渠式MOSFET的第三加工过程纵剖面的结构示意图。
具体实施方式
为详细说明本发明的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。
请参阅图2到图6，本发明提供一种双管芯的沟渠式MOSFET，其中MOSFET为金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)。包括N+衬底层1，N+衬底层1上设置有N-外延层2，N-外延层的中间和两侧分别设置有P-body层7。P-body层可以有可以由P-body层N-外延层通过B+注入形成。P-body层7的左右两侧分别设置有第一沟槽3(Trench)和第二沟槽4，第一沟槽和第二沟槽之间为不连续的P-body层，即中间的P-body层与两侧的P-body层中间具有N-外延层的部分。第一沟槽和第二沟槽贯穿P-body层，第一沟槽和第二沟槽内设置有多晶硅(Poly)结构，包括左侧的多晶硅结构5和右侧的多晶硅结构6。第一沟槽左侧的P-body层的上部设置有第一漏极区8，漏极区可以在P-body层上进行N+注入后得到。第二沟槽右侧的P-body层的上部设置有第二漏极区9，P-body层、第一沟槽和第二沟槽上设置有介质层10，介质层上左右两侧分别设置有第一金属层(Metal层)11和第二金属层12，第一金属层穿过介质层与第一漏极区连接，第二金属层穿过介质层与第二漏极区连接。
本发明的双管芯的沟渠式MOSFET在第一金属层11和第二金属层12减少了金属块，使得沟渠式MOSFET的左右两侧更加靠近，面积更小，而不影响性能，降低了成本。从表面结构上看，本发明的沟渠式MOSFET形成了如图3的结构，将两个MOSFET各自独立的Ring结构，通过结构优化，使得两个Ring区共用一个Ring结构，从而使得两个Ring区更加靠近，双管芯的沟渠式MOSFET的面积更小。
本发明并不限定第一沟槽和第二沟槽，优选的，第一沟槽的数量为多个，第二沟槽的数量为多个，可以实现更好的性能。
以及本发明还提供一种双管芯的沟渠式MOSFET的加工方法，本方法可以用于生产沟渠式MOSFET，本方法的加工基材可以是由在下的N+衬底层和在上的N-外延层组成的基材。本方法包括如下步骤：首先在N+衬底层1上的N-外延层2的左右两侧分别蚀刻出第一沟槽3和第二沟槽4，可以通过光刻的方式进行蚀刻，加工结果如图4所示。
我们通常定义一个沟渠式MOSFET的Ring为最边缘的沟槽的中心到产品边缘的距离。对N型20V的沟渠式MOSFET一个Ring的尺寸约9um-24um，因此通常双MOSFET的连接处的距离，即Cell1最外面的沟槽中心到Cell2最外面的沟槽中心的距离通常在18-48um。
而后如图5所示，生产栅氧，沉积多晶硅结构到第一沟槽和第二沟槽内；形成左侧的多晶硅结构5和右侧的多晶硅结构6，多晶硅结构应该在沟槽内，不应溢出沟槽。
以及在N-外延层的中间和两侧除第一沟槽和第二沟槽外的区域进行B+元素注入，形成P-body层7，这样第一沟槽和第二沟槽之间的P-body层7即是连续的。区域的遮挡可以通过光刻胶阻挡。同时P-body层的层厚度应该小于第一沟槽和第二沟槽的深度，使得第一沟槽和第二沟槽可以贯穿P-body层。并在第一沟槽左侧的P-body层和第二沟槽右侧的P-body层进行N+注入，形成分别在左右侧的第一漏极(Drain)区8和第二漏极区9，如图6所示。
最后在P-body层上沉积介质10，对介质进行孔刻蚀，以及金属沉积并部分刻蚀，形成与第一漏极区连接的第一金属层11和与第二漏极区连接的第二金属层12。即可形成如图2所示的双管芯的沟渠式MOSFET。通常本发明的双管芯的沟渠式MOSFET的连接处的距离仅需要9-24um，相对于现有的18-48um，大大减小了面积，同时能够保证产品性能不变。
为了避免多晶硅结构溢出沟槽，步骤“沉积多晶硅结构到第一沟槽和第二沟槽内”还包括如下步骤：刻蚀N-外延层表面的多晶硅，仅在第一沟槽和第二沟槽内留下多晶硅结构，使得多晶硅结构处在沟槽内部。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括……”或“包含……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的要素。
以上所述仅为本发明的实施例，并非因此限制本发明的专利保护范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (3)
1.一种双管芯的沟渠式MOSFET的加工方法，其特征在于，包括如下步骤：
在N+衬底层上的N-外延层的左右两侧分别蚀刻出第一沟槽和第二沟槽；
生产栅氧，沉积多晶硅结构到第一沟槽和第二沟槽内；
在N-外延层的中间和两侧除第一沟槽和第二沟槽外的区域进行B+元素注入，形成P-body层；
在第一沟槽左侧的P-body层和第二沟槽右侧的P-body层进行N+注入，形成分别在左右侧的第一漏极区和第二漏极区；
在P-body层上沉积介质，孔刻蚀，以及金属沉积并部分刻蚀，形成与第一漏极区连接的第一金属层和与第二漏极区连接的第二金属层。
2.根据权利要求1所述的一种双管芯的沟渠式MOSFET的加工方法，其特征在于，步骤“沉积多晶硅结构到第一沟槽和第二沟槽内”还包括如下步骤：
刻蚀N-外延层表面的多晶硅，仅在第一沟槽和第二沟槽内留下多晶硅结构。
3.根据权利要求1所述的一种双管芯的沟渠式MOSFET的加工方法，其特征在于，步骤“生产栅氧”包括生产厚度在500-800埃的栅氧。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510683826.7A CN105206608B (zh) | 2015-10-20 | 2015-10-20 | 一种双管芯的沟渠式mosfet加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510683826.7A CN105206608B (zh) | 2015-10-20 | 2015-10-20 | 一种双管芯的沟渠式mosfet加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105206608A CN105206608A (zh) | 2015-12-30 |
| CN105206608B true CN105206608B (zh) | 2016-09-28 |
Family
ID=54954182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510683826.7A Active CN105206608B (zh) | 2015-10-20 | 2015-10-20 | 一种双管芯的沟渠式mosfet加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105206608B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110071107B (zh) * | 2019-06-24 | 2019-10-15 | 南京华瑞微集成电路有限公司 | 一种终端沟槽结构的双管芯器件及其制作方法 |
| CN110211957B (zh) * | 2019-06-24 | 2024-06-11 | 南京华瑞微集成电路有限公司 | 一种双管芯器件及其制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5468982A (en) * | 1994-06-03 | 1995-11-21 | Siliconix Incorporated | Trenched DMOS transistor with channel block at cell trench corners |
| US6163052A (en) * | 1997-04-04 | 2000-12-19 | Advanced Micro Devices, Inc. | Trench-gated vertical combination JFET and MOSFET devices |
| JP4097417B2 (ja) * | 2001-10-26 | 2008-06-11 | 株式会社ルネサステクノロジ | 半導体装置 |
| US8154073B2 (en) * | 2006-07-14 | 2012-04-10 | Denso Corporation | Semiconductor device |
| WO2011087994A2 (en) * | 2010-01-12 | 2011-07-21 | Maxpower Semiconductor Inc. | Devices, components and methods combining trench field plates with immobile electrostatic charge |
| CN203850305U (zh) * | 2014-05-26 | 2014-09-24 | 无锡新洁能股份有限公司 | 具有电流采样功能的沟槽型功率mosfet器件 |
-
2015
- 2015-10-20 CN CN201510683826.7A patent/CN105206608B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN105206608A (zh) | 2015-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105470307B (zh) | 沟槽栅功率晶体管及其制造方法 | |
| TWI804649B (zh) | 絕緣閘極半導體器件及用於製造絕緣閘極半導體器件的區域的方法 | |
| US20180269311A1 (en) | Semiconductor super-junction power device and manufacturing method therefor | |
| CN102237279A (zh) | 用三个或四个掩膜制备的氧化物终止沟槽mosfet | |
| CN102623504B (zh) | 具有终端结构的超结半导体器件及其制造方法 | |
| CN106206322B (zh) | 自对准低压超结mosfet的制造方法 | |
| CN103441148A (zh) | 一种集成肖特基二极管的槽栅vdmos器件 | |
| CN104103694A (zh) | 一种沟槽型绝缘栅场效应晶体管及其制造方法 | |
| CN104952928A (zh) | 一种栅漏电容缓变的超结功率器件及其制造方法 | |
| CN104795445A (zh) | 一种低损耗的超结功率器件及其制造方法 | |
| CN208028068U (zh) | 半导体器件 | |
| CN106129105B (zh) | 沟槽栅功率mosfet及制造方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN107170688B (zh) | 一种沟槽型功率器件及其制作方法 | |
| CN104617045B (zh) | 沟槽栅功率器件的制造方法 | |
| CN105206608B (zh) | 一种双管芯的沟渠式mosfet加工方法 | |
| CN106158927A (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
| CN106876439B (zh) | 超结器件及其制造方法 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN111244177A (zh) | 一种沟槽型mos器件的结构、制作工艺以及电子装置 | |
| CN105206606B (zh) | 双管芯的沟槽式mosfet及其加工方法 | |
| CN106847923B (zh) | 超结器件及其制造方法 | |
| CN108063159A (zh) | 半导体功率器件的终端结构、半导体功率器件及其制作方法 | |
| CN107994067A (zh) | 半导体功率器件、半导体功率器件的终端结构及其制作方法 | |
| CN211017082U (zh) | 一种超结型mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 350001 the 22 layer C and D unit of the No. 5 building, F District, Fuzhou Software Park, No. 89, the software avenue of the Drum Tower District, Fuzhou, Fujian Patentee after: FUJIAN FUXIN ELECTRONIC TECHNOLOGY CO., LTD. Address before: 350001 room 28, floor 28, building No. 1, F District, Fuzhou Software Park, No. 89, the software avenue of the Drum Tower District, Fuzhou, Fujian Patentee before: FUJIAN FUXIN ELECTRONIC TECHNOLOGY CO., LTD. |