CN104809074A - 存储器控制设备、信息处理装置和存储器控制方法 - Google Patents

存储器控制设备、信息处理装置和存储器控制方法 Download PDF

Info

Publication number
CN104809074A
CN104809074A CN201510043466.4A CN201510043466A CN104809074A CN 104809074 A CN104809074 A CN 104809074A CN 201510043466 A CN201510043466 A CN 201510043466A CN 104809074 A CN104809074 A CN 104809074A
Authority
CN
China
Prior art keywords
address
memory
access
row address
memory mapped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510043466.4A
Other languages
English (en)
Inventor
松泽裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN104809074A publication Critical patent/CN104809074A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System (AREA)

Abstract

本发明公开一种存储器控制设备、信息处理装置和存储器控制方法。一种存储器控制方法，包括：通过监视用于存储器设备的访问控制的信号来检测满足预定义访问集中条件的行地址；以及改变在访问控制中使用的逻辑地址和物理地址之间的对应关系(存储器映射)，以使与具有检测到的行地址的物理地址相对应的逻辑地址与向多个行地址分配的物理地址相关联。

Description

存储器控制设备、信息处理装置和存储器控制方法
本申请基于并且要求2014年1月28日提交的日本专利申请No.2014-013507的优先权的权益，其全部公开内容通过引用合并于此。
技术领域
本发明涉及一种用于控制对在信息处理装置中的半导体存储器的访问的技术。
背景技术
随着半导体存储器的制造过程的越来越小型化，在诸如动态随机存取存储器(DRAM)的半导体存储器上，访问被集中的字线对相邻字线给出了诸如串扰等的电影响。因此，在连接到相邻字线的存储器单元上出现数据损坏的问题已经变得显著。为了避免该问题，通常已经采取了下面的两种措施。第一措施是缩短刷新周期。第二措施是使得存储器控制器发出对集中访问时受影响的相邻行地址的刷新。
在PTL 1中公开了与上述问题相关的技术。在PTL 1的技术中，当在多个存储介质上分配地址时，监视每个地址的访问频率，以检测其访问频率超过预定义的的频率阈值的地址。在PTL 1的技术中，对检测到的地址的存储介质的分配被改变为比已经被分配的存储介质更快地访问得另一存储介质的分配。
[引用列表]
[专利文献]
PTL 1：日本专利申请特开公布：No.2011-164669
PTL 2：日本专利申请特开公布：No.2010-198219
发明内容
[技术问题]
然而，可以设想，在未来的半导体存储器的制造过程中的进一步的小型化引起了对相邻字线的更显著的影响，并且因此，数据损坏变得更可能发生。因此，在上述传统措施和在PTL 1中公开的技术中存在下述问题。
在缩短刷新周期的传统措施的情况下，由于在制造过程中的进一步的小型化而需要实现进一步的缩短。在该情况下，频繁的刷新引起了出现功耗增加的问题。而且，因为在执行刷新期间中断了诸如读取、写入等的存储器访问，所以频繁刷新引起了出现访问性能的降低的另一问题。
在发出对于相邻行地址的刷新操作的传统措施的情况下，对于任何行地址的频繁访问集中引起了对于其相邻行地址的频繁刷新。结果，引起了诸如在功耗上的增加和访问性能上的降低的问题。
如在PTL1中所述，如果分配到集中访问的地址的存储介质被改变可以提供更快访问的另一存储介质，则能够避免访问集中。然而，PTL 1没有公开如何避免访问集中，并且当无法识别提供更快访问的另一存储介质时，避免在相邻行地址处的数据损坏的问题。
因此，进行本发明以解决上述问题，并且本发明的目的在于提供一种在不引起在半导体存储器上的功耗的增大和访问性能的降低的情况下增强存储的数据的可靠性的技术。
[对问题的解决方案]
根据本发明的存储器控制设备，包括：访问控制单元，所述访问控制单元被配置为根据在逻辑地址和物理地址之间的对应关系(存储器映射)来控制从主机设备对存储器设备的访问；访问集中检测单元，所述访问集中检测单元被配置为通过监视从访问控制单元对存储器设备的信号来检测满足预定义访问集中条件的行地址；以及存储器映射改变单元，所述存储器映射改变单元被配置为改变存储器映射，以使与包括由所述访问集中检测单元检测到的行地址的物理地址相对应的逻辑地址与向多个行地址分配的物理地址相关联。
根据本发明的信息处理装置，包括：根据权利要求1所述的存储器控制设备；存储器设备；以及主机设备。
根据本发明的存储器控制方法，包括：通过监视用于存储器设备的访问控制的信号来检测满足预定义访问集中条件的行地址；以及改变在访问控制中使用的逻辑地址和物理地址之间的对应关系(存储器映射)，以使与具有检测到的行地址的物理地址相对应的逻辑地址与向多个行地址分配的物理地址相关联。
根据本发明的用于存储器控制程序的非瞬时计算机可读介质，使得计算机执行，包括：通过监视用于存储器设备的访问控制的信号来检测满足预定义访问集中条件的行地址；以及改变在访问控制中使用的逻辑地址和物理地址之间的对应关系(存储器映射)，以使与具有检测到的行地址的物理地址相对应的逻辑地址与向多个行地址分配的物理地址相关联。
[本发明的有益效果]
本发明提供了提供一种在不引起在半导体存储器上的功耗的增大和访问性能的降低的情况下增强存储的数据的可靠性的技术。
附图说明
图1是图示作为本发明的示例性实施例的信息处理装置的配置的框图；
图2是本发明的示例性实施例的存储器控制设备的硬件配置图；
图3是图示作为本发明的示例性实施例的存储器控制设备的操作的流程图；
图4是图示本发明的示例性实施例的存储器映射改变的具体示例的图；以及
图5是图示本发明的示例性实施例的存储器映射改变的另一具体示例的图。
具体实施方式
下面参考附图来详细描述本发明的示例性实施例。
图1图示了作为本发明的示例性实施例的信息处理装置1的配置。
在图1中，信息处理装置1包括存储器控制设备10、存储器设备20和主机设备30。存储器控制设备10包括访问控制单元11、访问集中检测单元12和存储器映射改变单元13。主机设备30被配置有CPU(中央处理单元)，该CPU在通过使用逻辑地址访问存储器设备20的同时控制信息处理装置1的总体操作。存储器设备20例如被配置有易失性半导体存储器，诸如DRAM(随机存取存储器)，并且包括由物理地址标识的存储器单元，该物理地址由行地址和列地址构成。
如在图2中的硬件配置图中所示，存储器控制设备10可配置有处理器1001、内置存储器1002、主机接口1003和存储器接口1004。在该情况下，访问控制单元11被配置有主机接口1003、存储器接口1004和处理器1001，处理器1001读入存储在内置存储器1002中的计算机程序和数据，并且执行该计算机程序。访问集中检测单元12和存储器映射改变单元13被配置有处理器1001，该处理器1001读入存储在内置存储器1002中的计算机程序和数据，并且执行该计算机程序。存储器控制设备10的硬件配置不限于上述配置。
访问控制单元11通过参考在逻辑地址和物理地址之间的对应关系(以下称为存储器映射)来控制对存储器设备20的访问。存储器映射例如被存储在内置存储器1002中。例如，当访问控制单元11经由主机接口1003从主机设备30接收到对存储器设备20的读取指令时，访问控制单元11通过参考存储器映射来将目标逻辑地址转换为物理地址。然后，访问控制单元11经由存储器接口1004向存储器设备20传送指示要读取的物理地址的信号和指令读取操作的信号。然后，访问控制单元11从存储器设备20接收存储在目标物理地址中的数据，并且向主机设备30返回响应。当访问控制单元11例如经由主机接口1003从主机设备30接收对于存储器设备20的写入指令和目标数据时，访问控制单元11通过参考存储器映射来将目标逻辑地址转换为物理地址。然后，访问控制单元11经由存储器接口1004向存储器设备20传送用于指示要写入的物理地址的信号、指令写入操作的信号和目标数据。
访问集中检测单元12通过监视从访问控制单元11到存储器设备20的信号来检测满足预定义访问集中条件的行地址。例如，访问集中检测单元12可以计数对每个行地址的访问次数，每个行地址由包括在从访问控制单元11到存储器设备20的信号中的物理地址构成，并且访问集中检测单元12检测其访问次数值超过阈值的行地址。用于检测访问被集中的行地址的各种公知技术还可以适用于访问集中检测单元12。
存储器映射改变单元13改变存储器映射，以使与具有由访问集中检测单元12检测到的行地址的每个物理地址相对应的逻辑地址与向多个行地址分配的物理地址之一相关联。
例如，存储器映射改变单元13可以改变存储器映射，以使已经与具有检测到的行地址的物理地址相对应的逻辑地址与具有相同列地址的物理地址中的一个相关联。具有相同的列地址的物理地址具有不同的行地址。通过这样的改变，已经与具有检测到访问集中的行地址的多个物理地址相关联的逻辑地址由此被分配到具有不同的行地址多个物理地址。
为了相对于检测其访问集中的行地址应用上述存储器映射的改变，还变得有必要改变用于已经与物理地址相关联的逻辑地址的映射，在该改变之后，目标逻辑地址要与该物理地址相关联。因此，存储器映射改变单元13可以改变存储器映射，使得相对于存储器映射中的每个行地址，使与具有该行地址的物理地址相关联的逻辑地址与具有对应于该行地址的列地址的物理地址相关联。如果在存储器设备20中的字线的数目和位线的数目相同，则存储器映射改变单元13仅有必要改变存储器映射，以调换与逻辑地址相关联的物理地址的行地址和列地址。
图3图示了如上所述配置的信息处理装置1的存储器控制设备10的操作。
首先，访问集中检测单元12检测满足预定义访问集中条件的行地址(在步骤S1中的是)。
接下来，存储器映射改变单元13改变存储器映射，以使已经与具有检测到的行地址的物理地址相关联的逻辑地址与向多个行地址分配的物理地址相关联(步骤S2)。
在步骤S2中的存储器映射中的改变使得存储器控制设备10将在在改变之前的物理地址的存储器单元中所存储的数据适当地移动到在改变之后的物理地址的存储器单元，该改变之前的物理地址已经与改变了分配的逻辑地址相关联。
这结束了信息处理装置1的操作的描述。
接下来，将参考图4描述存储器映射的改变的具体示例。在该具体示例中，假定存储器设备20在8条字线(行地址a至h)和8条位线(列地址1至8)的交点处具有8×8个存储器单元。假定主机设备30使用逻辑地址A1至H8。
图4图示了改变之前的存储器映射401和改变之后的存储器映射402。存储器映射401和402指示使在行地址的每行和列地址的每列的交点处的单元中所示的逻辑地址与由该行地址和该列地址构成的物理地址相关联。例如，在存储器映射401中，逻辑地址A1与由行地址a和列地址1指定的物理地址a1相关联。
假定在应用上述存储器映射401时，访问集中在逻辑地址E2和E5处。
因此，访问集中检测单元12检测行地址e满足预定义访问集中条件(步骤S1)。
在该情况下，可能在与访问集中的行地址e相邻的行地址d和f处出现数据损坏。
在该示例中，因为字线的数目和位线的数目是相同的数目8，所以存储器映射改变单元13执行改变以在存储器映射中交换行和列(步骤S2)。
具体地，存储器映射改变单元13将存储器映射401改变为存储器映射402。换句话说，在该示例中，已经与其每一个具有在存储器映射401中的行地址a至h之一的物理地址相关联的逻辑地址与其每一个具有存储器映射402中的列地址1至8之一的物理地址相关联。以该方式，已经与检测到其访问集中的行地址e(即，物理地址e1至e8)相关联的逻辑地址E1至E8的关联被改变为与列地址5(即，物理地址a5、b5、…、h5)的关联。
结果，即使在逻辑地址E2和E5处的访问集中继续，这样的访问也在应用存储器映射2之后也被分配给行地址b和e。由于该访问分配而导致行地址b和e变得无法满足访问集中条件。通过该操作，引起数据损坏的相邻行地址消失，使得避免数据损坏。
接下来，将描述本发明的示例性实施例的有益效果。
根据本发明的示例性实施例的信息处理装置的存储器控制设备使得能够在不引起功耗的增大和访问性能的降低的情况下，增强半导体存储器上的存储的数据的可靠性。
这是因为访问集中检测单元通过监视对于向存储器设备的信号的访问来检测到满足预定义访问集中条件的行地址，并且存储器映射改变单元改变存储器映射，以使与具有检测到的行地址的物理地址相对应的逻辑地址与向多个行地址分配的物理地址相关联。
通过该配置，在该示例性实施例中，当存储器访问集中在特定字线上时，改变存储器映射使得访问被分配给多条字线。在该示例性实施例中，虽然存储器访问的模式取决于在***上运行的应用，但是即使访问以存储器访问的任何模式集中在任何字线上，也能够避免对任何字线的永久集中访问。结果，在该示例性实施例中，能够抑制对相邻字线的影响，并且增强存储的数据的可靠性。而且，在该示例性实施例中，因为没有必要更频繁地执行刷新动作以增强存储的数据的可靠性，所以既不引起访问性能上的降低，也不引起功耗上的增加。
在本发明的上述示例性实施例中，存储器映射改变单元仅需要将与具有检测到的行地址的物理地址相对应的逻辑地址分配给多个行地址；而不必向完全不同的行地址分配逻辑地址。例如，当在存储器设备中的字线的数目和位线的数目不同时，存储器映射改变单元可以如图5中所示将存储器映射501改变为存储器映射502。通过这样的改变，与具有检测到其访问集中的行地址的物理地址相对应的逻辑地址可以不被分配到完全不同的行地址，而是被分配到多个行地址。例如，假定在逻辑地址E2和E5处的访问集中引起行地址e的检测。在该情况下，通过执行在图5中的改变，向行地址a和d分配对逻辑地址E2和E5的访问。
存储器映射改变单元13可以不限于上述方法地使用用于向多个行地址分配与具有检测到访问集中的行地址的物理地址相对应的逻辑地址，以执行存储器映射的改变。
虽然在本发明的上述示例性实施例中主要描述了DRAM用于存储器设备的情况，但是该存储器设备的组件不限于DRAM，而是可以是其他类型的半导体存储器。
本发明可以被实现为使得参考在本发明的上述示例性实施例中的流程图所描述的存储器控制设备的操作作为本发明的计算机程序被记录在存储介质中，并且处理器读出和执行计算机程序。在这样的情况下，以计算机程序的代码或包含该计算机程序的存储介质来配置本发明。
本发明不限于上述示例性实施例，而是可以在各种实施例中被实现。
附图标记列表
1   信息处理装置
10  存储器控制设备
20  存储器设备
30  主机设备
11       访问控制单元
12       访问集中检测单元
13       存储器映射改变单元
1001     处理器
1002     内置存储器
1003     主机接口
1004     存储器接口
401和501       改变之前的存储器映射
402和503       改变之后的存储器映射

Claims (5)

1.一种存储器控制设备，包括：
访问控制单元，所述访问控制单元被配置为根据在逻辑地址和物理地址之间的对应关系(存储器映射)来控制从主机设备对存储器设备的访问；
访问集中检测单元，所述访问集中检测单元被配置为通过监视从所述访问控制单元到所述存储器设备的信号来检测满足预定义访问集中条件的行地址；以及
存储器映射改变单元，所述存储器映射改变单元被配置为改变所述存储器映射，以使与包括由所述访问集中检测单元所检测到的所述行地址的物理地址相对应的逻辑地址与向多个行地址分配的物理地址相关联。
2.根据权利要求1所述的存储器控制设备，
其中，所述存储器映射改变单元通过下述来改变所述存储器映射：使与具有由所述访问集中检测单元所检测到的所述行地址的物理地址相对应的逻辑地址与具有相同的列地址的物理地址相关联。
3.根据权利要求2所述的存储器控制设备，
其中，所述存储器映射改变单元通过下述来改变所述存储器映射：相对于在所述存储器映射中的每个行地址，使与具有所述行地址的物理地址相对应的逻辑地址与具有与所述行地址相对应的列地址的物理地址相关联。
4.一种信息处理装置，包括：
根据权利要求1所述的存储器控制设备；
所述存储器设备；以及
所述主机设备。
5.一种存储器控制方法，包括：
通过监视用于存储器设备的访问控制的信号来检测满足预定义访问集中条件的行地址；以及
改变在所述访问控制中使用的逻辑地址和物理地址之间的对应关系(存储器映射)，以使与具有检测到的行地址的物理地址相对应的逻辑地址与向多个行地址分配的物理地址相关联。
CN201510043466.4A 2014-01-28 2015-01-28 存储器控制设备、信息处理装置和存储器控制方法 Pending CN104809074A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014013507A JP5751354B1 (ja) 2014-01-28 2014-01-28 メモリ制御装置、情報処理装置、メモリ制御方法、および、コンピュータ・プログラム
JP2014-013507 2014-01-28

Publications (1)

Publication Number Publication Date
CN104809074A true CN104809074A (zh) 2015-07-29

Family

ID=53638029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510043466.4A Pending CN104809074A (zh) 2014-01-28 2015-01-28 存储器控制设备、信息处理装置和存储器控制方法

Country Status (3)

Country Link
US (1) US20150212742A1 (zh)
JP (1) JP5751354B1 (zh)
CN (1) CN104809074A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111352857A (zh) * 2018-12-21 2020-06-30 爱思开海力士有限公司 存储器***及其操作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9940455B2 (en) * 2015-02-25 2018-04-10 International Business Machines Corporation Programming code execution management
JP6779821B2 (ja) * 2017-03-24 2020-11-04 キオクシア株式会社 メモリシステム及びデータの読み出し方法
KR102358563B1 (ko) 2018-05-09 2022-02-04 삼성전자주식회사 로우 해머 핸들링과 함께 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US11335405B2 (en) 2018-12-17 2022-05-17 Samsung Electronics Co., Ltd. Nonvolatile memory device and operation method thereof
KR20200075184A (ko) 2018-12-17 2020-06-26 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008287803A (ja) * 2007-05-17 2008-11-27 Elpida Memory Inc 半導体記憶装置、半導体記憶装置の制御装置、および半導体記憶装置のアドレス制御方法
JP2011164669A (ja) * 2010-02-04 2011-08-25 Nec Corp メモリアクセス制御システムおよびメモリアクセス制御方法
US20120311228A1 (en) * 2011-06-03 2012-12-06 Advanced Micro Devices, Inc. Method and apparatus for performing memory wear-leveling using passive variable resistive memory write counters
JP2013114644A (ja) * 2011-12-01 2013-06-10 Fujitsu Ltd メモリモジュールおよび半導体記憶装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111192A (en) * 1989-12-20 1992-05-05 Xerox Corporation Method to rotate a bitmap image 90 degrees
NL1019546C2 (nl) * 2001-12-12 2003-06-19 Double Bw Systems B V Werkwijze voor het adresseren van een geheugen.
US8074011B2 (en) * 2006-12-06 2011-12-06 Fusion-Io, Inc. Apparatus, system, and method for storage space recovery after reaching a read count limit
US8533562B2 (en) * 2007-09-12 2013-09-10 Sandisk Technologies Inc. Data protection after possible write abort or erase abort
US20090190409A1 (en) * 2008-01-28 2009-07-30 Rok Dittrich Integrated Circuit, Cell Arrangement, Method for Operating an Integrated Circuit and for Operating a Cell Arrangement, Memory Module
KR20110014923A (ko) * 2009-08-06 2011-02-14 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR20110018157A (ko) * 2009-08-17 2011-02-23 삼성전자주식회사 플래시 메모리 장치의 액세스 방법
JP2011107851A (ja) * 2009-11-13 2011-06-02 Toshiba Corp メモリシステム
US8990538B2 (en) * 2010-11-05 2015-03-24 Microsoft Corporation Managing memory with limited write cycles in heterogeneous memory systems
CN102841852B (zh) * 2011-06-24 2015-06-17 华为技术有限公司 磨损均衡方法、存储装置及信息***
US9158672B1 (en) * 2011-10-17 2015-10-13 Rambus Inc. Dynamic deterministic address translation for shuffled memory spaces
US20130097403A1 (en) * 2011-10-18 2013-04-18 Rambus Inc. Address Mapping in Memory Systems
US9236110B2 (en) * 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9146846B2 (en) * 2012-09-14 2015-09-29 Advanced Micro Devices, Inc. Programmable physical address mapping for memory
US20140085995A1 (en) * 2012-09-25 2014-03-27 Zvika Greenfield Method, apparatus and system for determining a count of accesses to a row of memory
KR102015906B1 (ko) * 2012-11-12 2019-08-29 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 읽기 방법
US9406362B2 (en) * 2013-06-17 2016-08-02 Micron Technology, Inc. Memory tile access and selection patterns
US9934143B2 (en) * 2013-09-26 2018-04-03 Intel Corporation Mapping a physical address differently to different memory devices in a group

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008287803A (ja) * 2007-05-17 2008-11-27 Elpida Memory Inc 半導体記憶装置、半導体記憶装置の制御装置、および半導体記憶装置のアドレス制御方法
JP2011164669A (ja) * 2010-02-04 2011-08-25 Nec Corp メモリアクセス制御システムおよびメモリアクセス制御方法
US20120311228A1 (en) * 2011-06-03 2012-12-06 Advanced Micro Devices, Inc. Method and apparatus for performing memory wear-leveling using passive variable resistive memory write counters
JP2013114644A (ja) * 2011-12-01 2013-06-10 Fujitsu Ltd メモリモジュールおよび半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111352857A (zh) * 2018-12-21 2020-06-30 爱思开海力士有限公司 存储器***及其操作方法
CN111352857B (zh) * 2018-12-21 2023-04-14 爱思开海力士有限公司 存储器***及其操作方法

Also Published As

Publication number Publication date
JP2015141517A (ja) 2015-08-03
JP5751354B1 (ja) 2015-07-22
US20150212742A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
CN104809074A (zh) 存储器控制设备、信息处理装置和存储器控制方法
US9836415B2 (en) Buffer device, method and apparatus for controlling access to internal memory
JP5983665B2 (ja) アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法
US9129672B2 (en) Semiconductor device and operating method thereof
US20150347038A1 (en) Apparatuses and methods for performing wear leveling operations
CN101369240A (zh) 用于在信息处理***中管理存储错误的***和方法
CN104484250A (zh) 快速通道互联总线的压力测试方法和压力测试装置
US20180342283A1 (en) Memory device performing care operation for disturbed row and operating method thereof
US9009548B2 (en) Memory testing of three dimensional (3D) stacked memory
KR20090127689A (ko) 메모리 테스트 디바이스 및 메모리 테스트 방법
US20160103615A1 (en) Apparatuses and methods including selectively providing a single or separate chip select signals
US9489276B2 (en) Implementing enhanced wear leveling in 3D flash memories
CN103902419A (zh) 一种缓存测试方法及装置
CN104809031A (zh) 操作存储器的方法及存储器装置
JP2009187314A (ja) 二重化コントローラ・システム、ｃｐｕモジュール、そのプログラム
US20090287957A1 (en) Method for controlling a memory module and memory control unit
US20230017826A1 (en) Semiconductor memory, refresh method and electronic device
CN105103138A (zh) 用于实时应用的嵌入式存储器管理方案
US9489255B2 (en) Dynamic array masking
US20160292090A1 (en) Data processing system capable of controlling peripheral devices using group identification information and control method thereof
CN110780803A (zh) 改进主机总线适配器后面的sata存储装置上的读取性能
KR20200089336A (ko) 수 개의 어레이에 의해 저장된 데이터 값 간의 정합 결정
KR20190134293A (ko) 머신 러닝 장치 및 이를 이용한 머신 러닝 시스템
US20210365316A1 (en) Memory chip with per row activation count having error correction code protection
CN105224346B (zh) 目标函数定位方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150729