CN104796003B - 用于反激式pwm变换器dcm模式的输出电流计算电路 - Google Patents
用于反激式pwm变换器dcm模式的输出电流计算电路 Download PDFInfo
- Publication number
- CN104796003B CN104796003B CN201510223999.0A CN201510223999A CN104796003B CN 104796003 B CN104796003 B CN 104796003B CN 201510223999 A CN201510223999 A CN 201510223999A CN 104796003 B CN104796003 B CN 104796003B
- Authority
- CN
- China
- Prior art keywords
- circuit
- switch
- current
- pmos transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005070 sampling Methods 0.000 claims abstract description 50
- 238000004364 calculation method Methods 0.000 claims abstract description 40
- 238000001514 detection method Methods 0.000 claims abstract description 36
- 239000003990 capacitor Substances 0.000 claims description 52
- 101150110971 CIN7 gene Proteins 0.000 claims description 6
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims description 6
- 101150110298 INV1 gene Proteins 0.000 claims description 6
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 6
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 4
- 230000001939 inductive effect Effects 0.000 abstract description 7
- 230000005284 excitation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000004088 simulation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 2
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012084 conversion product Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000002370 liquid polymer infiltration Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
本发明公开了一种用于反激式PWM变换器DCM模式下输出电流的计算电路,主要解决现有反激式PWM变换器输出电流误差较大的问题,其包括:时序电路(1)、峰值检测电路(2)和电流计算电路(3),时序电路(1)为峰值检测电路(2)和电流计算电路(3)提供控制时序;峰值检测电路(2)为计算电路(3)提供采样到的变换器初级侧电感电流的峰值信息;电流计算电路(3),通过对变换器次级侧电感放电时间和变换器初级侧电感峰值电流的计算,输出与反激式变换器的输出电流呈线性关系的电压量。本发明减少电路的功耗与面积,能实现对芯片的输出电流的检测,可用于电源类模拟集成电路的设计。
Description
技术领域
本发明属于电子电路技术领域,特别涉及一种输出电流计算电路,可用于电源类模拟集成电路的设计。
背景技术
反激式变换器以其简单、节能、输出范围广等优点已经在众多电源转换产品中得到了应用。传统的反激式变换器采用次级侧控制技术,但是近年来,初级侧控制技术以其面积小、成本低、效率高等优点已经成为反激式变换器的主要控制方式。反激式变换器的调制方式也有多种,通常有脉冲宽度调制PWM,脉冲频率调制PFM以及混合调制PWM-PFM。其中,PWM控制方式简单有效,尤其在低功率输出200W以下优势巨大,应用最多。反激式变换器的工作状态有连续导通模式CCM和不连续导通模式DCM,其中连续导通模式由于产生零点的不确定性使电路补偿困难,应用很少,不连续导通模式以其更佳的调整方式而得到广泛应用。
初级侧控制反激式变换器的应用如LED驱动、电池充电器等都需要恒流控制,近年来有人提出了许多恒流控制的方法,但均没有提出具体实现输出电流计算的电路,而其中实现输出电流的检测与计算对于恒流控制至关重要。
图1所示为初级侧控制反激式变换器的基本工作电路,其工作时的电路主要波形如图2所示,其中Gate为功率管驱动电压,Ids初级侧电感上的电流,ID为流过整流管DR的电流,VA为辅助电感两端电压。这种传统初级侧控制反激式变换器的恒流电路的简要工作原理如下:功率管打开后,输入电压加在初级侧电感两端,初级侧电感上的电流从零开始线性上升至最大值Ipk,表示为其中,Vin是输入电压,Lm是初级侧电感值,Ton为功率管的导通时间。功率管打开时能量存储在初级侧电感,功率管关断后,初级侧电感的能量反激至次级侧电感,并使整流管DR导通,次级侧电感电流由峰值ID-pk线性减小为零,此时,次级侧电感中能量全部输出。由能量守恒定律可以得出:从而得出输出电流IO,表示为其中,LP是次级侧电感值,f为功率管的打开频率,VO是输出电压,IO是输出电流,电感LP是已知量,初级侧电感电流每次达到的最大值Ipk是固定的,只要保持恒定就实现了输出电流IO恒定。这种传统恒流电路虽然利用了能量守恒定律,但却忽略了变换器及电路中其他器件消耗的能量,因此变换器的输出电流IO误差较大。
发明内容
本发明的目的在于针对上述现有技术的不足,提供一种用于反激式PWM变换器DCM模式的输出电流计算电路,能实现对芯片的输出电流的检测,以提高输出电流IO的准确度,减少电路的功耗与面积。
本发明的技术思路是:通过芯片电流检测引脚CS,获得初级侧电感电流峰值的采样电压VCSM,通过对初级侧电感电流峰值的采样电压VCSM和次级侧电感放电时间Td的计算,得到能线性表示输出电流的电压量VOUT。
根据以上技术思路,给出以下两种技术方案:
技术方案一:
一种用于反激式变换器的输出电流计算电路,包括:时序电路,峰值检测电路和计算电路,时序电路为峰值检测电路和计算电路提供控制时序;峰值检测电路为计算电路提供初级侧电感电流采样电压峰值VCSM;计算电路通过对次级侧电感放电时间Td和初级侧电感电流采样电压峰值VCSM的计算,输出与反激式变换器的输出电流呈线性关系的电压量VOUT,其特征在于:
所述计算电路,包括第二开关S2、第四开关S4、第二NMOS管MN2、电阻R1、第三POMS管MP3、第四PMOS管MP4、第五开关S5、第二电容C2、第三NMOS管MN3和运算放大器OP;运算放大器OP,其负端通过第二开关S2分别与第二NMOS管MN2的源极和电阻R1相连接,其输出端通过第四开关S4接第二NMOS管MN2的栅极;第二NMOS管MN2,其漏极分别与第三PMOS管MP3的栅极、第四PMOS管MP4的栅极和第三PMOS管MP3的漏极相连接;第四PMOS管MP4的漏极通过第五开关S5与第二电容C2和第三NMOS管MN3的漏极相连接;第三NMOS管MN3,其栅极接采样信号C,其源极接地;
第二NMOS管MN2与运算放大器OP组成负反馈结构,以使电阻R1上电压和第一电容C1上的电感电流峰值采样电压VCSM相等;第三POMS管MP3和第四PMOS管MP4组成电流镜结构,用于将电流镜输入的电流I1按1∶1的比例镜像输出,流入第二电容C2进行积分运算,输出与反激式变换器的输出电流呈线性关系的电压量VOUT。
技术方案二:
一种用于反激式变换器的输出电流计算电路,包括:时序电路,峰值检测电路和计算电路,时序电路为峰值检测电路和计算电路提供控制时序;峰值检测电路为计算电路提供初级侧电感电流采样电压的峰值VCSM;计算电路通过对次级侧电感放电时间Td和初级侧电感电流采样电压峰值VCSM的计算,输出与反激式变换器的输出电流呈线性关系的电压量VOUT,
其特征在于:电流计算电路,包括第二开关S2、第四开关S4、第五开关S5、第一三极管Q1、第二三极管Q2、第三三极管Q3、电阻R1、第二电容C2、第三NMOS管MN3和运算放大器OP;
所述运算放大器OP,其负端通过第二开关S2分别与三极管Q1的发射极和电阻R1相连接,其输出端通过第四开关S4接三极管Q1的基极;
所述三极管Q1,其集电极分别与第二三极管Q2基极、第三三极管Q3基极和第二三极管Q2的集电极相连接;
所述第三三极管Q3,其集电极通过第五开关S5与第二电容C2和第三NMOS管MN3的漏极相连接,其发射极接电源VDD;
所述第三NMOS管MN3,其栅极接采样信号C,其源极接地;
第一三极管Q1与运算放大器OP组成负反馈结构,使电阻R1上电压和第一电容C1上的电感电流峰值采样电压VCSM相等;第二三极管Q2和第三三极管Q3组成电流镜结构,用于将电流镜输入的电流I1按1∶1的比例镜像输出,流入第二电容C2进行积分运算,输出与反激式变换器的输出电流呈线性关系的电压量VOUT
本发明与现有技术相比具有以下优点:
1)本发明由于在计算电路中采用第二NMOS管MN2和运算放大器OP组成负反馈结构,将采样电压峰值加在电阻R1上,能精确地产生与初级侧电感峰值电流采样电压VCSM呈线性关系的电流I1;同时由于采用第三POMS管MP3和第四PMOS管MP4组成电流镜结构,将电流镜输入的电流I1按1∶1的比例镜像输出,流入第二电容C2进行积分运算,能够准确地将输出电流转化为与反激式变换器的输出电流呈线性关系的电压量VOUT,提高了输出电流IO的准确度,实现对芯片的精确恒流控制。
2)本发明由于在峰值检测电路和计算电路中使用同一个运算放大器OP,节省了芯片的功耗和面积。
附图说明
图1为现有初级侧控制反激式变换器基本工作原理图;
图2为现有初级侧控制反激式变换器工作波形图;
图3为本发明整体结构框图;
图4为本发明中的时序控制电路原理图;
图5为本发明第一实施例中峰值电流检测与输出电流计算电路原理图;
图6为本发明第二实施例中峰值电流检测与输出电流计算电路原理图;
图7为本发明的应用实例电路原理图;
图8为本发明的应用仿真结果图。
具体实施方式
以下参照附图对本发明作详细描述。
实施例1
参照图3,本实施包括时序电路1,峰值检测电路2和计算电路3。时序电路1为峰值检测电路2和计算电路3提供控制时序;峰值检测电路2为计算电路3提供初级侧电感电流采样电压峰值VCSM;计算电路3通过对次级侧电感放电时间Td和初级侧电感电流采样电压峰值VCSM的计算,输出与反激式变换器的输出电流呈线性关系的电压量VOUT。
所述时序电路1,其输入端接输入信号G,其输出端分别与峰值检测电路2和计算电路3的输入端相连接;
所述峰值检测电路2,其输入端接初级侧电感电流采样电压VCS,其输出端接计算电路3输入端;
所述计算电路3,其另一输入端接放电时间检测信号T,其输出端输出与反激式变换器的输出电流呈线性关系的电压量VOUT。
参照图4,时序电路1,包括前沿消隐电路LEB、第一非门INV1、第二非门INV2和第一与门AND1;其中,
所述前沿消隐电路LEB,其输入端接输入信号G,其输出端分别与第一非门INV1的输入端和消隐信号D相连接;
所述第一与门AND1,其输入一端接第一非门INV1的输出端,另一端接输入信号G,其输出端分别与第二非门INV2的输入端和控制信号C相连接;第二非门INV2,其输出端接控制信号
参照图5,峰值检测电路2,包括第一NMOS管MN1、第一PMOS管MP1、第二PMOS管MP2、第一电容C1、第一开关S1、第三开关S3和运算放大器OP,其中:
所述第一NMOS管MN1,其栅极接时序电路1产生的消隐信号D,其漏极分别接第一PMOS管MP1的漏极、运算放大器OP的正向输入端和第一电容C1,其源极接地;
所述第三开关S3,其输入端分别与运算放大器OP的输出端和第四开关S4的输入端相连接,其输出端分别与第一PMOS管MP1的栅极、第二PMOS管MP2的栅极和第二PMOS管MP2的漏极相连接,其控制端接时序电路1产生的采样信号C;第一PMOS管MP1和第二PMOS管MP2的源极均接电源VDD;
所述第一开关S1,其输入端接初级侧电感电流采样电压VCS,其控制端接时序电路1产生的采样信号C,其输出端分别与运算放大器OP的负向输入端和第二开关S2输入端相连接。
参照图5,计算电路3,包括第二开关S2、第四开关S4、第二NMOS管MN2、电阻R1、第三POMS管MP3、第四PMOS管MP4、第五开关S5、第一电容C1、第二电容C2、第三NMOS管MN3和运算放大器OP,其中:
所述运算放大器OP,其正端接第一电容C1,其负端通过第二开关S2分别与第二NMOS管MN2的源极和电阻R1相连接,其输出端通过第四开关S4接第二NMOS管MN2的栅极;第四开关S4和第二开关S2的控制端均接时序电路1产生的计算信号第二NMOS管MN2通过第四开关S4和第二开关S2与运算放大器OP组成负反馈结构,以使电阻R1上电压和第一电容C1上的电感电流峰值采样电压VCSM相等;
所述第四PMOS管MP4,其源极接电源VDD,其漏极接第五开关S5的输入端,其栅极分别与第三POMS管MP3的栅极、第三POMS管MP3的漏极和第二NMOS管MN2的漏极相连接;第三POMS管MP3源极接电源VDD;第三POMS管MP3与第四PMOS管MP4组成电流镜结构,用于将电流镜输入的电流I 1按1∶1的比例镜像输出,流入第二电容C2进行积分运算,输出与反激式变换器的输出电流呈线性关系的电压量VOUT;
所述第五开关S5,其控制端接次级电感放电时间检测信号T,其输出端分别与变换器输出电流检测信号VOUT、第三NMOS管MN3的漏极和第二电容C2相连接;
所述第三NMOS管MN3,其源极接地,其漏极接时序电路1产生的采样信号C。
实施例2
本实施例的时序电路1和峰值检测电路2与实施例1相同,其计算电路3采用另一种结构。
参照图6,本实例的计算电路3,包括第二开关S2、第四开关S4、第一三极管Q1、第二三极管Q2、第三三极管Q3、第五开关S5、第二电容C2、第一电容C1、电阻R1、第三NMOS管MN3和运算放大器OP,其中:
所述运算放大器OP,其负端通过第二开关S2分别与第一三极管Q1的发射极和电阻R1相连接,其正端接第一电容C1,其输出端通过第四开关S4接第一三极管Q1的基极;第四开关S4和第二开关S2的控制端均接时序电路1产生的计算信号第一三极管Q1通过第四开关S4和第二开关S2与运算放大器OP组成负反馈结构,以使电阻R1上电压和第一电容C1上的电感电流峰值采样电压VCSM相等;
所述第三三极管Q3,其发射极接电源VDD,其集电极接第五开关S5的输入端,其基极分别与第二三极管Q2的基极、第二三极管Q2的集电极和第三三极管Q3的集电极相连接;第二三极管Q2的发射极接电源VDD;第二三极管Q2和第三三极管Q3组成电流镜结构,用于将电流镜输入的电流I 1按1∶1的比例镜像输出,流入第二电容C2进行积分运算,输出与反激式变换器的输出电流呈线性关系的电压量VOUT;
所述第五开关S5,其控制端接次级电感放电时间检测信号T,其输出端分别与变换器输出电流检测输出信号VOUT、第三NMOS管MN3的漏极和第二电容C2相连接;
所述第三NMOS管MN3,其源极接地,其漏极接时序电路1产生的采样信号C。
本发明的工作原理以实施例1为例描述如下:
参照图7,本发明应用于DCM模式的反激式PWM变换器,对反激式PWM变换器DCM模式的输出电流进行计算。该DCM模式的反激式PWM变换器包括:初级侧电感Lm、次级侧电感Lp、辅助电感Ls、输出电容CO、输出电阻RO、第一分压电阻RS1、第二分压电阻RS2、采样电阻RCS、输入电容Cin、整流桥B1、续流管DR、初级侧控制器和功率管MP,其中,初级侧电感Lm一端分别与整流桥B1的输出端输入电容Cin相连接,另一端接功率管MP的漏极;整流桥B1的输入端接输入电压Vin;功率管MP的栅极接初级侧控制器的引脚Gate,源极分别与采样电阻RCS和初级侧电感电流采样信号VCS相连接;续流管DR的正端接次级侧电感Lp,负端分别与输出电容CO和输出电阻RO相连接;第一分压电阻RS1的一端接辅助电感Ls,另一端分别与第二分压电阻RS2和初级侧控制器的引脚VS相连接。PWM控制器芯片内部包括:本发明的输出电流计算电路、放电时间检测器、误差放大器EA、PWM产生器,其中,放电时间检测器输入端接初级侧控制器的引脚VS,输出端接放电时间检测信号T,该放电时间检测器用于检测放电时间Td,并将放电时间Td输出给计算电路3;该输出电流计算电路,其输入端接初级侧电感电流采样信号VCS、放电时间检测信号T和输入信号G,其输出端输出与反激式变换器的输出电流呈线性关系的电压量VOUT;误差放大器EA,其负端接该电压量VOUT,其正端接基准电压Vref,其输出端接信号COMP,该信号COMP输入PWM产生器,产生输出电流计算电路的输入信号G,同时控制功率管MP的的打开与关闭。本发明中的时序电路1连接反激式PWM变换器的次级侧电感放电信号T,峰值检测电路2接反激式PWM变换器的初级侧电感电流采样信号VCS,计算电路3输出与反激式变换器的输出电流呈线性关系的电压量VOUT。
当功率管MP关闭时,时序电路1的输入信号G为低电平,时序电路1产生的消隐信号D为低电平,采样信号C为低电平,计算信号为高电平;
当功率管MP打开时,时序电路1的输入信号G升为高电平,并送入前沿消隐电路,消隐信号D升为高电平,控制第一NMOS管NM1打开,第一电容C1开始放电,第一电容C1的电压降为0;之后,经过短暂延时,消隐信号D降为低电平时,控制第一NMOS管NM1关断,第一电容C1停止放电,同时采样信号C升为高电平,计算信号C降为低电平;
当采样信号C升为高电平时,控制第一开关S1和第三开关S3打开,第一PMOS管MP1、第二PMOS管MP2、第一电阻R1、第一电容C1、第一开关S1、第三开关S3和运算放大器OP组成负反馈环路,使第一电容C1上电压Vc1与初级侧电感电流采样电压VCS相等;同时通过采样信号C的升高,控制第三NMOS管NM3打开,第二电容C2进行放电,使第二电容C2的电压降到0V;
当功率管MP关闭时,次级电感放电时间检测信号T升为高电平,时序电路1的输入信号G降为低电平,时序电路1使采样信号C降为低电平,计算信号升为高电平;
当采样信号C降为低电平时,控制第一开关S1和第三开关S3关闭,电容C1不再进行充电,其电压VC1保持不变,VC1=VCSM=Ipk×Rcs,其中,RCS为初级侧电感电流采样电阻,IPK为初级侧电感电流最大值;
当计算信号升为高电平时,控制第二开关S2和第四开关S4打开,第二电阻R2、第一电容C1、第二NMOS管NM2和运算放大器OP组成负反馈环路,将电压Vc1加在电阻R1上,产生计算电路3的工作电流I1,I1=VC1/R1,计算电路3的工作电流I1从第二NMOS管MN2的漏极流出,流入到第三PMOS管MP3的漏极;将流入到第三PMOS管MP3漏极的计算电路3的工作电流I1按1∶1的比例镜像,产生计算电路3的充电电流I2,I2=I1;该计算电路3的充电电流I2从第四PMOS管MP4的漏极输出,流入到第二电容C2中,使第二电容C2上的电压VC2从零开始随时间线性增大,直到次级电感放电时间结束,次级电感放电时间检测信号T降为低电平,第五开关S5关闭,第二电容C2上的电压VOUT达到最大值,VOUT=Td×I2/C2,VOUT即为输出电流的计算值,Td为次级电感放电时间,计算电路将此时的VOUT输出给后级电路;
将I1、I2入VOUT可得
由于次级侧电感电流平均值等于输出电流,可得其中IO是PWM变换器的输出电流,T为功率管MP的打开周期,ID-PK是次级侧电感电流的峰值,Np是初级侧电感线圈扎数,Ns为次级侧电感线圈扎数;
将和代入可得:
其中,为一固定值,可见该电压VOUT是与反激式变换器的输出电流IO呈线性关系的电压量。
当要关断电路输出时,时序电路使采样信号C升为高电平,打开第三NMOS管MN3,对第二电容C2放电,第二电容C2的电压降到0V,计算电路输出VOUT降为零,通过逻辑控制功率管MP关断,从而关闭变换器输出电流。
本发明的效果可以通过以下仿真说明:
在温度为25℃的条件下,对图7的反激式变换器进行瞬态仿真,仿真结果如图8所示。
图8中,第一行是初级侧电感电流的采样电压VCS,第二行是初级侧电感电流的采样电压VCS的峰值VCSM,第三行是电流计算电路的计算结果VOUT。
从图8中可以看出,芯片初级侧电感峰值电流变化时,峰值采样能够准确采到峰值电压,电流计算电路能准确计算出反激式变换器的输出电流。
Claims (4)
1.一种用于反激式变换器的输出电流计算电路,包括:时序电路(1),峰值检测电路(2)和计算电路(3),时序电路(1)为峰值检测电路(2)和计算电路(3)提供控制时序;峰值检测电路(2)为计算电路(3)提供初级侧电感电流采样电压的峰值VCSM;计算电路(3)通过对次级侧电感放电时间Td和初级侧电感电流采样电压的峰值VCSM的计算,输出与反激式变换器的输出电流呈线性关系的电压量OUT,其特征在于:
所述计算电路(3),包括第二开关S2、第四开关S4、第二NMOS管MN2、电阻R2、第三PMOS管MP3、第四PMOS管MP4、第五开关S5、第二电容C2、第三NMOS管MN3和运算放大器OP;
运算放大器OP,其正端接第一电阻R1,其负端通过第二开关S2分别与第二NMOS管MN2的源极和电阻R2相连接,其输出端通过第四开关S4接第二NMOS管MN2的栅极;第二NMOS管MN2,其漏极分别与第三PMOS管MP3的栅极、第四PMOS管MP4的栅极和第三PMOS管MP3的漏极相连接;第四PMOS管MP4的漏极通过第五开关S5与第二电容C2和第三NMOS管MN3的漏极相连接;第三NMOS管MN3,其栅极接控制信号charge,其源极接地;第四开关S4和第二开关S2的控制端均接时序电路(1)产生的计算信号电阻R1的一端接运算放大器OP的正端,另一端接电容C1到地,电阻R2通过第二开关S2接运算放大器OP的负端;第二NMOS管MN2通过第四开关S4和第二开关S2与运算放大器OP组成负反馈结构,以使电阻R2上电压与电阻R1和电容C1上的串联电感电流峰值采样电压VCSM相等;
第三PMOS管MP3和第四PMOS管MP4组成电流镜结构,用于将电流镜输入的电流按1∶1的比例镜像输出,流入第二电容C2进行积分运算,输出与反激式变换器的输出电流呈线性关系的电压量OUT。
2.根据权利要求1所述的输出电流计算电路,其特征在于时序电路(1)包括前沿消隐电路LEB、第一非门INV1、第二非门INV2和第一与门AND1;前沿消隐电路LEB,其输入端接输入信号GATE,其输出端分别与第一非门INV1的输入端和消隐信号LEB相连接;第一与门AND1,其输入一端接第一非门INV1的输出端,另一端接输入信号GATE,其输出端接分别与第二非门INV2的输入端和采样信号charge相连接;第二非门INV2,其输出端接计算信号
3.根据权利要求1所述的输出电流计算电路,其特征在于所述峰值检测电路(2),包括第一NMOS管MN1、第一PMOS管MP1、第二PMOS管MP2、第一电容C1、第一开关S1、第三开关S3和运算放大器OP;第一NMOS管MN1,其栅极接消隐信号LEB,其漏极分别与第一PMOS管MP1的漏极、运算放大器OP正端和第一电阻R1相连接;运算放大器OP,其负端通过第一开关S1与初级侧电感电流采样电压VCS相连接,其输出端通过第三开关S3分别与第二PMOS管MP2的栅极、第二PMOS管MP2的漏极和第一PMOS管MP1的栅极相连接。
4.一种用于反激式变换器的输出电流计算电路,包括:时序电路(1),峰值检测电路(2)和计算电路(3),时序电路(1)为峰值检测电路(2)和计算电路(3)提供控制时序;峰值检测电路(2)为计算电路(3)提供初级侧电感电流采样电压的峰值VCSM;计算电路(3)通过对次级侧电感放电时间Td和初级侧电感电流采样电压峰值VCSM的计算,输出与反激式变换器的输出电流呈线性关系的电压量OUT,其特征在于:电流计算电路(3),包括第二开关S2、第四开关S4、第五开关S5、第二NMOS管MN2、第三PMOS管MP3、第四PMOS管MP4、电阻R2、第二电容C2、第三NMOS管MN3和运算放大器OP;
所述运算放大器OP,其负端通过第二开关S2分别与NMOS管MN2的源极和电阻R2相连接,其输出端通过第四开关S4接NMOS管MN2的栅极;
所述NMOS管MN2,其漏极分别与第三PMOS管MP3漏极、第四PMOS管MP4栅极和第三PMOS管MP3栅极相连接;
所述第四PMOS管MP4,其漏极通过第五开关S5与第二电容C2和第三NMOS管MN3的漏极相连接,其源极接电源VDD;
所述第三NMOS管MN3,其栅极接采样信号charge,其源极接地;
电阻R1的一端接运算放大器OP的正端,另一端接电容C1到地,电阻R2通过第二开关S2接运算放大器OP的负端;第二NMOS管MN2与运算放大器OP组成负反馈结构,使电阻R2上电压与电阻R1和电容C1上的串联电感电流采样电压的峰值VCSM相等;第三PMOS管MP3和第四PMOS管MP4组成电流镜结构,用于将电流镜输入的电流按1∶1的比例镜像输出,流入第二电容C2进行积分运算,输出与反激式变换器的输出电流呈线性关系的电压量OUT。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510223999.0A CN104796003B (zh) | 2015-05-05 | 2015-05-05 | 用于反激式pwm变换器dcm模式的输出电流计算电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510223999.0A CN104796003B (zh) | 2015-05-05 | 2015-05-05 | 用于反激式pwm变换器dcm模式的输出电流计算电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104796003A CN104796003A (zh) | 2015-07-22 |
CN104796003B true CN104796003B (zh) | 2017-06-16 |
Family
ID=53560584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510223999.0A Expired - Fee Related CN104796003B (zh) | 2015-05-05 | 2015-05-05 | 用于反激式pwm变换器dcm模式的输出电流计算电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104796003B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106712487A (zh) * | 2017-02-10 | 2017-05-24 | 西华大学 | 一种恒流输出的功率因素校正变换器 |
CN109298223B (zh) * | 2017-07-25 | 2020-10-27 | 上海三思电子工程有限公司 | 一种输出电压检测电路 |
CN110865225B (zh) * | 2019-12-02 | 2021-11-09 | 合肥工业大学 | 一种比例阀电流采集方法、***及电子设备 |
CN111740598B (zh) * | 2020-07-02 | 2022-02-11 | 重庆邮电大学 | 一种应用于pwm dc-dc转换器的低功耗负载电流检测电路 |
CN116667633A (zh) * | 2023-08-01 | 2023-08-29 | 西安矽源半导体有限公司 | 一种混合模式平均电流计算电路及方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101841242A (zh) * | 2010-04-14 | 2010-09-22 | 上海明石光电科技有限公司 | 开关电源及其输出电流的调节方法 |
CN103298215A (zh) * | 2013-06-09 | 2013-09-11 | 浙江大学 | 一种反激式led驱动器的控制电路 |
CN103401420A (zh) * | 2013-07-03 | 2013-11-20 | 西安电子科技大学 | 应用于dc-dc转换器中的自适应导通时间产生电路 |
CN103516223A (zh) * | 2012-06-28 | 2014-01-15 | 三星电机株式会社 | Pwm控制电路、逆向变换器、及psm的控制方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI382636B (zh) * | 2008-06-06 | 2013-01-11 | Richtek Technology Corp | And a control method and a device for controlling the maximum output power of the power supply |
-
2015
- 2015-05-05 CN CN201510223999.0A patent/CN104796003B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101841242A (zh) * | 2010-04-14 | 2010-09-22 | 上海明石光电科技有限公司 | 开关电源及其输出电流的调节方法 |
CN103516223A (zh) * | 2012-06-28 | 2014-01-15 | 三星电机株式会社 | Pwm控制电路、逆向变换器、及psm的控制方法 |
CN103298215A (zh) * | 2013-06-09 | 2013-09-11 | 浙江大学 | 一种反激式led驱动器的控制电路 |
CN103401420A (zh) * | 2013-07-03 | 2013-11-20 | 西安电子科技大学 | 应用于dc-dc转换器中的自适应导通时间产生电路 |
Also Published As
Publication number | Publication date |
---|---|
CN104796003A (zh) | 2015-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104796003B (zh) | 用于反激式pwm变换器dcm模式的输出电流计算电路 | |
CN101841250B (zh) | 一种开关电源控制电路及原边控制的反激式开关电源 | |
CN201159747Y (zh) | 一种用于开关电源的电感电流检测电路 | |
CN101145699B (zh) | 电源***和用于控制输出电压的方法 | |
CN103675426B (zh) | 电感电流过零检测方法及电路以及带该电路的开关电源 | |
CN102118148B (zh) | 一种振荡器 | |
CN202602537U (zh) | 一种开关模式电压变换器及其控制电路 | |
US20090231895A1 (en) | Rectifier circuit | |
CN103580000A (zh) | 开关电源输出过压保护方法及电路及带该电路的开关电源 | |
CN206180848U (zh) | 开关电源及其控制电路 | |
CN101764520B (zh) | 一种大负载电流范围的dc-dc控制电路 | |
CN103138587A (zh) | 开关电源 | |
CN102324843A (zh) | 一种高精度分段式线性斜坡补偿电路 | |
CN106100293B (zh) | 应用于压电整流器的电流检测电路及压电整流器 | |
CN104201915B (zh) | 应用于压电能量获取的宽输入范围高效率倍压ac/dc 整流电路 | |
CN101877922A (zh) | 非隔离式ac-dc led驱动器电流补偿电路 | |
CN106877846B (zh) | 一种脉冲产生电路、开关电源电路及平均电流计算方法 | |
CN104101764A (zh) | 一种应用于dc-dc转换器的新型电感电流检测电路 | |
CN105449807A (zh) | 基于次级控制的充电***及其次级控制装置 | |
CN112953194B (zh) | 一种低压启动电路 | |
CN103401442A (zh) | 一种基于输出恒流的ac-dc隔离型变换器的数字控制器 | |
CN102324846B (zh) | 用于电流模式控制的开关电源的数控分段斜坡补偿电路 | |
CN105529800A (zh) | 基于次级控制的充电***及其次级控制装置 | |
TW201607229A (zh) | 應用於電源轉換器的控制電路的振盪器及其控制方法 | |
CN103269059A (zh) | 一种提高过压保护精度的开关电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170616 |
|
CF01 | Termination of patent right due to non-payment of annual fee |