CN104795451A - 一种鳍式二极管及其制备方法 - Google Patents
一种鳍式二极管及其制备方法 Download PDFInfo
- Publication number
- CN104795451A CN104795451A CN201410030116.XA CN201410030116A CN104795451A CN 104795451 A CN104795451 A CN 104795451A CN 201410030116 A CN201410030116 A CN 201410030116A CN 104795451 A CN104795451 A CN 104795451A
- Authority
- CN
- China
- Prior art keywords
- type
- doping
- fin
- epitaxial loayer
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 34
- 238000011065 in-situ storage Methods 0.000 claims abstract description 20
- 238000002360 preparation method Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 16
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供了一种鳍式二极管及其制备方法，包括：提供一具有第一掺杂类型的衬底；刻蚀所述衬底，于所述衬底内形成若干鳍状结构；沉积一掩膜层覆盖在所述沟槽底部；在所述鳍状结构顶部制备一外延层，且该外延层将位于所述鳍状结构顶部的部分侧壁予以覆盖；对所述外延层进行掺杂，使所述外延层具有第二掺杂类型。本发明通过采用一具有离子掺杂类型的衬底制备形成鳍状结构，然后在鳍状结构顶部和部分侧壁制备一外延层，并使对该外延层进行原位掺杂，使得鳍状结构与外延层的掺杂类型相反，在两者接触面形成P-N异质结，有利于增加结接触面积，同时可控制原位掺杂的参数来对二极管的电学性能进行调整。
Description
技术领域
本发明涉及场效应晶体管制备领域，具体涉及一种鳍式二极管及其制备方法。
背景技术
场效应晶体管（Field Effect Transistor，FET）由多数载流子参与导电，也称为单极型晶体管。它属于电压控制型半导体器件。具有输入电阻高（10^7～10^12Ω）、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点，被广泛应用于半导体制备领域中。随着FET技术的不断成熟以及人们对高性能器件的不断追求，加州大学伯克利分校的胡正明教授研发一种新型的场效晶体管-Fin FET（鳍式场效晶体管），在Fin FET的架构中，闸门成类似鱼鳍的叉状3D架构，可于电路的两侧控制电路的接通与断开。这种设计可以大幅改善电路控制并减少漏电流（leakage current），也可以大幅缩短晶体管的闸长；因此Fin FET具有功耗低，面积小的优点，同时可以有效抑制短沟道效应以及较低的漏极感应势垒降低效应，目前已逐渐被大批量投入生产。
由于Fin FET具有上述优点，本领域技术人员一直致力于该领域研究，以将Fin FET应用到二极管制备领域中，但是在二极管的FinFET由于是一个平面的结构，即Fin Diode（鳍式二极管），如何设计Fin Diode在本领域一直是一个很复杂的技术难题；同时在目前20nm及其以下技术节点的制备工艺中，生产的Fin Diode的鳍状结构的不同组成部分一般是采用不同的掺杂，因此在不同组成部分交界的位置处，很难控制异质结接触面积。
发明内容
本发明提供了一种鳍式二极管及其制备方法，在刻蚀形成鳍状结构后，对鳍状结构进行N/P型的离子掺杂，然后在鳍状结构上方和部分侧壁生长一层P/N型的外延层，本发明可有效增加异质结接触面积，并提高器件性能。
一种鳍式二极管的制备方法，其中，包括以下步骤：
提供一具有第一掺杂类型的衬底；
刻蚀所述衬底，于所述衬底内形成若干鳍状结构，且相邻鳍状结构之间形成有沟槽；
沉积一掩膜层覆盖在所述沟槽底部表面；
在所述鳍状结构顶部制备一外延层，且该外延层将位于所述鳍状结构顶部的侧壁予以覆盖；
对所述外延层进行掺杂，使所述外延层具有第二掺杂类的型；
其中，所述第一掺杂类型与所述第二掺杂类型相反。
上述的鳍式二极管的制备方法，其中，所述衬底材质为SiC或SiGe。
上述的鳍式二极管的制备方法，其中，所述掩膜层为采用沉积工艺或高温氧化工艺形成的氧化物层。
上述的鳍式二极管的制备方法，其中，所述衬底上设置有N型掺杂区和P型掺杂区，且位于P型掺杂区中的外延层的材质为SiGe，位于N型掺杂区中的外延层的材质为SiC。
上述的鳍式二极管的制备方法，其中，采用原位掺杂工艺对所述外延层进行掺杂。
上述的鳍式二极管的制备方法，其中，所述第一掺杂类型与第二掺杂类型为N型掺杂或P型掺杂；
当所述第一掺杂类型为N型掺杂时，采用原位掺杂工艺对所述外延层进行P型掺杂；
当所述第一掺杂类型为P型掺杂时，采用原位掺杂工艺对所述外延层进行N型掺杂。
上述的鳍式二极管的制备方法，其中，且制备的鳍状结构的数量及相邻鳍状结构之间的间距根据工艺需求而设定。
本发明还记载了一种鳍式二极管，其中，包括：
一具有第一掺杂类型的衬底，以及通过刻蚀该衬底形成的鳍状结构，相邻鳍状结构之间形成的沟槽底部覆盖有掩膜层，所述鳍状结构顶部和靠近顶部的部分侧壁覆盖有一层具有第二掺杂类型的外延层；
其中，所述第一掺杂类型与第二掺杂类型相反。
上述的鳍式二极管，其中，所述衬底材质为SiC或SiGe。
上述的鳍式二极管，其中，所述掩膜层为采用沉积工艺或高温氧化工艺形成的氧化物层。
上述的鳍式二极管，其中，所述述鳍式二极管上设置有P型掺杂区和N型掺杂区，且位于P型掺杂区中的外延层的材质为SiGe，位于N型掺杂区中外延层的材质为SiC。
上述的鳍式二极管，其中，所述外延层经过原位掺杂工艺进行掺杂，使得该外延层具有第二掺杂类型。
上述的鳍式二极管，其中，所述第一掺杂类型与第二掺杂类型为N型掺杂或P型掺杂。
上述的鳍式二极管，其中，当所述第一掺杂类型为N型掺杂时，第二掺杂类型为P型掺杂；
当所述第一掺杂类型为P型掺杂时，第二掺杂类型为N型掺杂。
上述的鳍式二极管，其中，制备的鳍状结构的数量及相邻鳍状结构之间的间距根据工艺需求而设定。
由于本发明采用了以上技术方案，在Fin Diode的制备工艺中，通过选用具有离子掺杂类型的衬底然后刻蚀形成鳍状结构，再在鳍状结构的顶部及部分侧壁形成外延层，然后对外延层进行原位掺杂，并使得外延层的掺杂类型与衬底的掺杂类型相反，在两者接触面形成了P-N异质结，有利于增大器件结接触面积；同时还可通过控制进行原位掺杂时掺杂的相关参数，来实现对器件的电学性能进行进一步的调整。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
图1为本发明提供衬底的示意图；
图2A-2B为本发明形成鳍状结构的示意图；
图3A-3B为本发明形成掩膜层后的示意图；
图4A-4B为本发明在生长栅极材料层后的示意图；
图5A-5B为本发明对栅极材料层进行掺杂后的示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
本发明提供一种鳍式二极管的制备方法，如图1～5B所示，具体步骤如下：
步骤S1：提供一具有第一掺杂类型（N型掺杂或P型掺杂）的衬底1，优选的，该衬底材质为SiGe或者SiC，如图1所示。
步骤S2：采用图案化工艺在衬底1中形成若干鳍状结构2，具体步骤为：
1）旋涂一层光刻胶将衬底1上表面予以覆盖，然后借助一具有光刻图案的掩膜版进行曝光显影工艺，在光刻胶中形成开口图案，然后以剩余光刻胶为掩膜，刻蚀衬底1形成若干鳍状结构2，如图2A-2B所示，其中，图2A为刻蚀形成鳍状结构后的器件的截面图，图2B为刻蚀形成鳍状结构后的器件的立体图。在本发明的实施例中，根据工艺需求，选用特定的掩膜版来进行曝光，进而使得最终制备的鳍状结构2的数量及相邻鳍状结构2之间的间距满足工艺需求。
步骤S3：制备一层掩膜层3将相邻鳍状结构2之间的凹槽底部进行覆盖，优选的，该掩膜层3为采用沉积工艺或高温氧化工艺形成的氧化物层，如图3A-3B所示，图3A为本发明形成掩膜层后的器件截面图，图3B为本发明形成掩膜层后的器件的立体图。
步骤S4：在鳍状结构2顶部制备一外延层4，且该外延层4将位于鳍状结构2顶部的部分侧壁予以覆盖。在本发明的实施例中，根据掺杂区域的不同生长不同材质的外延层4，即：在P型掺杂区，外延生长一SiGe材料层；而在N型掺杂区，则外延生长一SiC材料层，如图4A-4B所示。
步骤S5：对外延层4进行掺杂，使该外延层4具有第二掺杂类型，优选的，采用原位掺杂工艺（in-situ doping）对外延层4进行掺杂，在掺杂过程中，需保证外延层4的第二掺杂类型和衬底的第一掺杂类型相反，且外延层各位置处的掺杂类型及掺杂浓度相同，即：
当第一掺杂类型为N型掺杂时，采用原位掺杂工艺对外延层4进行P型掺杂；而当第一掺杂类型为P型掺杂时，则采用原位掺杂工艺对外延层4进行N型掺杂。由于本发明的鳍状结构2是通过刻蚀衬底1形成，因此鳍状结构2的离子掺杂类型与衬底1的离子掺杂类型相同，使得鳍状结构2与外延层4的之间的接触面形成P-N异质结，可有效增加器件结的接触面积；同时本发明可通过在进行原位掺杂工艺中，控制掺杂的相应参数来对二极管的电学性能实现调整。
步骤S6：进行后续的接触孔制备及填充工艺。后续工艺为现有技术所公知的流程，故在此不予赘述。
本发明通过上述工艺，使得鳍状结构与外延层的掺杂类型相反，在两者接触面形成P-N异质结，有利于增加结接触面积；同时本发明鳍状结构作为二极管的阴极或阳极，而外延层则可作为二极管的阳极或阴极，因此二极管的两级可以根据实际需求而对调，在应用中更具灵活性。
本发明还提供了一种鳍式二极管，可参照图5A-图5B所示，该鳍式二极管包括一具有第一掺杂类型（N型掺杂或P型掺杂）的衬底1′，在衬底1′上形成有若干鳍状结构2，该鳍状结构2是通过刻蚀衬底1形成，且制备的鳍状结构的数量及相邻鳍状结构之间的间距根据工艺需求而设定；相邻鳍状结构2之间的沟槽底部覆盖有一掩膜层3，该掩膜层3为采用沉积工艺或高温氧化工艺形成的氧化物层；
此外，还包括一覆盖在鳍状结构2顶部的外延层4′，同时该外延层将靠近鳍状结构顶部的部分侧壁予以覆盖。在本发明的实施例中，该外延层4′经过原位掺杂工艺进行掺杂使得该外延层4′具有第二掺杂类型。其中，该外延层4′各位置处的掺杂类型及掺杂浓度相同，且第二掺杂类型与衬底的第一掺杂类型相反，即：
当衬底的第一掺杂类型为N型掺杂时，则外延层4′的第二掺杂类型为P型掺杂；而当衬底的第一掺杂类型为P型掺杂时，则外延层4′的第二掺杂类型为N型掺杂；同时，在本发明中，还根据鳍式二极管区域的不同，外延层4′的材质也有所不同：在鳍式二极管的P型掺杂区，生长一SiGe层作为外延层；而在鳍式二极管的P型掺杂区，则生长一SiC层作为外延层。
由于鳍状结构2（可作为二极管的阳极或阴极）的掺杂类型与外延层4′（可作为二极管的阴极或阳极）的掺杂类型相反，在两者接触面形成了P-N异质结，有利于增大器件结接触面积。
综上所述，由于本发明采用了以上技术方案，通过选用具有离子掺杂类型的衬底然后刻蚀形成鳍状结构，再在鳍状结构的顶部及部分侧壁形成外延层，然后对外延层进行原位掺杂，并使得外延层的掺杂类型与衬底的掺杂类型相反，在两者接触面形成了P-N异质结，有利于增大器件结接触面积；同时还可通过控制进行原位掺杂时，掺杂的相关参数，来实现对器件的电学性能进行进一步调整。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (15)
1.一种鳍式二极管的制备方法，其特征在于，包括以下步骤：
提供一具有第一掺杂类型的衬底；
刻蚀所述衬底，于所述衬底内形成若干鳍状结构，且相邻鳍状结构之间形成有沟槽；
沉积一掩膜层覆盖在所述沟槽底部表面；
在所述鳍状结构顶部制备一外延层，且该外延层将位于所述鳍状结构顶部的侧壁予以覆盖；
对所述外延层进行掺杂，使所述外延层具有第二掺杂类的型；
其中，所述第一掺杂类型与所述第二掺杂类型相反。
2.如权利要求1所述的鳍式二极管的制备方法，其特征在于，所述衬底材质为SiC或SiGe。
3.如权利要求1所述的鳍式二极管的制备方法，其特征在于，所述掩膜层为采用沉积工艺或高温氧化工艺形成的氧化物层。
4.如权利要求2所述的鳍式二极管的制备方法，其特征在于，所述衬底上设置有N型掺杂区和P型掺杂区，且位于P型掺杂区中的外延层的材质为SiGe，位于N型掺杂区中的外延层的材质为SiC。
5.如权利要求1所述的鳍式二极管的制备方法，其特征在于，采用原位掺杂工艺对所述外延层进行掺杂。
6.如权利要求5所述的鳍式二极管的制备方法，其特征在于，所述第一掺杂类型与第二掺杂类型为N型掺杂或P型掺杂；
当所述第一掺杂类型为N型掺杂时，采用原位掺杂工艺对所述外延层进行P型掺杂；
当所述第一掺杂类型为P型掺杂时，采用原位掺杂工艺对所述外延层进行N型掺杂。
7.如权利要求1所述的鳍式二极管的制备方法，其特征在于，且制备的鳍状结构的数量及相邻鳍状结构之间的间距根据工艺需求而设定。
8.一种鳍式二极管，其特征在于，包括：
一具有第一掺杂类型的衬底，以及通过刻蚀该衬底形成的鳍状结构，相邻鳍状结构之间形成的沟槽底部覆盖有掩膜层，所述鳍状结构顶部和靠近顶部的部分侧壁覆盖有一层具有第二掺杂类型的外延层；
其中，所述第一掺杂类型与第二掺杂类型相反。
9.如权利要求8所述的鳍式二极管，其特征在于，所述衬底材质为SiC或SiGe。
10.如权利要求8所述的鳍式二极管，其特征在于，所述掩膜层为采用沉积工艺或高温氧化工艺形成的氧化物层。
11.如权利要求8所述的鳍式二极管，其特征在于，所述述鳍式二极管上设置有P型掺杂区和N型掺杂区，且位于P型掺杂区中的外延层的材质为SiGe，位于N型掺杂区中外延层的材质为SiC。
12.如权利要求8所述的鳍式二极管，其特征在于，所述外延层经过原位掺杂工艺进行掺杂，使得该外延层具有第二掺杂类型。
13.如权利要求8所述的鳍式二极管，其特征在于，所述第一掺杂类型与第二掺杂类型为N型掺杂或P型掺杂。
14.如权利要求13所述的鳍式二极管，其特征在于，当所述第一掺杂类型为N型掺杂时，第二掺杂类型为P型掺杂；
当所述第一掺杂类型为P型掺杂时，第二掺杂类型为N型掺杂。
15.如权利要求8所述的鳍式二极管，其特征在于，制备的鳍状结构的数量及相邻鳍状结构之间的间距根据工艺需求而设定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410030116.XA CN104795451A (zh) | 2014-01-22 | 2014-01-22 | 一种鳍式二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410030116.XA CN104795451A (zh) | 2014-01-22 | 2014-01-22 | 一种鳍式二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104795451A true CN104795451A (zh) | 2015-07-22 |
Family
ID=53560127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410030116.XA Pending CN104795451A (zh) | 2014-01-22 | 2014-01-22 | 一种鳍式二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104795451A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113921590A (zh) * | 2021-09-13 | 2022-01-11 | 西安电子科技大学 | 一种异质p型调制氧化镓功率二极管及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1750268A (zh) * | 2004-09-17 | 2006-03-22 | 国际商业机器公司 | 鳍型场效应晶体管二极管结构及其制造方法 |
| CN101236995A (zh) * | 2007-02-01 | 2008-08-06 | 国际商业机器公司 | Pin二极管及用于制造pin二极管和形成半导体鳍结构的方法 |
| US20130285208A1 (en) * | 2012-04-26 | 2013-10-31 | International Business Machines Corporation | Finfet diode with increased junction area |
| CN103489863A (zh) * | 2012-06-12 | 2014-01-01 | 台湾积体电路制造股份有限公司 | 采用鳍式场效应晶体管工艺的同质结二极管结构 |
-
2014
- 2014-01-22 CN CN201410030116.XA patent/CN104795451A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1750268A (zh) * | 2004-09-17 | 2006-03-22 | 国际商业机器公司 | 鳍型场效应晶体管二极管结构及其制造方法 |
| CN101236995A (zh) * | 2007-02-01 | 2008-08-06 | 国际商业机器公司 | Pin二极管及用于制造pin二极管和形成半导体鳍结构的方法 |
| US20130285208A1 (en) * | 2012-04-26 | 2013-10-31 | International Business Machines Corporation | Finfet diode with increased junction area |
| US8592263B2 (en) * | 2012-04-26 | 2013-11-26 | International Business Machines Corporation | FinFET diode with increased junction area |
| CN103489863A (zh) * | 2012-06-12 | 2014-01-01 | 台湾积体电路制造股份有限公司 | 采用鳍式场效应晶体管工艺的同质结二极管结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113921590A (zh) * | 2021-09-13 | 2022-01-11 | 西安电子科技大学 | 一种异质p型调制氧化镓功率二极管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI464885B (zh) | 在金氧半場效電晶體元件中整合肖特基之結構及其方法 | |
| US20130234203A1 (en) | Semiconductor Devices and Methods of Manufacture Thereof | |
| JP2010135791A (ja) | 半導体素子及びその製造方法 | |
| CN105932041B (zh) | N面GaN基鳍式高电子迁移率晶体管及制作方法 | |
| KR100731141B1 (ko) | 반도체소자 및 그의 제조방법 | |
| CN103975438A (zh) | 在再生长栅极上具有栅电极和源电极的垂直GaN JFET | |
| CN104282645A (zh) | 沟渠式功率半导体器件及其制作方法 | |
| CN105355657A (zh) | 多沟道鳍式结构的绝缘栅AlGaN/GaN高电子迁移率晶体管 | |
| CN105280696A (zh) | 多沟道鳍式结构的AlGaN/GaN高电子迁移率晶体管 | |
| CN104779289A (zh) | 半导体装置 | |
| CN105762078A (zh) | GaN基纳米沟道高电子迁移率晶体管及制作方法 | |
| TW201423869A (zh) | 溝渠式電晶體的製作方法 | |
| TWI566410B (zh) | 半導體元件、終端結構及其製造方法 | |
| CN104617045A (zh) | 沟槽栅功率器件的制造方法 | |
| JP2016506082A5 (zh) | ||
| CN105742365A (zh) | 射频ldmos晶体管及其制作方法 | |
| CN104425279B (zh) | 鳍式场效应晶体管及其形成方法、半导体器件 | |
| CN104409334A (zh) | 一种超结器件的制备方法 | |
| TW201443999A (zh) | 溝渠式功率半導體元件的製作方法 | |
| CN104795451A (zh) | 一种鳍式二极管及其制备方法 | |
| CN208674125U (zh) | 一种外延沟道超结vdmos器件 | |
| CN107342320B (zh) | 无结型隧穿场效应晶体管及制备方法 | |
| CN104966732A (zh) | GaAs基pHEMT器件及其制备方法 | |
| CN205900552U (zh) | 一种图形化栅结构的微波晶体管 | |
| CN107527952A (zh) | 一种Nano‑Fin栅结构的混合阳极二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination |