CN104779301B - 一种薄膜晶体管及其制作方法、阵列基板、显示装置 - Google Patents

一种薄膜晶体管及其制作方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN104779301B
CN104779301B CN201510203148.XA CN201510203148A CN104779301B CN 104779301 B CN104779301 B CN 104779301B CN 201510203148 A CN201510203148 A CN 201510203148A CN 104779301 B CN104779301 B CN 104779301B
Authority
CN
China
Prior art keywords
amorphous silicon
grid
silicon layer
underlay substrate
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510203148.XA
Other languages
English (en)
Other versions
CN104779301A (zh
Inventor
姜文博
谢世义
包智颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510203148.XA priority Critical patent/CN104779301B/zh
Publication of CN104779301A publication Critical patent/CN104779301A/zh
Priority to US15/097,740 priority patent/US9923067B2/en
Application granted granted Critical
Publication of CN104779301B publication Critical patent/CN104779301B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制作方法、阵列基板、显示装置，用以减小薄膜晶体管的尺寸。所述薄膜晶体管包括位于衬底基板上的栅极、栅极绝缘层、源极、漏极和有源层，其中，有源层包括非掺杂非晶硅层、第一掺杂非晶硅层和第二掺杂非晶硅层，所述源极/漏极与所述第一掺杂非晶硅层接触，所述漏极/源极与所述第二掺杂非晶硅层接触，所述源极和所述漏极位于不同的水平面上，且所述源极与所述漏极之间通过所述非掺杂非晶硅层隔开。

Description

一种薄膜晶体管及其制作方法、阵列基板、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板、显示装置。
背景技术
平板显示器或薄膜太阳能电池等近年来所制造的电气产品都在基板上配置有薄膜晶体管，薄膜晶体管(Thin Film Transistor，TFT)是液晶显示器的关键器件，对显示器件的工作性能具有十分重要的作用。
随着显示技术的发展，对超窄边框甚至无边框，超高开口率的显示面板的需求越来越多，这就要求将TFT的尺寸设计的较小。如图1所示，现有技术非晶硅(a-Si)TFT包括依次位于衬底基板10上的栅极11、栅极绝缘层12、有源层13以及源极14和漏极15，其中，有源层13包括非掺杂非晶硅层131和掺杂非晶硅层132、133，源极14与掺杂非晶硅层132接触，漏极15与掺杂非晶硅层133接触以降低电阻。图1所示的TFT制作过程中均采用构图工艺，构图工艺包括曝光等工艺过程，若要将该TFT的尺寸减小，则需要增大TFT的宽长比(W/L)，而现有技术L值受曝光工艺的影响无法进一步减小，进而TFT尺寸很难进一步减小。
综上所述，现有技术薄膜晶体管尺寸无法进一步减小。
发明内容
本发明实施例提供了一种薄膜晶体管及其制作方法、阵列基板、显示装置，用以减小薄膜晶体管的尺寸。
本发明实施例提供的一种薄膜晶体管，包括位于衬底基板上的栅极、栅极绝缘层、源极、漏极和有源层，其中，所述有源层包括非掺杂非晶硅层、第一掺杂非晶硅层和第二掺杂非晶硅层；
所述源极/漏极与所述第一掺杂非晶硅层接触，所述漏极/源极与所述第二掺杂非晶硅层接触，所述源极和所述漏极位于不同的水平面上，且所述源极与所述漏极之间通过所述非掺杂非晶硅层隔开。
由本发明实施例提供的薄膜晶体管，包括位于衬底基板上的栅极、栅极绝缘层、源极、漏极和有源层，其中，所述有源层包括非掺杂非晶硅层、第一掺杂非晶硅层和第二掺杂非晶硅层，所述源极/漏极与所述第一掺杂非晶硅层接触，所述漏极/源极与所述第二掺杂非晶硅层接触，所述源极和所述漏极位于不同的水平面上，且所述源极与所述漏极之间通过所述非掺杂非晶硅层隔开，由于本发明实施例中薄膜晶体管的源极和漏极之间通过非掺杂非晶硅层隔开，薄膜晶体管W/L中的L值的大小是通过非掺杂非晶硅层的厚度大小控制，与现有技术L值受曝光工艺控制无法进一步减小相比，本发明具体实施例中非掺杂非晶硅层的厚度不受曝光工艺的影响，L值可以减小，从而减小薄膜晶体管的尺寸。
较佳地，所述非掺杂非晶硅层的断面呈台阶状，所述台阶包括竖直部分、第一水平部分和第二水平部分，所述第一掺杂非晶硅层位于所述第一水平部分的上方或下方，所述第二掺杂非晶硅层位于所述第二水平部分的下方或上方，所述源极和所述漏极之间通过所述竖直部分隔开。
较佳地，所述栅极为第一栅极，所述栅极绝缘层为第一栅极绝缘层，所述衬底基板上依次设置第一栅极、第一栅极绝缘层、漏极、第一掺杂非晶硅层、非掺杂非晶硅层、第二掺杂非晶硅层和源极。
较佳地，还包括依次位于所述源极上的第二栅极绝缘层和第二栅极，其中，所述第二栅极通过贯穿所述第一栅极绝缘层和所述第二栅极绝缘层的过孔与所述第一栅极电连接。
较佳地，所述栅极为第一栅极，所述栅极绝缘层为第一栅极绝缘层，所述衬底基板上依次设置第一栅极、第一栅极绝缘层、源极、第一掺杂非晶硅层、非掺杂非晶硅层、第二掺杂非晶硅层和漏极。
较佳地，还包括依次位于所述漏极上的第二栅极绝缘层和第二栅极，其中，所述第二栅极通过贯穿所述第一栅极绝缘层和所述第二栅极绝缘层的过孔与所述第一栅极电连接。
较佳地，还包括位于所述第二栅极上的钝化层。
本发明实施例还提供了一种阵列基板，所述阵列基板包括上述的薄膜晶体管。
本发明实施例还提供了一种显示装置，该显示装置包括上述的阵列基板。
本发明实施例还提供了一种薄膜晶体管的制作方法，其中，所述方法包括：
在衬底基板上通过构图工艺依次制作第一栅极层和第一栅极绝缘层；
在完成上述步骤的衬底基板上通过构图工艺制作漏极；
在完成上述步骤的衬底基板上通过构图工艺制作与所述漏极接触的第一掺杂非晶硅层；
在完成上述步骤的衬底基板上通过构图工艺制作非掺杂非晶硅层；
在完成上述步骤的衬底基板上通过构图工艺制作第二掺杂非晶硅层，使得所述第二掺杂非晶硅层与后续制作的源极接触；
在完成上述步骤的衬底基板上通过构图工艺制作源极，其中，所述源极与所述漏极之间通过所述非掺杂非晶硅层隔开；
或，
在衬底基板上通过构图工艺依次制作第一栅极层和第一栅极绝缘层；
在完成上述步骤的衬底基板上通过构图工艺制作源极；
在完成上述步骤的衬底基板上通过构图工艺制作与所述源极接触的第一掺杂非晶硅层；
在完成上述步骤的衬底基板上通过构图工艺制作非掺杂非晶硅层；
在完成上述步骤的衬底基板上通过构图工艺制作第二掺杂非晶硅层，使得所述第二掺杂非晶硅层与后续制作的漏极接触；
在完成上述步骤的衬底基板上通过构图工艺制作漏极，其中，所述漏极与所述源极之间通过所述非掺杂非晶硅层隔开。
较佳地，所述在完成上述步骤的衬底基板上通过构图工艺制作源极，或，所述在完成上述步骤的衬底基板上通过构图工艺制作漏极之后，所述方法还包括：
在制作有所述源极或所述漏极的衬底基板上通过构图工艺制作第二栅极绝缘层；
在完成上述步骤的衬底基板上通过构图工艺制作第二栅极，其中，所述第二栅极通过贯穿所述第一栅极绝缘层和所述第二栅极绝缘层的过孔与所述第一栅极电连接。
附图说明
图1为现有技术薄膜晶体管的截面结构示意图；
图2(a)和图2(b)为本发明实施例提供的一种薄膜晶体管的截面结构示意图；
图3(a)和图3(b)为本发明实施例提供的另一薄膜晶体管的截面结构示意图；
图4(a)和图4(b)为本发明实施例提供的又一薄膜晶体管的截面结构示意图；
图5(a)和图5(b)为本发明实施例提供的一种阵列基板的截面结构示意图；
图6(a)和图6(b)为本发明实施例提供的一种薄膜晶体管的制作方法流程图。
具体实施方式
本发明实施例提供了一种薄膜晶体管及其制作方法、阵列基板、显示装置，用以减小薄膜晶体管的尺寸。
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
附图中各层薄膜厚度和区域大小不反应各膜层的真实比例，目的只是示意说明本发明内容。
下面结合附图详细介绍本发明具体实施例提供的薄膜晶体管。
如图2(a)和图2(b)所示，本发明具体实施例提供了一种薄膜晶体管，包括位于衬底基板10上的栅极11、栅极绝缘层12、源极14、漏极15和有源层20，其中，有源层20包括非掺杂非晶硅层200、第一掺杂非晶硅层201和第二掺杂非晶硅层202；
源极14/漏极15与第一掺杂非晶硅层201接触，漏极15/源极14与第二掺杂非晶硅层202接触，源极14和漏极15位于不同的水平面上，且源极14与漏极15之间通过非掺杂非晶硅层200隔开。
优选地，本发明具体实施例中的非掺杂非晶硅层200的断面呈台阶状，台阶包括竖直部分、第一水平部分和第二水平部分，第一掺杂非晶硅层201位于第一水平部分的上方或下方，第二掺杂非晶硅层202位于第二水平部分的下方或上方，源极14和漏极15之间通过竖直部分隔开。具体地，本发明具体实施例位于竖直部分左侧的水平部分为第一水平部分，位于竖直部分右侧的水平部分为第二水平部分。
本发明具体实施例中的薄膜晶体管可以是底栅型的薄膜晶体管，也可以是顶栅型的薄膜晶体管，还可以是侧栅型的薄膜晶体管，本发明具体实施例并不对薄膜晶体管的具体类型做限定，本发明具体实施例仅以底栅型的薄膜晶体管为例进行介绍。
如图3(a)所示，本发明具体实施例中的栅极11为第一栅极311，栅极绝缘层12为第一栅极绝缘层321，本发明具体实施例中的薄膜晶体管包括依次位于衬底基板10上的第一栅极311、第一栅极绝缘层321、漏极15、第一掺杂非晶硅层201、非掺杂非晶硅层200、第二掺杂非晶硅层202和源极14。本发明具体实施例中源极14和漏极15的位置可以进行对调设置。为了更好的驱动本发明具体实施例中的薄膜晶体管，本发明具体实施例中的薄膜晶体管还包括依次位于源极14上的第二栅极绝缘层322和第二栅极312，其中，第二栅极312通过贯穿第一栅极绝缘层321和第二栅极绝缘层322的过孔与第一栅极311电连接。优选地，为了防止顶层的栅极对液晶驱动的影响，本发明具体实施例中的薄膜晶体管还包括位于第二栅极312上的钝化层40，如图4(a)所示。
如图3(b)所示，本发明具体实施例中的栅极11为第一栅极311，栅极绝缘层12为第一栅极绝缘层321，本发明具体实施例中的薄膜晶体管包括依次位于衬底基板10上的第一栅极311、第一栅极绝缘层321、源极14、第一掺杂非晶硅层201、非掺杂非晶硅层200、第二掺杂非晶硅层202和漏极15。本发明具体实施例中源极14和漏极15的位置可以进行对调设置。为了更好的驱动本发明具体实施例中的薄膜晶体管，本发明具体实施例中的薄膜晶体管还包括依次位于漏极15上的第二栅极绝缘层322和第二栅极312，其中，第二栅极312通过贯穿第一栅极绝缘层321和第二栅极绝缘层322的过孔与第一栅极311电连接。优选地，为了防止顶层的栅极对液晶驱动的影响，本发明具体实施例中的薄膜晶体管还包括位于第二栅极312上的钝化层40，如图4(b)所示。
本发明具体实施例还提供了一种阵列基板，该阵列基板包括本发明具体实施例提供的薄膜晶体管。如图5(a)和图5(b)所示，本发明具体实施例的阵列基板还包括第一电极层51和第二电极层52，优选地，本发明具体实施例中第一电极层51和第二电极层52的材料均为氧化铟锡(ITO)，第一电极层51为像素电极，第二电极层52为公共电极，第一电极层51与本发明具体实施例中的漏极15连接。当然，在实际生产过程中，第一电极层51也可以为公共电极，第二电极层52也可以为像素电极。本发明具体实施例中第二电极层52可以很好起到屏蔽电场的作用，能够防止第二栅极312对液晶驱动的影响，同时在第二栅极312上方镂空设置，可以减小第二栅极和第二电极层形成的负载(load)。本发明具体实施例中的薄膜晶体管用在阵列基板的栅极驱动(Gate On Array，GOA)区域，能够压缩GOA尺寸，实现超窄边框的设计。
下面结合附图详细介绍本发明具体实施例提供的薄膜晶体管的制作方法。
如图6(a)和图6(b)所示，本发明具体实施例提供了一种薄膜晶体管的制作方法，所述方法包括：
S601、在衬底基板上通过构图工艺依次制作第一栅极层和第一栅极绝缘层；
S6021、在完成上述步骤的衬底基板上通过构图工艺制作漏极；
S6031、在完成上述步骤的衬底基板上通过构图工艺制作与所述漏极接触的第一掺杂非晶硅层；
S604、在完成上述步骤的衬底基板上通过构图工艺制作非掺杂非晶硅层；
S6051、在完成上述步骤的衬底基板上通过构图工艺制作第二掺杂非晶硅层，使得所述第二掺杂非晶硅层与后续制作的源极接触；
S6061、在完成上述步骤的衬底基板上通过构图工艺制作源极，其中，所述源极与所述漏极之间通过所述非掺杂非晶硅层隔开；
或，
S601、在衬底基板上通过构图工艺依次制作第一栅极层和第一栅极绝缘层；
S6022、在完成上述步骤的衬底基板上通过构图工艺制作源极；
S6032、在完成上述步骤的衬底基板上通过构图工艺制作与所述源极接触的第一掺杂非晶硅层；
S604、在完成上述步骤的衬底基板上通过构图工艺制作非掺杂非晶硅层；
S6052、在完成上述步骤的衬底基板上通过构图工艺制作第二掺杂非晶硅层，使得所述第二掺杂非晶硅层与后续制作的漏极接触；
S6062、在完成上述步骤的衬底基板上通过构图工艺制作漏极，其中，所述漏极与所述源极之间通过所述非掺杂非晶硅层隔开。
如图3(a)所示，本发明具体实施例在衬底基板10上通过构图工艺依次制作第一栅极层311和第一栅极绝缘层321，本发明具体实施例中的衬底基板10为玻璃基板，当然，也可以为陶瓷基板等类型的基板，本发明具体实施例中在衬底基板10上通过构图工艺依次制作第一栅极层311和第一栅极绝缘层321的方法与现有技术相同，这里不再赘述。
接着，在完成上述步骤的衬底基板上通过构图工艺制作漏极15，本发明具体实施例中的漏极15采用金属钼(Mo)，当然，也可以采用其它的金属，还可以采用多种金属组成的复合金属，本发明具体实施例并不对漏极的具体材料做限定。具体地，在完成上述步骤的衬底基板上沉积一层金属层，在该金属层上涂覆光刻胶，并对光刻胶进行曝光、显影，形成光刻胶覆盖区域和无光刻胶覆盖区域，光刻胶覆盖区域对应需要形成漏极的区域，之后对暴露出的金属层进行刻蚀，刻蚀后去除剩余的光刻胶，形成漏极15。
接着，在完成上述步骤的衬底基板上通过构图工艺制作与漏极15接触的第一掺杂非晶硅层201。具体地，在完成上述步骤的衬底基板上沉积一层非掺杂非晶硅膜层，在该非掺杂非晶硅膜层上涂覆光刻胶，并对光刻胶进行曝光、显影，形成光刻胶覆盖区域和无光刻胶覆盖区域，光刻胶覆盖区域对应需要形成第一掺杂非晶硅层的区域，之后对暴露出的非掺杂非晶硅膜层进行刻蚀，刻蚀后去除剩余的光刻胶，并对形成的非掺杂非晶硅膜层进行掺杂处理，使得该非掺杂非晶硅膜层形成第一掺杂非晶硅层201。本发明具体实施例对非掺杂非晶硅膜层进行掺杂时，可以掺入硼元素、磷元素等元素，具体掺杂过程与现有技术相同，这里不再赘述。
接着，在完成上述步骤的衬底基板上通过构图工艺制作非掺杂非晶硅层200，优选地，非掺杂非晶硅层200的断面呈台阶状，当然，在实际制作过程中，非掺杂非晶硅层200的断面可以呈正Z字型或呈反Z字型，本发明具体实施例中仅以图3(a)中非掺杂非晶硅层200的断面呈正Z字型为例介绍。具体地，在完成上述步骤的衬底基板上沉积一层非掺杂非晶硅膜层，在该非掺杂非晶硅膜层上涂覆光刻胶，并对光刻胶进行曝光、显影，形成光刻胶覆盖区域和无光刻胶覆盖区域，光刻胶覆盖区域对应需要形成非掺杂非晶硅层的区域，之后对暴露出的非掺杂非晶硅膜层进行刻蚀，刻蚀后去除剩余的光刻胶，形成非掺杂非晶硅层200。
接着，在完成上述步骤的衬底基板上通过构图工艺制作第二掺杂非晶硅层202，第二掺杂非晶硅层202需要与后续制作的源极接触，第二掺杂非晶硅层202的制作过程与第一掺杂非晶硅层201的制作过程类似，这里不再赘述。
接着，在完成上述步骤的衬底基板上通过构图工艺制作源极14，源极14与第二掺杂非晶硅层202接触；其中，源极14与漏极15之间通过非掺杂非晶硅层200隔开。源极14的制作过程与漏极15的制作过程类似，这里不再赘述，优选地，本发明具体实施例中源极14的材料与漏极15的材料相同。本发明具体实施例源极14和漏极15之间的距离，即本发明具体实施例薄膜晶体管的W/L中的L值的大小是通过非掺杂非晶硅层200的厚度来实现的，与现有技术薄膜晶体管的W/L中的L值受曝光工艺影响一般只能做到4μm相比，本发明具体实施例中非掺杂非晶硅层200的厚度可以做的比较小，L值可以做到1800埃(A)，故本发明具体实施例中L值能够减小，进而可以减小薄膜晶体管的尺寸，从而可以实现增大开口率和窄边框甚至无边框等的设计。
优选地，为了更好的驱动本发明具体实施例中的薄膜晶体管，本发明具体实施例在制作完成源极14后，还包括：在制作有源极14的衬底基板上通过构图工艺制作第二栅极绝缘层322，第二栅极绝缘层322的制作过程与第一栅极绝缘层321的制作过程类似，这里不再赘述，只是在构图工艺中还包括制作贯穿第一栅极绝缘层321和第二栅极绝缘层322的过孔，该过孔用于将后续制作的第二栅极与第一栅极311电连接。接着，在制作有第二栅极绝缘层322的衬底基板上通过构图工艺制作第二栅极312，第二栅极312的制作过程与第一栅极311的制作过程类似，这里不再赘述。
如图3(b)所示，本发明具体实施例在衬底基板10上通过构图工艺依次制作第一栅极层311和第一栅极绝缘层321，第一栅极层311和第一栅极绝缘层321的制作方法与现有技术相同，这里不再赘述。
接着，在完成上述步骤的衬底基板上通过构图工艺制作源极14，源极14的制作过程与图3(a)中漏极15的制作过程类似，这里不再赘述。
接着，在完成上述步骤的衬底基板上通过构图工艺制作与源极14接触的第一掺杂非晶硅层201，第一掺杂非晶硅层201的制作过程与图3(a)中第一掺杂非晶硅层201的制作过程类似，这里不再赘述。
接着，在完成上述步骤的衬底基板上通过构图工艺制作非掺杂非晶硅层200，优选地，非掺杂非晶硅层200的断面呈台阶状，当然，在实际制作过程中，非掺杂非晶硅层200的断面可以呈正Z字型或呈反Z字型，本发明具体实施例中仅以图3(b)中非掺杂非晶硅层200的断面呈反Z字型为例，非掺杂非晶硅层200的制作过程与图3(a)中非掺杂非晶硅层200的制作过程类似，这里不再赘述。
接着，在完成上述步骤的衬底基板上通过构图工艺制作第二掺杂非晶硅层202，第二掺杂非晶硅层202的制作过程与图3(a)中第二掺杂非晶硅层202的制作过程类似，这里不再赘述。
接着，在完成上述步骤的衬底基板上通过构图工艺制作漏极15，漏极15与第二掺杂非晶硅层202接触，漏极15的制作过程与图3(a)中源极14的制作过程类似，这里不再赘述。
优选地，为了更好的驱动本发明具体实施例中的薄膜晶体管，本发明具体实施例在制作完成漏极15后，还包括：在制作有漏极15的衬底基板上通过构图工艺制作第二栅极绝缘层322，在制作有第二栅极绝缘层322的衬底基板上通过构图工艺制作第二栅极312，第二栅极312通过贯穿第一栅极绝缘层321和第二栅极绝缘层322的过孔与第一栅极311电连接。
综上所述，本发明具体实施例提供一种薄膜晶体管及其制作方法，薄膜晶体管包括位于衬底基板上的栅极、栅极绝缘层、源极、漏极和有源层，其中，所述有源层包括非掺杂非晶硅层、第一掺杂非晶硅层和第二掺杂非晶硅层，所述源极/漏极与所述第一掺杂非晶硅层接触，所述漏极/源极与所述第二掺杂非晶硅层接触，所述源极和所述漏极位于不同的水平面上，且所述源极与所述漏极之间通过所述非掺杂非晶硅层隔开，由于本发明具体实施例中薄膜晶体管的源极和漏极之间通过非掺杂非晶硅层隔开，薄膜晶体管W/L中的L值的大小是通过非掺杂非晶硅层的厚度大小控制，与现有技术L值受曝光工艺控制无法进一步减小相比，本发明具体实施例中非掺杂非晶硅层的厚度不受曝光工艺的影响，L值可以减小，从而减小薄膜晶体管的尺寸。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种薄膜晶体管，包括位于衬底基板上的栅极、栅极绝缘层、源极、漏极和有源层，其特征在于，所述有源层包括非掺杂非晶硅层、第一掺杂非晶硅层和第二掺杂非晶硅层；
所述源极与所述第一掺杂非晶硅层接触，所述漏极与所述第二掺杂非晶硅层接触；或，所述漏极与所述第一掺杂非晶硅层接触，所述源极与所述第二掺杂非晶硅层接触；
所述源极和所述漏极位于不同的水平面上，且所述源极与所述漏极之间通过所述非掺杂非晶硅层隔开。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述非掺杂非晶硅层的断面呈台阶状，所述台阶包括竖直部分、第一水平部分和第二水平部分，所述第一掺杂非晶硅层位于所述第一水平部分的上方或下方，所述第二掺杂非晶硅层位于所述第二水平部分的下方或上方，所述源极和所述漏极之间通过所述竖直部分隔开；其中：
所述断面指沿垂直于所述衬底基板，且由所述源极指向所述漏极方向的截面。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极为第一栅极，所述栅极绝缘层为第一栅极绝缘层，所述衬底基板上依次设置第一栅极、第一栅极绝缘层、漏极、第一掺杂非晶硅层、非掺杂非晶硅层、第二掺杂非晶硅层和源极。
4.根据权利要求3所述的薄膜晶体管，其特征在于，还包括依次位于所述源极上的第二栅极绝缘层和第二栅极，其中，所述第二栅极通过贯穿所述第一栅极绝缘层和所述第二栅极绝缘层的过孔与所述第一栅极电连接。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极为第一栅极，所述栅极绝缘层为第一栅极绝缘层，所述衬底基板上依次设置第一栅极、第一栅极绝缘层、源极、第一掺杂非晶硅层、非掺杂非晶硅层、第二掺杂非晶硅层和漏极。
6.根据权利要求5所述的薄膜晶体管，其特征在于，还包括依次位于所述漏极上的第二栅极绝缘层和第二栅极，其中，所述第二栅极通过贯穿所述第一栅极绝缘层和所述第二栅极绝缘层的过孔与所述第一栅极电连接。
7.根据权利要求4或6所述的薄膜晶体管，其特征在于，还包括位于所述第二栅极上的钝化层。
8.一种阵列基板，其特征在于，所述阵列基板包括权利要求1-7任一权项所述的薄膜晶体管。
9.一种显示装置，其特征在于，所述显示装置包括权利要求8所述的阵列基板。
10.一种薄膜晶体管的制作方法，其特征在于，所述方法包括：
在衬底基板上通过构图工艺依次制作第一栅极层和第一栅极绝缘层；
在完成上述步骤的衬底基板上通过构图工艺制作漏极；
在完成上述步骤的衬底基板上通过构图工艺制作与所述漏极接触的第一掺杂非晶硅层；
在完成上述步骤的衬底基板上通过构图工艺制作非掺杂非晶硅层；
在完成上述步骤的衬底基板上通过构图工艺制作第二掺杂非晶硅层，使得所述第二掺杂非晶硅层与后续制作的源极接触；
在完成上述步骤的衬底基板上通过构图工艺制作源极，其中，所述源极与所述漏极之间通过所述非掺杂非晶硅层隔开；
或，
在衬底基板上通过构图工艺依次制作第一栅极层和第一栅极绝缘层；
在完成上述步骤的衬底基板上通过构图工艺制作源极；
在完成上述步骤的衬底基板上通过构图工艺制作与所述源极接触的第一掺杂非晶硅层；
在完成上述步骤的衬底基板上通过构图工艺制作非掺杂非晶硅层；
在完成上述步骤的衬底基板上通过构图工艺制作第二掺杂非晶硅层，使得所述第二掺杂非晶硅层与后续制作的漏极接触；
在完成上述步骤的衬底基板上通过构图工艺制作漏极，其中，所述漏极与所述源极之间通过所述非掺杂非晶硅层隔开。
11.根据权利要求10所述的方法，其特征在于，所述在完成上述步骤的衬底基板上通过构图工艺制作源极，或，所述在完成上述步骤的衬底基板上通过构图工艺制作漏极之后，所述方法还包括：
在制作有所述源极或所述漏极的衬底基板上通过构图工艺制作第二栅极绝缘层；
在完成上述步骤的衬底基板上通过构图工艺制作第二栅极，其中，所述第二栅极通过贯穿所述第一栅极绝缘层和所述第二栅极绝缘层的过孔与所述第一栅极电连接。
CN201510203148.XA 2015-04-24 2015-04-24 一种薄膜晶体管及其制作方法、阵列基板、显示装置 Active CN104779301B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510203148.XA CN104779301B (zh) 2015-04-24 2015-04-24 一种薄膜晶体管及其制作方法、阵列基板、显示装置
US15/097,740 US9923067B2 (en) 2015-04-24 2016-04-13 Thin-film transistor and method for fabricating the same, array substrate and method for fabricating the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510203148.XA CN104779301B (zh) 2015-04-24 2015-04-24 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN104779301A CN104779301A (zh) 2015-07-15
CN104779301B true CN104779301B (zh) 2017-10-27

Family

ID=53620665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510203148.XA Active CN104779301B (zh) 2015-04-24 2015-04-24 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Country Status (2)

Country Link
US (1) US9923067B2 (zh)
CN (1) CN104779301B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870198B (zh) * 2016-05-11 2020-03-31 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN106409840B (zh) * 2016-10-20 2019-03-26 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、其制作方法及显示面板
KR20190032681A (ko) * 2017-09-18 2019-03-28 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 표시 장치
CN109103206B (zh) 2018-08-22 2021-03-19 京东方科技集团股份有限公司 薄膜晶体管结构、阵列基板和薄膜晶体管结构的制造方法
CN113658869B (zh) * 2021-08-16 2023-07-25 成都京东方光电科技有限公司 薄膜晶体管及其制作方法、显示器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1892766A1 (fr) * 2006-08-25 2008-02-27 Commissariat A L'energie Atomique Procedé de realisation d'un dispositif comportant une structure dotée d'un ou plusieurs micro-fils ou nano-fils à base d'un compose de SI et de GE, par condensation germanium.
CN104160482A (zh) * 2011-12-28 2014-11-19 英特尔公司 用于减小纳米线晶体管中的寄生电阻的触点技术和配置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60206174A (ja) * 1984-03-30 1985-10-17 Seiko Instr & Electronics Ltd 薄膜トランジスタ
JP2005136017A (ja) * 2003-10-29 2005-05-26 Hitachi Displays Ltd 表示装置
GB0409439D0 (en) * 2004-04-28 2004-06-02 Koninkl Philips Electronics Nv Thin film transistor
US7507648B2 (en) * 2005-06-30 2009-03-24 Ramesh Kakkad Methods of fabricating crystalline silicon film and thin film transistors
US7569886B2 (en) * 2007-03-08 2009-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacture method thereof
KR101579135B1 (ko) * 2008-12-03 2015-12-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
WO2011151955A1 (ja) * 2010-05-31 2011-12-08 シャープ株式会社 半導体素子、薄膜トランジスタ基板及び表示装置
CN103996683B (zh) * 2014-05-29 2015-02-18 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1892766A1 (fr) * 2006-08-25 2008-02-27 Commissariat A L'energie Atomique Procedé de realisation d'un dispositif comportant une structure dotée d'un ou plusieurs micro-fils ou nano-fils à base d'un compose de SI et de GE, par condensation germanium.
CN104160482A (zh) * 2011-12-28 2014-11-19 英特尔公司 用于减小纳米线晶体管中的寄生电阻的触点技术和配置

Also Published As

Publication number Publication date
US20160315158A1 (en) 2016-10-27
US9923067B2 (en) 2018-03-20
CN104779301A (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
CN104779301B (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN103472646B (zh) 一种阵列基板及其制备方法和显示装置
CN105489552B (zh) Ltps阵列基板的制作方法
DE102015116281B4 (de) Niedertemperatur-Polysilizium-Anordnungssubstrat und Bildungsverfahren hierfür
CN103268878B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN104538307B (zh) 一种用于制作多晶硅薄膜晶体管的方法
DE112015007141B4 (de) Array-Substrat für eine Flüssigkristall-Anzeigetafel und dessen Herstellungsverfahren
CN104317097A (zh) 一种coa基板及其制作方法和显示装置
CN102148259A (zh) 薄膜晶体管、阵列基板及其制造方法和液晶显示器
CN105702687A (zh) Tft基板及其制作方法
CN107565049A (zh) Amoled显示面板及其制备方法
CN105529366A (zh) 金属氧化物薄膜晶体管及其制造方法
CN103346159B (zh) 一种阵列基板及其制造方法、显示装置
CN106020544B (zh) 一种触控显示面板及其制作方法、触控显示装置
CN203422543U (zh) 一种阵列基板和显示装置
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN203480182U (zh) 一种阵列基板和显示装置
CN104576527B (zh) 一种阵列基板的制备方法
CN204129400U (zh) 一种coa基板和显示装置
CN103715135A (zh) 一种过孔及其制作方法、阵列基板
CN107591413A (zh) 一种tft基板的制备方法、tft基板以及oled显示面板
CN104779203A (zh) 一种阵列基板及其制造方法、显示装置
CN109524356B (zh) 一种阵列基板的制造方法、阵列基板及显示面板
CN108598086A (zh) Tft阵列基板的制作方法及tft阵列基板
DE112012005832T5 (de) Herstellungsverfahren für ein Dünnfilmtransistorarraysubstrat

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant