CN106409840B - 一种薄膜晶体管阵列基板、其制作方法及显示面板 - Google Patents

一种薄膜晶体管阵列基板、其制作方法及显示面板 Download PDF

Info

Publication number
CN106409840B
CN106409840B CN201610916022.1A CN201610916022A CN106409840B CN 106409840 B CN106409840 B CN 106409840B CN 201610916022 A CN201610916022 A CN 201610916022A CN 106409840 B CN106409840 B CN 106409840B
Authority
CN
China
Prior art keywords
amorphous silicon
silicon layer
layer
film transistor
underlay substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610916022.1A
Other languages
English (en)
Other versions
CN106409840A (zh
Inventor
白金超
刘建涛
郭会斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610916022.1A priority Critical patent/CN106409840B/zh
Publication of CN106409840A publication Critical patent/CN106409840A/zh
Application granted granted Critical
Publication of CN106409840B publication Critical patent/CN106409840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1604—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管阵列基板、其制作方法及显示面板，在薄膜晶体管中设置由碳纳米管半导体层和非掺杂非晶硅层组成的有源层，并且将非掺杂非晶硅层设置于碳纳米管半导体层与源极和漏极之间。这样，在薄膜晶体管打开时，主要通过有源层中的碳纳米管半导体层导电，碳纳米管半导体层具有较高的电子迁移率，并形成较大的开态电流，在薄膜晶体管关闭时，漏电流主要通过有源层中的非掺杂非晶硅层进行释放，具有较小的漏电流，从而使薄膜晶体管具有较高的开关电流比。

Description

一种薄膜晶体管阵列基板、其制作方法及显示面板
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管阵列基板、其制作方法及显示面板。
背景技术
随着全球信息社会的兴起增加了对各种显示装置的需求。因此，对各种平面显示装置的研究和开发投入了很大的努力，如液晶显示器(LCD)、等离子显示板(PDP)、场致发光显示器(ELD)以及真空荧光显示器(VFD)。
薄膜晶体管(Thin Film Transistor，TFT)是现代微电子技术中的一种关键性电子组件，目前已经被广泛的应用于平板显示器等领域。在实际应用中，对薄膜晶体管的要求是希望得到较大的开关电流比。影响上述开关电流比的因素除薄膜晶体管的制备工艺外，薄膜晶体管中的有源层中半导体材料的载流子迁移率为影响开关电流比的最重要的影响因素之一。
现有技术中，薄膜晶体管中形成有源层的材料为非晶硅或多晶硅。以非晶硅作为有源层的非晶硅薄膜晶体管的制备技术较为成熟，但在非晶硅薄膜晶体管中，由于有源层中通常含有大量的悬挂键，使得载流子的迁移率很低，从而导致薄膜晶体管的响应速度较慢。以多晶硅作为有源层的薄膜晶体管相对于以非晶硅作为有源层的薄膜晶体管，具有较高的载流子迁移率，但多晶硅薄膜晶体管低温制备成本较高，方法较复杂，且多晶硅薄膜晶体管的关态电流较大。
发明内容
鉴于此，有必要提供一种薄膜晶体管阵列基板、其制作方法及显示面板，以解决现有的薄膜晶体管中，要么有源层中载流子的迁移率较低，导致薄膜晶体管的响应速度较慢，要么制备成本较高，方法较复杂，关态电流较大等问题。
为了达到上述目的，本发明实施例提供一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括衬底基板及位于所述衬底基板上的多个薄膜晶体管，所述薄膜晶体管包括位于衬底基板上的栅极、栅极绝缘层、源极、漏极和有源层，所述源极和所述漏极分别与所述有源层接触，所述有源层包括碳纳米管半导体层和非掺杂非晶硅层，所述非掺杂非晶硅层位于所述碳纳米管半导体层与所述源极和所述漏极之间。
本发明还提供一种显示面板，所述显示面板包括一薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括衬底基板及位于所述衬底基板上的多个薄膜晶体管，所述薄膜晶体管包括位于衬底基板上的栅极、栅极绝缘层、源极、漏极和有源层，所述源极和所述漏极分别与所述有源层接触，所述有源层包括碳纳米管半导体层和非掺杂非晶硅层，所述非掺杂非晶硅层位于所述碳纳米管半导体层与所述源极和所述漏极之间。
本发明还提供一种薄膜晶体管阵列基板的制作方法，所述方法包括：
提供一衬底基板；
在所述衬底基板上形成多个薄膜晶体管，所述薄膜晶体管包括栅极和栅极绝缘层、源极、漏极和有源层，所述源极和所述漏极分别与所述有源层接触，所述有源层包括碳纳米管半导体层和非掺杂非晶硅层，所述非掺杂非晶硅层位于所述碳纳米管半导体层与所述源极和所述漏极之间。
本发明实施例提供的薄膜晶体管阵列基板、其制作方法及显示面板，在薄膜晶体管中设置由碳纳米管半导体层和非掺杂非晶硅层组成的有源层，并且将非掺杂非晶硅层设置于碳纳米管半导体层与源极和漏极之间。这样，在薄膜晶体管打开时，主要通过有源层中的碳纳米管半导体层导电，碳纳米管半导体层具有较高的电子迁移率，并形成较大的开态电流，在薄膜晶体管关闭时，漏电流主要通过有源层中的非掺杂非晶硅层进行释放，具有较小的漏电流，从而使薄膜晶体管具有较高的开关电流比。
附图说明
图1为本发明一较佳实施例提供的一种显示装置的立体图；
图2为图1中II-II处所示的部分剖面图；
图3至图6为本发明一较佳实施方式所提供的薄膜晶体管阵列基板的制作过程中的剖面图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
如图1所示，图1为本发明一较佳实施例提供的一种显示装置的立体图。所述显示装置100包括第一基板10、与所述第一基板10相对设置的第二基板20及位于所述第一基板10与所述第二基板20之间的液晶层30。所述显示装置100还包括一显示区101及围绕所述显示区101的周边区102，所述显示区101用于实现所述显示装置的显示功能。
本实施方式中，所述第一基板为薄膜晶体管阵列基板，所述第二基板为彩色滤光片基板，但并不局限于此，在其他实施方式中，所述第一基板也可以为彩色滤光片基板，所述第二基板也可以为薄膜晶体管阵列基板。下文中，第一基板均称呼为薄膜晶体管阵列基板。
请同时参阅图2，图2为图1中II-II处所示的部分剖面图。所述薄膜晶体管阵列基板10包括多个薄膜晶体管11、衬底基板12、钝化层13及像素电极14。多个所述薄膜晶体管11位于所述衬底基板12上，所述钝化层13覆盖薄膜晶体管11及所述衬底基板12，所述像素电极14设置于所述钝化层13上并与所述薄膜晶体管11电连接。
所述薄膜晶体管11包括栅极111、栅极绝缘层112、源极113、漏极114和有源层115，所述栅极111设置于所述衬底基板12上，所述栅极绝缘层112覆盖所述栅极111及所述衬底基板12，所述有源层115位于所述栅极绝缘层112上并对应设置于所述栅极111的上方，所述源极113及所述漏极114位于所述有源层115上且与所述有源层115接触，所述源极113及所述漏极114分别设置于所述有源层115的相对两端。
所述钝化层13包括接触孔131，所述接触孔131位于所述漏极114上方，并与所述漏极114对应设置，所述像素电极14通过所述接触孔131与所述漏极114电性连接。所述薄膜晶体管阵列基板10还包括与所述像素电极14绝缘设置的公共电极层(图未示)。
所述显示装置可以为：液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板。
本实施方式中，所述衬底基板12可以为透光(如玻璃、石英或类似物)或不透光(如芯片、陶瓷或类似物)的刚性无机材质，亦可以为塑胶、橡胶、聚酯或聚碳酸酯等可挠性有机材质。
本实施方式中，所述像素电极14的材料优选为透明导电材质，如氧化铟锡、氧化铟锌或类似物等。
所述有源层115包括碳纳米管半导体层1151和非掺杂非晶硅层1152，所述碳纳米管半导体层1151位于所述非掺杂非晶硅层1152与所述栅极绝缘层112之间，所述非掺杂非晶硅层1152位于所述碳纳米管半导体层1151与所述源极113和所述漏极114之间。所述碳纳米管半导体层1151在所述衬底基板12上的投影与所述非掺杂非晶硅层1152在所述衬底基板12上的投影重合。
所述源极113和所述漏极114在所述衬底基板12上的投影位于所述非掺杂非晶硅层1152在所述衬底基板上的投影内，同时，由于所述碳纳米管半导体层1151在所述衬底基板12上的投影与所述非掺杂非晶硅层1152在所述衬底基板12上的投影重合，所以所述源极113和所述漏极114在所述衬底基板12上的投影同样位于所述碳纳米管半导体层1151在所述衬底基板12上的投影内。
所述有源层115还包括第一掺杂非晶硅层1153和第二掺杂非晶硅层1154，所述第一掺杂非晶硅层1153位于所述源极113与所述非掺杂非晶硅层1152之间，所述第二掺杂非晶硅层1154位于所述漏极114与所述非掺杂非晶硅层1152之间，所述第一掺杂非晶硅层1153与所述第二掺杂非晶硅层1154分别位于所述非掺杂非晶硅层1152的两端，所述第一掺杂非晶硅层1153与所述第二掺杂非晶硅层1154间隔一定距离设置。
优选地，所述第一掺杂非晶硅层1153在所述衬底基板12上的投影与所述源极113在所述衬底基板12上的投影重合；所述第二掺杂非晶硅层1154在所述衬底基板12上的投影与所述漏极114在所述衬底基板上的投影重合。
请同时参阅图3至图6，为本发明一较佳实施方式提供的薄膜晶体管阵列基板的制作方法，该方法包括如下步骤：
步骤101、提供一衬底基板22。
其中，所述衬底基板22可以为透光(如玻璃、石英或类似物)或不透光(如芯片、陶瓷或类似物)的刚性无机材质，亦可以为塑胶、橡胶、聚酯或聚碳酸酯等可挠性有机材质。
步骤102、在所述衬底基板22上形成多个薄膜晶体管21。所述薄膜晶体管21包括栅极211和栅极绝缘层212、源极213、漏极214和有源层215，所述源极213和所述漏极214分别与所述有源层215接触，所述有源层215包括碳纳米管半导体层2151和非掺杂非晶硅层2152，所述非掺杂非晶硅层2152位于所述碳纳米管半导体层2151与所述源极213和所述漏极214之间。
所述栅极211位于所述衬底基板22上，所述栅极绝缘层212覆盖所述栅极211及所述衬底基板22，所述有源层215位于所述栅极绝缘层212上并对应设置于所述栅极211的上方，所述源极213及所述漏极214位于所述有源层215上且分别设置于所述有源层215的相对两端。
形成所述薄膜晶体管21的步骤如下：
步骤1021、请参阅图3，首先在所述衬底基板22上形成所述栅极211及覆盖所述栅极211和所述衬底基板22的栅极绝缘层212。具体的，可以是在所述衬底基板22上形成一第一金属层及第一光阻层，并通过一掩膜板图案化所述第一金属层，以得到所述栅极211，再在所述栅极211上铺设一栅极绝缘层212，使所述栅极绝缘层212覆盖所述栅极211及所述衬底基板22。
步骤1022、请参阅图4，在所述栅极绝缘层212上形成所述碳纳米管半导体层2151。具体的，可以是在所述栅极绝缘层212上通过自组装技术、催化裂解法,激光蒸发法等方法在TFT沟道位置形成所述碳纳米管半导体层2151。
步骤1023，请参阅图5，在所述碳纳米管半导体层2151上形成非掺杂非晶硅层2152、第一掺杂非晶硅层2153和第二掺杂非晶硅层2154。具体的，可以是在所述衬底基板22上分别形成非掺杂非晶硅和掺杂非晶硅，然后通过曝光和蚀刻等工艺，以得到所述非掺杂非晶硅层2152、所述第一掺杂非晶硅层2153和所述第二掺杂非晶硅层2154。所述第一掺杂非晶硅层2153与所述第二掺杂非晶硅层2154分别位于所述非掺杂非晶硅层2152的两端，所述第一掺杂非晶硅层2153与所述第二掺杂非晶硅层2154间隔一定距离设置。
所述碳纳米管半导体层2151、所述非掺杂非晶硅层2152及所述第一掺杂非晶硅层2153、所述第二掺杂非晶硅层2154构成了所述有源层215。
所述碳纳米管半导体层2151在所述衬底基板22上的投影与所述非掺杂非晶硅层2152在所述衬底基板22上的投影重合。
步骤1024、请参阅图6，分别在所述第一掺杂非晶硅层2153和所述第二掺杂非晶硅层2154上形成源极213和漏极214。具体的，可以是现在所述衬底基板上铺设一层第二金属层，然后通过一掩膜板图案化第二金属层，以得到所述源极213及所述漏极214。
所述第一掺杂非晶硅层1153位于所述源极113与所述非掺杂非晶硅层1152之间，所述第二掺杂非晶硅层1154位于所述漏极114与所述非掺杂非晶硅层1152之间。
所述源极213和所述漏极214在所述衬底基板22上的投影位于所述非掺杂非晶硅层2152在所述衬底基板上的投影内，同时，由于所述碳纳米管半导体层2151在所述衬底基板22上的投影与所述非掺杂非晶硅层2152在所述衬底基板22上的投影重合，所以所述源极213和所述漏极214在所述衬底基板22上的投影同样位于所述碳纳米管半导体层2151在所述衬底基板22上的投影内。
所述第一掺杂非晶硅层1153在所述衬底基板12上的投影与所述源极113在所述衬底基板12上的投影重合；所述第二掺杂非晶硅层1154在所述衬底基板12上的投影与所述漏极114在所述衬底基板上的投影重合。
本发明实施例提供的薄膜晶体管阵列基板、其制作方法及显示面板，在薄膜晶体管中设置由碳纳米管半导体层和非掺杂非晶硅层组成的有源层，并且将非掺杂非晶硅层设置于碳纳米管半导体层与源极和漏极之间。这样，在薄膜晶体管打开时，主要通过有源层中的碳纳米管半导体层导电，碳纳米管半导体层具有较高的电子迁移率，并形成较大的开态电流，在薄膜晶体管关闭时，漏电流主要通过有源层中的非掺杂非晶硅层进行释放，具有较小的漏电流，从而使薄膜晶体管具有较高的开关电流比。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括衬底基板及位于所述衬底基板上的多个薄膜晶体管，所述薄膜晶体管包括位于衬底基板上的栅极、栅极绝缘层、源极、漏极和有源层，所述源极和所述漏极分别与所述有源层接触，其特征在于，所述有源层包括碳纳米管半导体层和非掺杂非晶硅层，所述非掺杂非晶硅层位于所述碳纳米管半导体层与所述源极和所述漏极之间，
所述碳纳米管半导体层在所述衬底基板上的投影与所述非掺杂非晶硅层在所述衬底基板上的投影重合，所述源极和所述漏极在所述衬底基板上的投影位于所述非掺杂非晶硅层在所述衬底基板上的投影内。
2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述有源层还包括第一掺杂非晶硅层和第二掺杂非晶硅层，所述第一掺杂非晶硅层位于所述源极与所述非掺杂非晶硅层之间，所述第二掺杂非晶硅层位于所述漏极与所述非掺杂非晶硅层之间，且所述第一掺杂非晶硅层和第二掺杂非晶硅层间隔设置。
3.如权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述第一掺杂非晶硅层在所述衬底基板上的投影与所述源极在所述衬底基板上的投影重合；所述第二掺杂非晶硅层在所述衬底基板上的投影与所述漏极在所述衬底基板上的投影重合。
4.一种显示装置，其特征在于，包括如权利要求1至3中任一项所述的阵列基板。
5.一种薄膜晶体管阵列基板的制作方法，其特征在于，所述方法包括：
提供一衬底基板；
在所述衬底基板上形成多个薄膜晶体管，所述薄膜晶体管包括栅极和栅极绝缘层、源极、漏极和有源层，所述源极和所述漏极分别与所述有源层接触，所述有源层包括碳纳米管半导体层和非掺杂非晶硅层，所述非掺杂非晶硅层位于所述碳纳米管半导体层与所述源极和所述漏极之间，所述碳纳米管半导体层在所述衬底基板上的投影与所述非掺杂非晶硅层在所述衬底基板上的投影重合，所述源极和所述漏极的在所述衬底基板上的投影与所述非掺杂非晶硅层在所述衬底基板上的投影内。
6.如权利要求5所述的制作方法，其特征在于，形成所述有源层还包括：
在所述源极与所述非掺杂非晶硅层之间形成第一掺杂非晶硅层，在所述漏极与所述非掺杂非晶硅层之间形成第二掺杂非晶硅层，且所述第一掺杂非晶硅层和第二掺杂非晶硅层间隔设置。
7.如权利要求6所述的制作方法，其特征在于，所述第一掺杂非晶硅层在所述衬底基板上的投影与所述源极在所述衬底基板上的投影重合；所述第二掺杂非晶硅层在所述衬底基板上的投影与所述漏极在所述衬底基板上的投影重合。
CN201610916022.1A 2016-10-20 2016-10-20 一种薄膜晶体管阵列基板、其制作方法及显示面板 Active CN106409840B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610916022.1A CN106409840B (zh) 2016-10-20 2016-10-20 一种薄膜晶体管阵列基板、其制作方法及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610916022.1A CN106409840B (zh) 2016-10-20 2016-10-20 一种薄膜晶体管阵列基板、其制作方法及显示面板

Publications (2)

Publication Number Publication Date
CN106409840A CN106409840A (zh) 2017-02-15
CN106409840B true CN106409840B (zh) 2019-03-26

Family

ID=58012427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610916022.1A Active CN106409840B (zh) 2016-10-20 2016-10-20 一种薄膜晶体管阵列基板、其制作方法及显示面板

Country Status (1)

Country Link
CN (1) CN106409840B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109301023B (zh) * 2018-09-30 2021-01-22 京东方科技集团股份有限公司 光电二极管及其制备方法、平板探测器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582451A (zh) * 2008-05-16 2009-11-18 清华大学 薄膜晶体管
CN102394242A (zh) * 2011-11-29 2012-03-28 武汉大学 非晶氧化铟锌/碳纳米管复合薄膜晶体管及其制备方法
CN102983176A (zh) * 2011-08-03 2013-03-20 伊格尼斯创新公司 包括纳米导体层的薄膜晶体管
CN104779301A (zh) * 2015-04-24 2015-07-15 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582451A (zh) * 2008-05-16 2009-11-18 清华大学 薄膜晶体管
CN102983176A (zh) * 2011-08-03 2013-03-20 伊格尼斯创新公司 包括纳米导体层的薄膜晶体管
CN102394242A (zh) * 2011-11-29 2012-03-28 武汉大学 非晶氧化铟锌/碳纳米管复合薄膜晶体管及其制备方法
CN104779301A (zh) * 2015-04-24 2015-07-15 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Also Published As

Publication number Publication date
CN106409840A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
US9911762B2 (en) Display device
US20170160841A1 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
CN207216226U (zh) 显示装置
KR101999907B1 (ko) 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법
CN107204309B (zh) 双栅极金属氧化物半导体tft基板的制作方法及其结构
CN105470262A (zh) 薄膜晶体管基板及使用薄膜晶体管基板的显示设备
US9741752B1 (en) Method for manufacturing TFT substrate
US9368634B2 (en) Display panel, thin film transistor and method of fabricating the same
CN104201152A (zh) 制作显示面板的方法
KR20180098621A (ko) 저온 폴리실리콘 어레이 기판의 제조방법
CN103700707A (zh) 薄膜晶体管、阵列基板及其制备方法、显示装置
CN106098699A (zh) 一种阵列基板、其制作方法、显示面板及其制作方法
CN109696781A (zh) 阵列基板、阵列基板的制作方法和显示装置
CN109713043A (zh) 薄膜晶体管及其制造方法、阵列基板、电子装置
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
TW201721863A (zh) 顯示裝置
CN101964309B (zh) 薄膜晶体管的制造方法
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN101976650B (zh) 薄膜晶体管及其制造方法
US9373683B2 (en) Thin film transistor
CN111627936B (zh) 一种阵列基板及其制备方法和远程触控液晶显示装置
CN106409840B (zh) 一种薄膜晶体管阵列基板、其制作方法及显示面板
CN203367291U (zh) 一种阵列基板、显示面板及显示装置
CN111129033B (zh) 阵列基板及其制备方法
CN105789325B (zh) 薄膜晶体管、薄膜晶体管的制备方法及cmos器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant