CN104766573A - 一种栅极驱动电路及显示装置 - Google Patents

Abstract

本发明公开了一种栅极驱动电路，其包括多级栅极驱动单元，每级栅极驱动单元包括第一开关元件至第十七开关元件。每级栅极驱动单元接收第一时钟信号，其中，第十开关元件、第十二开关元件、第十四开关元件、第十六开关元件构成第一稳定单元，第十一开关元件、第十三开关元件、第十五开关元件、第十七开关元件构成第二稳定单元。本发明还提供一种显示装置。本发明的栅极驱动电路及使用其的显示装置，且起稳定作用的开关元件与起输出栅极驱动信号的开关元件接收不同的时钟信号，使得栅极驱动电路的输出能力强，且栅极驱动电路包括两个稳定单元，稳定性好。

Description

一种栅极驱动电路及显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种栅极驱动电路及显示装置。

背景技术

液晶显示装置(Liquid Crystal Display，LCD)具备轻薄、节能、无辐射等诸多优点，因此已经逐渐取代传统的阴极射线管(CRT)显示器。目前液晶显示器被广泛地应用于高清晰数字电视、台式计算机、个人数字助理(PDA)、笔记本电脑、移动电话、数码相机等电子设备中。

以薄膜晶体管(Thin Film Transistor，TFT)液晶显示装置为例，其包括：液晶显示面板和驱动电路，其中，液晶显示面板包括多条栅极线与多条数据线，且相邻的两条栅极线与相邻的两条数据线交叉形成一个像素单元，每个像素单元至少包括一个薄膜晶体管。驱动电路包括栅极驱动电路(gate drive circuit)和源极驱动电路(source drivecircuit)。随着生产者对液晶显示装置的低成本化追求以及制造工艺的提高，原本设置于液晶显示面板以外的驱动电路集成芯片被设置于液晶显示面板的玻璃基板上成为了可能，例如，将栅极驱动集成电路设置于阵列基板(Gate IC in Array，GIA)上从而简化液晶显示装置的制造过程，并降低生产成本。

液晶显示面板与驱动电路的基本工作原理为：栅极驱动电路通过与栅极线电性连接的上拉晶体管向栅极线送出栅极驱动信号，依序将每一行的TFT打开，然后由源极驱动电路同时将一整行的像素单元充电到各自所需的电压，以显示不同的灰阶。即首先由第一行的栅极驱动电路通过其上拉晶体管将第一行的薄膜晶体管打开，然后由源极驱动电路对第一行的像素单元进行充电。第一行的像素单元充好电时，栅极驱动电路便将该行薄膜晶体管关闭，然后第二行的栅极驱动电路通过其上拉晶体管将第二行的薄膜晶体管打开，再由源极驱动电路对第二行的像素单元进行充放电。如此依序下去，当充好了最后一行的像素单元，便又重新从第一行开始充电。

但是，对大尺寸的液晶显示面板而言，其栅极驱动电路驱动的负载很大，且对显示的均一性要求较高，这样就要求栅极驱动电路输出电压值较大且稳定的栅极驱动信号，现有技术一般采用增加栅极驱动电路中的开关元件、电容的数目和大小来解决上述问题，但上述方法不利于液晶显示装置的窄边框的设计，且功耗大。

发明内容

本发明要解决的主要技术问题是提供一种栅极驱动电路，其能在输出电压值较大且稳定的栅极驱动信号的同时，有利于窄边框的设计，且功耗小。

为解决上述技术问题，本发明提供了一种栅极驱动电路，其包括多个栅极驱动单元，所述每级栅极驱动单元包括第一开关元件、第二开关元件、第三开关元件、第四开关元件、第五开关元件、第六开关元件、第七开关元件、第八开关元件、第九开关元件、第十开关元件、第十一开关元件、第十二开关元件、第十三开关元件、第十四开关元件、第十五开关元件、第十六开关元件、第十七开关元件。

其中，第一开关元件包括第一通路端、第一控制端、第二通路端，所述第一通路端接收参考高电压，所述第一控制端接收第一脉冲信号。第二开关元件包括第三通路端、第二控制端、第四通路端，所述第三通路端接收第一时钟信号，所述第二控制端与所述第一开关元件的第二通路端相连，并通过第一电容与所述第四通路端相连，所述第四通路端为每级栅极驱动单元的输出端。第三开关元件包括第五通路端、第三控制端、第六通路端，所述第五通路端与所述第一开关元件的第二通路端相连，所述第三控制端接收第二脉冲信号，第六通路端接收第一参考低电压。第四开关元件包括第七通路端、第四控制端、第八通路端，所述第七通路端接收的第二参考低电压，所述第四控制端接收所述第二脉冲信号。第五开关元件包括第九通路端、第五控制端、第十通路端，所述第九通路端接收所述第二参考低电压，所述第五控制端接收所述第二脉冲信号。第六开关元件包括第十一通路端、第六控制端、第十二通路端，所述第十一通路端接收所述第二参考低电压，所述第六控制端与所述第一开关元件的第二控制端相连，第十二通路端与所述第四开关元件的第八通路端相连。

第七开关元件包括第十三通路端、第七控制端、第十四通路端，所述第十三通路端接收所述第二参考低电压，所述第七控制端与所述第一开关元件的第二控制端相连，所述第十四通路端与所述第五开关元件的第十通路端相连。第八开关元件包括第十五通路端、第八控制端、第十六通路端，所述第十五通路端与所述第四开关元件的第八通路端相连，所述第八控制端接收所述第一脉冲信号，所述第十六通路端接收所述第二参考低电压。第九开关元件包括第十七通路端、第九控制端、第十八通路端，所述第十七通路端与所述第五开关元件的第十通路端相连，所述第九控制端接收所述第一脉冲信号，所述第十八通路端接收所述第二参考低电压。第十开关元件包括第十九通路端、第十控制端、第二十通路端，所述第十九通路端及所述第十控制端接收第一稳定信号，所述第二十通路端与所述第四开关元件的第八通路端相连。第十一开关元件包括第二十一通路端、第十一控制端、第二十二通路端，所述第二十一通路端与所述第五开关元件的第十通路端相连，所述第十一控制端及所述第二十二通路端接收第二稳定信号。第十二开关元件包括第二十三通路端、第十二控制端、第二十四通路端，所述第二十三通路端接收所述第二参考低电压，所述第十二控制端接收所述第一稳定信号，所述第二十四通路端与所述第十一开关元件的第二十一通路端相连。及第十三开关元件包括第二十五通路端、第十三控制端、第二十六通路端，所述第二十五通路端与所述第十开关元件的第二十通路端相连，所述第十三控制端接收所述第二稳定信号，所述第二十六通路端接收所述第二参考低电压。第十四开关元件包括第二十七路通端、第十四控制端、第二十八通路端，所述第二十七通路端与所述第一开关元件的第二通路端相连，所述第十四控制端与所述第十开关元件的第二十通路端相连，所述第二十八通路端接收所述第二参考低电压。

第十五开关元件包括第二十九通路端、第十五控制端、第三十通路端，所述第二十九通路端接收所述第二参考低电压，所述第十五控制端与所述第十一开关元件的第二十一通路端相连，所述第三十通路端与所述第一开关元件的第二通路端相连。第十六开关元件包括第三十一通路端、第十六控制端、第三十二通路端，所述第三十一通路端与所述第二开关元件的第四通路端相连，所述第十六控制端与所述第十开关元件的第二十通路端相连，所述第三十二通路端接收所述第二参考低电压。第十七开关元件包括第三十三通路端、第十七控制端、第三十四通路端，所述第三十三通路端接收所述第二参考低电压，所述第十七控制端与所述第十一开关元件的第二十一通路端相连，所述第三十四通路端与所述第二开关元件的第四通路端相连。

优选地，所述第一电容为所述第二开关元件的第四通路端与第二控制端之间的寄生电容。

优选地，所述第二开关元件的第二控制端与第四通路端之间设置有独立存储电容，所述第一电容为所述第二开关元件的第四通路端与第二控制端之间的寄生电容与所述独立存储电容之和。

优选地，若所述栅极驱动单元为第n级栅极驱动单元，则所述第一开关元件的第一控制端接收的第一脉冲信号为与第n级栅极驱动单元向上相差三级的栅极驱动单元输出的上三级栅极驱动信号，其中，n为整数，且n≥4。

优选地，若所述栅极驱动电路包括N级栅极驱动单元，则第n级栅极驱动单元的所述第三开关元件的第三控制端接收的第二脉冲信号为与第n级栅极驱动单元向下相差三级的栅极驱动单元输出的下三级栅极驱动信号，其中，n为整数，且0≤n≤N－3。

优选地，所述第一稳定信号与所述第二稳定信号交替为高电平。

优选地，所述第一稳定信号与所述第二稳定信号均为时钟信号，所述第一稳定信号与所述第二稳定信号的占空比均为百分之五十。

优选地，所述第一时钟信号的占空比为三分之一，且所述第一时钟信号的高电平时间为所述第一稳定信号及所述第二稳定信号的高电平时间的二分之一。

优选地，所述第一开关元件至所述第十七开关元件均为N型晶体管。

本发明还提供一种显示装置，所述显示装置包括栅极驱动电路，栅极驱动电路包括多个栅极驱动单元，所述每级栅极驱动单元包括第一开关元件、第二开关元件、第三开关元件、第四开关元件、第五开关元件、第六开关元件、第七开关元件、第八开关元件、第九开关元件、第十开关元件、第十一开关元件、第十二开关元件、第十三开关元件、第十四开关元件、第十五开关元件、第十六开关元件、第十七开关元件。

其中，第一开关元件包括第一通路端、第一控制端、第二通路端，所述第一通路端接收参考高电压，所述第一控制端接收第一脉冲信号。第二开关元件包括第三通路端、第二控制端、第四通路端，所述第三通路端接收第一时钟信号，所述第二控制端与所述第一开关元件的第二通路端相连，并通过第一电容与所述第四通路端相连。第三开关元件包括第五通路端、第三控制端、第六通路端，所述第五通路端与所述第一开关元件的第二通路端相连，所述第三控制端接收第二脉冲信号，第六通路端接收第一参考低电压。第四开关元件包括第七通路端、第四控制端、第八通路端，所述第七通路端接收的第二参考低电压，所述第四控制端接收所述第二脉冲信号。第五开关元件包括第九通路端、第五控制端、第十通路端，所述第九通路端接收所述第二参考低电压，所述第五控制端接收所述第二脉冲信号。第六开关元件包括第十一通路端、第六控制端、第十二通路端，所述第十一通路端接收所述第二参考低电压，所述第六控制端与所述第一开关元件的第二控制端相连，第十二通路端与所述第四开关元件的第八通路端相连。

第七开关元件包括第十三通路端、第七控制端、第十四通路端，所述第十三通路端接收所述第二参考低电压，所述第七控制端与所述第一开关元件的第二控制端相连，所述第十四通路端与所述第五开关元件的第十通路端相连。第八开关元件包括第十五通路端、第八控制端、第十六通路端，所述第十五通路端与所述第四开关元件的第八通路端相连，所述第八控制端接收所述第一脉冲信号，所述第十六通路端接收所述第二参考低电压。第九开关元件包括第十七通路端、第九控制端、第十八通路端，所述第十七通路端与所述第五开关元件的第十通路端相连，所述第九控制端接收所述第一脉冲信号，所述第十八通路端接收所述第二参考低电压。第十开关元件包括第十九通路端、第十控制端、第二十通路端，所述第十九通路端及所述第十控制端接收第一稳定信号，所述第二十通路端与所述第四开关元件的第八通路端相连。第十一开关元件包括第二十一通路端、第十一控制端、第二十二通路端，所述第二十一通路端与所述第五开关元件的第十通路端相连，所述第十一控制端及所述第二十二通路端接收第二稳定信号。第十二开关元件包括第二十三通路端、第十二控制端、第二十四通路端，所述第二十三通路端接收所述第二参考低电压，所述第十二控制端接收所述第一稳定信号，所述第二十四通路端与所述第十一开关元件的第二十一通路端相连。第十三开关元件包括第二十五通路端、第十三控制端、第二十六通路端，所述第二十五通路端与所述第十开关元件的第二十通路端相连，所述第十三控制端接收所述第二稳定信号，所述第二十六通路端接收所述第二参考低电压。第十四开关元件包括第二十七路通端、第十四控制端、第二十八通路端，所述第二十七通路端与所述第一开关元件的第二通路端相连，所述第十四控制端与所述第十开关元件的第二十通路端相连，所述第二十八通路端接收所述第二参考低电压。

第十五开关元件包括第二十九通路端、第十五控制端、第三十通路端，所述第二十九通路端接收所述第二参考低电压，所述第十五控制端与所述第十一开关元件的第二十一通路端相连，所述第三十通路端与所述第一开关元件的第二通路端相连。第十六开关元件包括第三十一通路端、第十六控制端、第三十二通路端，所述第三十一通路端与所述第二开关元件的第四通路端相连，所述第十六控制端与所述第十开关元件的第二十通路端相连，所述第三十二通路端接收所述第二参考低电压。第十七开关元件包括第三十三通路端、第十七控制端、第三十四通路端，所述第三十三通路端接收所述第二参考低电压，所述第十七控制端与所述第十一开关元件的第二十一通路端相连，所述第三十四通路端与所述第二开关元件的第四通路端相连。

优选地，所述第一电容为所述第二开关元件的第四通路端与第二控制端之间的寄生电容。

优选地，所述第二开关元件的第二控制端与第四通路端之间设置有独立存储电容，所述第一电容为所述第二开关元件的第四通路端与第二控制端之间的寄生电容与所述独立存储电容之和。

优选地，若所述栅极驱动单元为第n级栅极驱动单元，则所述第一开关元件的第一控制端接收的第一脉冲信号为与第n级栅极驱动单元向上相差三级的栅极驱动单元输出的上三级栅极驱动信号，其中，n为整数，且n≥4。

优选地，若所述栅极驱动电路包括N级栅极驱动单元，则第n级栅极驱动单元的所述第三开关元件的第三控制端接收的第二脉冲信号为与第n级栅极驱动单元向下相差三级的栅极驱动单元输出的下三级栅极驱动信号，其中，n为整数，且0≤n≤N－3。

优选地，所述第一稳定信号与所述第二稳定信号交替为高电平。

优选地，所述第一稳定信号与所述第二稳定信号均为时钟信号，所述第一稳定信号与所述第二稳定信号的占空比均为百分之五十。

优选地，所述第一时钟信号的占空比为三分之一，且所述第一时钟信号的高电平时间为所述第一稳定信号及所述第二稳定信号的高电平时间的二分之一。

优选地，所述第一开关元件至所述第十七开关元件均为N型晶体管。

本发明的栅极驱动电路及使用其的显示装置，且起稳定作用的开关元件(第十开关元件至第十七开关元件)与起输出栅极驱动信号的开关元件(第二开关元件)接收不同的信号，使得栅极驱动电路的输出能力强，且栅极驱动电路包括两个稳定单元(第十开关元件、第十二开关元件、第十四开关元件、第十六开关元件构成第一稳定单元，第十一开关元件、第十三开关元件、第十五开关元件、第十七开关元件构成第二稳定单元)，稳定性好。

通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。

附图说明

图1为本发明第一实施例的栅极驱动电路中的第n级栅极驱动单元的电路结构示意图。

图2为本发明第一实施例的栅极驱动电路中的第n级栅极驱动单元的时序示意图。

图3为本发明第一实施例的栅极驱动电路中的六级栅极驱动单元的电路结构示意图。

图4为本发明第一实施例的栅极驱动电路中的六级栅极驱动单元实现正向扫描的时序示意图。

图5为本发明第一实施例的栅极驱动电路中的六级栅极驱动单元实现反向扫描的时序示意图。

图6为本发明第一实施例的栅极驱动电路中的第一级栅极驱动单元在三种温度下的输出信号的模拟结果示意图。

图7为本发明第一实施例的栅极驱动电路中的第一百二十级栅极驱动单元在三种环境温度下的输出信号的模拟结果示意图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的液晶显示面板其具体实施方式、方法、步骤、结构、特征及功效，详细说明如后。

有关本发明的前述及其他技术内容、特点与功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚的呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。

尽管本发明使用第一、第二、第三等术语来描述不同的元件、信号、端口、组件或部分，但是这些元件、信号、端口、组件或部分并不受这些术语的限制。这些术语仅是用来将一个元件、信号、端口、组件或部分与另一个元件、信号、端口、组件或部分区分开来。在本发明中，一个元件、端口、组件或部分与另一个元件、端口、组件或部分“相连”、“连接”，可以理解为直接电性连接，或者也可以理解为存在中间元件的间接电性连接。除非另有定义，否则本发明所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的意思。

本发明的栅极驱动电路(也称为移位寄存器)包括多级栅极驱动单元(也称为移位寄存单元)，每一级的栅极驱动单元分别与显示面板上的每一行栅极线对应电性连接，从而将栅极驱动信号依序逐次施加到每行栅极线上，栅极驱动单元之间的连接关系将在下文中做详细阐述。

图1为本发明第一实施例的栅极驱动电路中的第n级栅极驱动单元的电路结构示意图。本实施例栅极驱动电路，包括多级如图1所示的栅极驱动单元，第n级栅极驱动单元用于输出栅极驱动信号Gn，以分别驱动显示面板上的一条对应的栅极线。如图1所示，每级栅极驱动单元包括第一开关元件M1、第二开关元件M2、第三开关元件M3、第四开关元件M4、第五开关元件M5、第六开关元件M6、第七开关元件M7、第八开关元件M8、第九开关元件M9、第十开关元件M10、第十一开关元件M11、第十二开关元件M12、第十三开关元件M13、第十四开关元件M14、第十五开关元件M15、第十六开关元件M16及第十七开关元件M17。

其中，第一开关元件M1包括第一通路端、第一控制端、第二通路端，第一通路端接收参考高电压VDD，第一控制端接收第一脉冲信号。第二开关元件M2包括第三通路端、第二控制端、第四通路端，第三通路端接收第一时钟信号CLK，第二控制端与第一开关元件M1的第二通路端相连，并通过第一电容与第四通路端相连，第四通路端用于输出本级栅极驱动信号Gn。第三开关元件M3包括第五通路端、第三控制端、第六通路端，第五通路端与第一开关元件M1的第二通路端相连，第三控制端接收第二脉冲信号，第六通路端接收第一参考低电压VSS。第四开关元件M4包括第七通路端、第四控制端、第八通路端，第七通路端接收的第二参考低电压VGL，第四控制端接收第二脉冲信号。第五开关元件M5包括第九通路端、第五控制端、第十通路端，第九通路端接收第二参考低电压VGL，第五控制端接收第二脉冲信号。第六开关元件M6包括第十一通路端、第六控制端、第十二通路端，第十一通路端接收第二参考低电压VGL，第六控制端与第一开关元件M1的第二控制端相连，第十二通路端与第四开关元件M4的第八通路端相连。

第七开关元件M7包括第十三通路端、第七控制端、第十四通路端，第十三通路端接收第二参考低电压VGL，第七控制端与第一开关元件M1的第二控制端相连，第十四通路端与第五开关元件M5的第十通路端相连。第八开关元件M8包括第十五通路端、第八控制端、第十六通路端，第十五通路端与第四开关元件M4的第八通路端相连，第八控制端接收第一脉冲信号，第十六通路端接收第二参考低电压VGL。第九开关元件M9包括第十七通路端、第九控制端、第十八通路端，第十七通路端与第五开关元件M5的第十通路端相连，第九控制端接收第一脉冲信号，第十八通路端接收第二参考低电压VGL。第十开关元件M10包括第十九通路端、第十控制端、第二十通路端，第十九通路端及第十控制端接收第一稳定信号V1，第二十通路端与第四开关元件M4的第八通路端相连。第十一开关元件M11包括第二十一通路端、第十一控制端、第二十二通路端，第二十一通路端与第五开关元件M5的第十通路端相连，第十一控制端及第二十二通路端接收第二稳定信号V2。第十二开关元件M12包括第二十三通路端、第十二控制端、第二十四通路端，第二十三通路端接收第二参考低电压VGL，第十二控制端接收第一稳定信号V1，第二十四通路端与第十一开关元件M11的第二十一通路端相连。第十三开关元件M13包括第二十五通路端、第十三控制端、第二十六通路端，第二十五通路端与第十开关元件M10的第二十通路端相连，第十三控制端接收第二稳定信号V2，第二十六通路端接收第二参考低电压VGL。第十四开关元件M14包括第二十七路通端、第十四控制端、第二十八通路端，第二十七通路端与第一开关元件M1的第二通路端相连，第十四控制端与第十开关元件M10的第二十通路端相连，第二十八通路端接收第二参考低电压VGL。

第十五开关元件M15包括第二十九通路端、第十五控制端、第三十通路端，第二十九通路端接收第二参考低电压VGL，第十五控制端与第十一开关元件M11的第二十一通路端相连，第三十通路端与第一开关元件M1的第二通路端相连。第十六开关元件M16包括第三十一通路端、第十六控制端、第三十二通路端，第三十一通路端与第二开关元件M2的第四通路端相连，第十六控制端与第十开关元件M10的第二十通路端相连，第三十二通路端接收第二参考低电压VGL。第十七开关元件M17包括第三十三通路端、第十七控制端、第三十四通路端，第三十三通路端接收第二参考低电压VGL，第十七控制端与第十一开关元件M11的第二十一通路端相连，第三十四通路端与第二开关元件M2的第四通路端相连。

其中，第十开关元件M10、第十二开关元件M12、第十四开关元件M14、第十六开关元件M16构成第一稳定单元，第十一开关元件M11、第十三开关元件M13、第十五开关元件M15、第十七开关元件M17构成第二稳定单元。

其中，第一电容C1为第二开关元件M2的第四通路端与第二控制端之间的寄生电容。当然本领域的技术人员可以理解的是，也可以在第二开关元件M2的第二控制端与第四通路端之间设置独立存储电容，此时，第一电容C1为第二开关元件M2的第四通路端与第二控制端之间的寄生电容与独立存储电容之和。

在本发明一实施方式中，若栅极驱动单元为第n级栅极驱动单元，且其输出的栅极驱动信号为Gn，则第一开关元件M1的第一控制端接收的第一脉冲信号为与第n级栅极驱动单元向上相差三级的栅极驱动单元即第n－3级栅极驱动单元输出的上三级栅极驱动信号Gn－3，其中，n为整数，且n≥4。

在本发明一实施方式中，若栅极驱动电路包括N级栅极驱动单元，则第n级栅极驱动单元的第三开关元件M3的第三控制端、第四开关元件M4的第四控制端及第五开关元件的第五控制端接收的第二脉冲信号均为与第n级栅极驱动单元向下相差三级的栅极驱动单元即第n+3级栅极驱动单元输出的下三级栅极驱动信号Gn+3，其中，n为整数，且0≤n≤N－3。

需要说明的是，由于第一级栅极驱动单元、第二级栅极驱动单元及第三级栅极驱动单元没有向上相差三级的栅极驱动单元，最后三级栅极驱动单元没有向下相差三级的栅极驱动单元，所以第一级栅极驱动单元、第二级栅极驱动单元及第三级栅极驱动单元接收的第一脉冲信号，最后三级栅极驱动单元接收的第二脉冲信号均要由外部信号电路提供。

在本实施例中，第一开关元件至第十七开关元件M1～M17为N型晶体管。第一控制端至第十三控制端为栅极。第一开关元件M1的第一通路端、第二开关元件M2的第三通路端、第三开关元件M3的第五通路端、第四开关元件M4的第七通路端、第五开关元件M5的第九通路端、第六开关元件M6的第十一通路端、第七开关元件M7的第十三通路端、第八开关元件M8的第十五通路端、第九开关元件M9的第十七通路端、第十开关元件M10的第十九通路端、第十一开关元件M11的第二十一通路端、第十二开关元件M12的第二十三通路端、第十三开关元件M13的第二十五通路端、第十四开关元件M14的第二十七通路端、第十五开关元件M15的第二十九通路端、第十六开关元件M16的第三十一通路端、第十七开关元件M17的第三十三通路端均为漏极。第一开关元件M1的第二通路端、第二开关元件M2的第四通路端、第三开关元件M3的第六通路端、第四开关元件M4的第八通路端、第五开关元件M5的第十通路端、第六开关元件M6的第十二通路端、第七开关元件M7的第十四通路端、第八开关元件M8的第十六通路端、第九开关元件M9的第十八通路端、第十开关元件M10的第二十通路端、第十一开关元件M11的第二十二通路端、第十二开关元件M12的第二十四通路端、第十三开关元件M13的第二十六通路端、第十四开关元件M14的第二十八通路端、第十五开关元件M15的第三十通路端、第十六开关元件M16的第三十二通路端、第十七开关元件M17的第三十四通路端均为源极。

当然，本领域技术人员可以理解的是，第一开关元件至第十七开关元件M1～M17可以采用例如非晶硅TFT、氧化物TFT或者低温多晶硅N-TFT等开关元件而实现。以下以第一开关元件M1至第十七开关元件M1～M17为N型晶体管为例来具体地介绍本发明的具体实施方式及其工作原理。

请参见图2，其为本发明第一实施例的栅极驱动电路中的第n级栅极驱动单元的时序示意图。如图2所示，第一稳定信号V1与第二稳定信号V2交替为高电平，也就是说，当第一稳定信号V1为高电平时，第二稳定信号V2为低电平，当第一稳定信号V1为低电平时，第二稳定信号V2为高电平。

在本发明一实施方式中，第一稳定信号V1与第二稳定信号V2均为时钟信号，第一稳定信号V1与第二稳定信号V2的占空比均为百分之五十。

在本发明一实施方式中，第一时钟信号CLK的占空比为三分之一，且第一时钟信号CLK的高电平时间为第一稳定信号V1及第二稳定信号V2的高电平时间的二分之一。

每一级栅极驱动单元的工作过程分为预充电阶段、上拉阶段、下拉阶段、稳定阶段4个阶段：

预充电阶段即第一阶段：第一开关元件M1的第一控制端、第八开关元件M8的第八控制端及第九开关元件M9的第九控制端接收的第一脉冲信号即向上相差三级的栅极驱动单元输出的上三级栅极驱动信号Gn－3为高电平，第一开关元件M1、第八开关元件M8及第九开关元件M9导通，节点Q处的电压通过导通的第一开关元件M1被参考高电压VDD预充电，节点QB1处的电压通过导通的第八开关元件M8被拉低至第二参考低电压VGL，节点QB2处的电压通过导通的第九开关元件M9被拉低至第二参考低电压VGL；此外，由于节点Q处的电压被预充电，第六开关元件M6及第七开关元件M7导通，节点QB1及节点QB2处的电压分别通过导通的第六开关元件M6及第七开关元件M7被拉低至第二参考低电压VGL。

上拉阶段即第二阶段：第一时钟信号CLK的电平由低变高时，由于在预充电阶段节点Q已经被预充电，因此，第二开关元件M2导通，由于第二开关元件M2的导通，且由于第一电容C1的自举作用，节点Q处的电压被进一步拉高，且节点Q处电压的进一步拉高，使得第二开关元件M2导通地更加充分，从而使得本级栅极驱动单元的输出端输出的本级栅极驱动信号Gn通过导通的第二开关元件M2被第一时钟信号CLK拉高。

需要说明的是，在本发明中，可以直接采用第二开关元件M2的第四通路端与第二控制端之间的寄生电容作为第一电容C1，或者为了提升上拉效果，还可以在第二开关元件M2的第二控制端与第四通路端之间设置独立存储电容，其中，该独立存储电容与第二开关元件M2的寄生电容并联并共同作为第一电容C1，即第一电容C1等于第二开关元件M2的第四通路端与第二控制端之间的寄生电容与独立存储电容之和。

下拉阶段即第三阶段：第一时钟信号CLK由高电平变为低电平，由于在上拉阶段节点Q处电压的被进一步拉高，第二开关元件M2处于导通状态，本级栅极驱动单元的输出端输出的栅极驱动信号Gn通过导通的第二开关元件M2被第一时钟信号CLK拉低；同时，由于第一电容C1的自举作用，节点Q处的电压也被拉低；此外，当向下相差三级的栅极驱动单元输出的下三级的栅极驱动信号Gn+3由低电平变为高电平时，第三开关元件M3导通，节点Q处的电压通过导通的第三开关元件M3被拉低至第一参考低电压VSS。

稳定阶段即第四阶段：由于第一稳定信号V1和第二稳定信号V2交替为高电平，因此，节点QB1和节点QB2交替为高电平，故，第四开关元件M4与第五开关元件M5交替导通，从而使得节点Q处的电压通过导通的第十四开关元件M14或导通的第十五开关元件M15被拉低至第二参考低电压VGL，此外，第十六开关元件M16与第十七开关元件M17也交替导通，从而使得栅极驱动信号Gn通过导通的第十六开关元件M16或导通的第十七开关元件M17被拉低至第二参考低电压VGL。

以六级栅极驱动单元为例，如图3所示，其介绍了第一级栅极驱动单元R1、第二级栅极驱动单元R2、第三级栅极驱动单元R3、第四级栅极驱动单元R4、第五级栅极驱动单元R5、第六级栅极驱动单元R6的驱动原理，其中，图3所示的每一级栅极驱动单元用于接收向上相差三级的栅极驱动单元输出的上两级栅极驱动信号Gn－3，及向下相差三级的栅极驱动单元输出的下两级栅极驱动信号Gn+3。且如图3所示，第一级栅极驱动单元R1、第二级栅极驱动单元R2、及第三级栅极驱动单元R3没有向上相差三级的栅极驱动单元，因此，第一级栅极驱动单元R1接收第一外部信号源STV1提供的信号作为第一脉冲信号，第二栅极驱动单元R2接收第二外部信号源STV2提供的信号作为的第一脉冲信号，第三栅极驱动单元R3接收第三外部信号源STV3提供的信号作为第一脉冲信号。第四级栅极驱动单元R4、第五级栅极驱动单元R5及第六级栅极驱动单元R6没有向下相差三级的栅极驱动单元，因此，第四栅极驱动单元R4接收第四外部信号源STV4提供的信号作为第二脉冲信号，第五级栅极驱动单元R5接收第五外部信号源STV5提供的信号作为第二脉冲信号，第六栅极驱动单元R6接收第六外部信号源STV6提供的信号作为第二脉冲信号。

图4为本发明第一实施例的栅极驱动电路中的六级栅极驱动单元实现正向扫描的时序示意图。请同时参考图3及图4，第一级栅极驱动单元R1、第二级栅极驱动单元R2、第三级栅极驱动单元R3、第四级栅极驱动单元R4、第五级栅极驱动单元R5、第六级栅极驱动单元R6接收的第一脉冲信号及第一时钟信号CLK依次由低电平变为高电平，因此第一级栅极驱动单元R1、第二级栅极驱动单元R2、第三级栅极驱动单元R3、第四级栅极驱动单元R4、第五级栅极驱动单元R5、第六级栅极驱动单元R6依次输出栅极驱动信号Gn，从而依次驱动对应的栅极线，以实现正向扫描。

图5为本发明第一实施例的栅极驱动电路中的六级栅极驱动单元实现反向扫描的时序示意图。请同时参考图3及如图5，第六级栅极驱动单元R6、第五级栅极驱动单元R5、第四级栅极驱动单元R4、第三级栅极驱动单元R3、第二级栅极驱动单元R2、第一级栅极驱动单元R1接收的第一脉冲信号及第一时钟信号CLK依次由低电平变为高电平，因此第六级栅极驱动单元R6、第五级栅极驱动单元R5、第四级栅极驱动单元R4、第三级栅极驱动单元R3、第二级栅极驱动单元R2、第一级栅极驱动单元R1依次输出栅极驱动信号Gn，从而实现反向扫描。

图6为本发明第一实施例的栅极驱动电路中的第一级栅极驱动单元在三种温度下的输出信号的模拟结果示意图。图7为本发明第一实施例的栅极驱动电路中的第一百二十级栅极驱动单元在三种环境温度下的输出信号的模拟结果示意图。如图6所示，①、②、③分别表示第一级栅极驱动单元在零下二十摄氏度、常温下及七十摄氏度下输出的栅极驱动信号，如图7所示，④、⑤、⑥分别表示第一百二十级栅极驱动单元在零下二十摄氏度、常温下及七十摄氏度下输出的栅极驱动信号。请同时参考图6及图7，本发明的栅极驱动电路的第一级栅极驱动单元在零下二十摄氏度、常温下及七十摄氏度下均能输出稳定的栅极驱动信号，第一百二十级栅极驱动单元在零下二十摄氏度、常温下及七十摄氏度下均能输出稳定的栅极驱动信号，故本发明的栅极驱动电路能在不同的环境温度下均能输出稳定的栅极驱动信号。

本发明还提供一种显示装置，其包括栅极驱动电路，栅极驱动电路包括多级如图1所示的栅极驱动单元，第n级栅极驱动单元用于输出栅极驱动信号Gn，以分别驱动显示面板上的一条对应的栅极线。如图1所示，每级栅极驱动单元包括第一开关元件M1、第二开关元件M2、第三开关元件M3、第四开关元件M4、第五开关元件M5、第六开关元件M6、第七开关元件M7、第八开关元件M8、第九开关元件M9、第十开关元件M10、第十一开关元件M11、第十二开关元件M12、第十三开关元件M13、第十四开关元件M14、第十五开关元件M15、第十六开关元件M16及第十七开关元件M17。

其中，第一开关元件M1包括第一通路端、第一控制端、第二通路端，第一通路端接收参考高电压VDD，第一控制端接收第一脉冲信号。第二开关元件M2包括第三通路端、第二控制端、第四通路端，第三通路端接收第一时钟信号CLK，第二控制端与第一开关元件M1的第二通路端相连，并通过第一电容与第四通路端相连，第四通路端用于输出本级栅极驱动信号Gn。第三开关元件M3包括第五通路端、第三控制端、第六通路端，第五通路端与第一开关元件M1的第二通路端相连，第三控制端接收第二脉冲信号，第六通路端接收第一参考低电压VSS。第四开关元件M4包括第七通路端、第四控制端、第八通路端，第七通路端接收的第二参考低电压VGL，第四控制端接收第二脉冲信号。第五开关元件M5包括第九通路端、第五控制端、第十通路端，第九通路端接收第二参考低电压VGL，第五控制端接收第二脉冲信号。第六开关元件M6包括第十一通路端、第六控制端、第十二通路端，第十一通路端接收第二参考低电压VGL，第六控制端与第一开关元件M1的第二控制端相连，第十二通路端与第四开关元件M4的第八通路端相连。

第七开关元件M7包括第十三通路端、第七控制端、第十四通路端，第十三通路端接收第二参考低电压VGL，第七控制端与第一开关元件M1的第二控制端相连，第十四通路端与第五开关元件M5的第十通路端相连。第八开关元件M8包括第十五通路端、第八控制端、第十六通路端，第十五通路端与第四开关元件M4的第八通路端相连，第八控制端接收第一脉冲信号，第十六通路端接收第二参考低电压VGL。第九开关元件M9包括第十七通路端、第九控制端、第十八通路端，第十七通路端与第五开关元件M5的第十通路端相连，第九控制端接收第一脉冲信号，第十八通路端接收第二参考低电压VGL。第十开关元件M10包括第十九通路端、第十控制端、第二十通路端，第十九通路端及第十控制端接收第一稳定信号V1，第二十通路端与第四开关元件M4的第八通路端相连。第十一开关元件M11包括第二十一通路端、第十一控制端、第二十二通路端，第二十一通路端与第五开关元件M5的第十通路端相连，第十一控制端及第二十二通路端接收第二稳定信号V2。第十二开关元件M12包括第二十三通路端、第十二控制端、第二十四通路端，第二十三通路端接收第二参考低电压VGL，第十二控制端接收第一稳定信号V1，第二十四通路端与第十一开关元件M11的第二十一通路端相连。第十三开关元件M13包括第二十五通路端、第十三控制端、第二十六通路端，第二十五通路端与第十开关元件M10的第二十通路端相连，第十三控制端接收第二稳定信号V2，第二十六通路端接收第二参考低电压VGL。第十四开关元件M14包括第二十七路通端、第十四控制端、第二十八通路端，第二十七通路端与第一开关元件M1的第二通路端相连，第十四控制端与第十开关元件M10的第二十通路端相连，第二十八通路端接收第二参考低电压VGL。

第十五开关元件M15包括第二十九通路端、第十五控制端、第三十通路端，第二十九通路端接收第二参考低电压VGL，第十五控制端与第十一开关元件M11的第二十一通路端相连，第三十通路端与第一开关元件M1的第二通路端相连。第十六开关元件M16包括第三十一通路端、第十六控制端、第三十二通路端，第三十一通路端与第二开关元件M2的第四通路端相连，第十六控制端与第十开关元件M10的第二十通路端相连，第三十二通路端接收第二参考低电压VGL。第十七开关元件M17包括第三十三通路端、第十七控制端、第三十四通路端，第三十三通路端接收第二参考低电压VGL，第十七控制端与第十一开关元件M11的第二十一通路端相连，第三十四通路端与第二开关元件M2的第四通路端相连。

其中，第十开关元件M10、第十二开关元件M12、第十四开关元件M14、第十六开关元件M16构成第一稳定单元，第十一开关元件M11、第十三开关元件M13、第十五开关元件M15、第十七开关元件M17构成第二稳定单元。

本发明的栅极驱动电路及使用其的显示装置，且起稳定作用的开关元件(第十开关元件至第十七开关元件M10～M17)与起输出栅极驱动信号的开关元件(第二开关元件M2)接收不同的信号，使得栅极驱动电路的输出能力强，且栅极驱动电路包括两个稳定单元(第十开关元件M10、第十二开关元件M12、第十四开关元件M14、第十六开关元件M16构成第一稳定单元，第十一开关元件M11、第十三开关元件M13、第十五开关元件M15、第十七开关元件M17构成第二稳定单元)，稳定性好。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种栅极驱动电路，包括多个栅极驱动单元，其中每级栅极驱动单元用于分别驱动显示面板上对应的一条栅极线，其特征在于，所述每级栅极驱动单元包括：

第一开关元件，包括第一通路端、第一控制端、第二通路端，所述第一通路端接收参考高电压，所述第一控制端接收第一脉冲信号；

第二开关元件，包括第三通路端、第二控制端、第四通路端，所述第三通路端接收第一时钟信号，所述第二控制端与所述第一开关元件的第二通路端相连，并通过第一电容与所述第四通路端相连，所述第四通路端为每级栅极驱动单元的输出端；

第三开关元件，包括第五通路端、第三控制端、第六通路端，所述第五通路端与所述第一开关元件的第二通路端相连，所述第三控制端接收第二脉冲信号，第六通路端接收第一参考低电压；

第四开关元件，包括第七通路端、第四控制端、第八通路端，所述第七通路端接收的第二参考低电压，所述第四控制端接收所述第二脉冲信号；

第五开关元件，包括第九通路端、第五控制端、第十通路端，所述第九通路端接收所述第二参考低电压，所述第五控制端接收所述第二脉冲信号；

第六开关元件，包括第十一通路端、第六控制端、第十二通路端，所述第十一通路端接收所述第二参考低电压，所述第六控制端与所述第一开关元件的第二控制端相连，第十二通路端与所述第四开关元件的第八通路端相连；

第七开关元件，包括第十三通路端、第七控制端、第十四通路端，所述第十三通路端接收所述第二参考低电压，所述第七控制端与所述第一开关元件的第二控制端相连，所述第十四通路端与所述第五开关元件的第十通路端相连；

第八开关元件，包括第十五通路端、第八控制端、第十六通路端，所述第十五通路端与所述第四开关元件的第八通路端相连，所述第八控制端接收所述第一脉冲信号，所述第十六通路端接收所述第二参考低电压；

第九开关元件，包括第十七通路端、第九控制端、第十八通路端，所述第十七通路端与所述第五开关元件的第十通路端相连，所述第九控制端接收所述第一脉冲信号，所述第十八通路端接收所述第二参考低电压；

第十开关元件，包括第十九通路端、第十控制端、第二十通路端，所述第十九通路端及所述第十控制端接收第一稳定信号，所述第二十通路端与所述第四开关元件的第八通路端相连；

第十一开关元件，包括第二十一通路端、第十一控制端、第二十二通路端，所述第二十一通路端与所述第五开关元件的第十通路端相连，所述第十一控制端及所述第二十二通路端接收第二稳定信号；

第十二开关元件，包括第二十三通路端、第十二控制端、第二十四通路端，所述第二十三通路端接收所述第二参考低电压，所述第十二控制端接收所述第一稳定信号，所述第二十四通路端与所述第十一开关元件的第二十一通路端相连；

第十三开关元件，包括第二十五通路端、第十三控制端、第二十六通路端，所述第二十五通路端与所述第十开关元件的第二十通路端相连，所述第十三控制端接收所述第二稳定信号，所述第二十六通路端接收所述第二参考低电压；

第十四开关元件，包括第二十七路通端、第十四控制端、第二十八通路端，所述第二十七通路端与所述第一开关元件的第二通路端相连，所述第十四控制端与所述第十开关元件的第二十通路端相连，所述第二十八通路端接收所述第二参考低电压；

第十五开关元件，包括第二十九通路端、第十五控制端、第三十通路端，所述第二十九通路端接收所述第二参考低电压，所述第十五控制端与所述第十一开关元件的第二十一通路端相连，所述第三十通路端与所述第一开关元件的第二通路端相连；

第十六开关元件，包括第三十一通路端、第十六控制端、第三十二通路端，所述第三十一通路端与所述第二开关元件的第四通路端相连，所述第十六控制端与所述第十开关元件的第二十通路端相连，所述第三十二通路端接收所述第二参考低电压；及

第十七开关元件，包括第三十三通路端、第十七控制端、第三十四通路端，所述第三十三通路端接收所述第二参考低电压，所述第十七控制端与所述第十一开关元件的第二十一通路端相连，所述第三十四通路端与所述第二开关元件的第四通路端相连。

2.如权利要求1所述的栅极驱动电路，其特征在于，所述第一电容为所述第二开关元件的第四通路端与第二控制端之间的寄生电容。

3.如权利要求1所述的栅极驱动电路，其特征在于，所述第二开关元件的第二控制端与第四通路端之间设置有独立存储电容，所述第一电容为所述第二开关元件的第四通路端与第二控制端之间的寄生电容与所述独立存储电容之和。

4.如权利要求1所述的栅极驱动电路，其特征在于，若所述栅极驱动单元为第n级栅极驱动单元，则所述第一开关元件的第一控制端接收的第一脉冲信号为与第n级栅极驱动单元向上相差三级的栅极驱动单元输出的上三级栅极驱动信号，其中，n为整数，且n≥4。

5.如权利要求1所述的栅极驱动电路，其特征在于，若所述栅极驱动电路包括N级栅极驱动单元，则第n级栅极驱动单元的所述第三开关元件的第三控制端接收的第二脉冲信号为与第n级栅极驱动单元向下相差三级的栅极驱动单元输出的下三级栅极驱动信号，其中，n为整数，且0≤n≤N－3。

6.如权利要求1所述的栅极驱动电路，其特征在于，所述第一稳定信号与所述第二稳定信号交替为高电平。

7.如权利要求6所述的栅极驱动电路，其特征在于，所述第一稳定信号与所述第二稳定信号均为时钟信号，所述第一稳定信号与所述第二稳定信号的占空比均为百分之五十。

8.如权利要求7所述的栅极驱动电路，其特征在于，所述第一时钟信号的占空比为三分之一，且所述第一时钟信号的高电平时间为所述第一稳定信号及所述第二稳定信号的高电平时间的二分之一。

9.如权利要求1所述的栅极驱动电路，其特征在于，所述第一开关元件至所述第十七开关元件均为N型晶体管。

10.一种显示装置，其特征在于，包括如权利要求1～9任意一项所述的栅极驱动电路。