CN104752433A - 非易失性存储单元及其形成方法 - Google Patents
非易失性存储单元及其形成方法 Download PDFInfo
- Publication number
- CN104752433A CN104752433A CN201310745767.2A CN201310745767A CN104752433A CN 104752433 A CN104752433 A CN 104752433A CN 201310745767 A CN201310745767 A CN 201310745767A CN 104752433 A CN104752433 A CN 104752433A
- Authority
- CN
- China
- Prior art keywords
- layer
- volatile memory
- memory cells
- storage medium
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种非易失性存储单元及其形成方法,所述非易失性存储单元包括:基底;位于基底上的间隔堆叠的若干绝缘层和若干栅极层,栅极层和绝缘层内形成有垂直于基底的通孔;位于所述通孔内的沟道层,所述沟道层的表面与通孔顶部齐平;位于所述栅极层和沟道层之间的存储介质层。所述非易失性存储单元可以提高非易失性存储器的集成度。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种非易失性存储单元及其形成方法。
背景技术
通常,用于存储数据的半导体存储器分为易失性存储器和非易失性存储器,易失性存储器易于在电源中断时丢失数据,而非易失性存储器即使在供电电源关闭后仍能保持存储器内的数据。非易失性半导体存储器具有成本低、密度大的特点。因此,非易失性存储器已广泛地应用于各个领域,包括嵌入式***,例如电脑、交换机、蜂窝电话、网络互连设备、仪器仪表和汽车器件,同时还包括新兴的语音、图像、数据存储类产品,例如数字相机、数字录音机等。
近年来,具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构的非易失性存储器得到了广泛的研究,所述SONOS结构的存储器便于制造并且与集成电路的制造工艺兼容,便于形成在集成电路的***区域以及逻辑区域中。所述氧化物-氮化物-氧化物结构中,氮化物层用于捕获电子,所述氧化物-氮化物-氧化物结构替代了传统存储器中的浮栅结构。
现有的氧化物-氮化物-氧化物结构的非易失性存储器单元中,所述氧化物-氮化物-氧化物层一般都直接形成在基底表面,占据较大的芯片面积,所述非易失性存储器的集成度还有待进一步的提高。
发明内容
本发明解决的问题是提供一种非易失性存储单元及其形成方法,提高非易失性存储器的集成度。
为解决上述问题,本发明提供一种非易失性存储单元,包括:基底;位于基底上的间隔堆叠的若干绝缘层和若干栅极层,栅极层和绝缘层内形成有垂直于基底的通孔;位于所述通孔内的沟道层,所述沟道层的表面与通孔顶部齐平;位于所述栅极层和沟道层之间的存储介质层。
可选的,所述存储介质层包括位于栅极层侧壁表面的第一氧化物层、位于所述第一氧化物层表面的氮化物层和位于所述氮化物层表面的第二氧化物层。
可选的,所述第一氧化物层为氧化硅、氮化物层为氮化硅、第二氧化物层为氧化硅;或者,所述第一氧化物层为氧铝化铪、氮化物层为氮化铪、第二氧化物层为氧铝化铪。
可选的,所述第一氧化物层的厚度为0.1nm~1nm,所述氮化物层的厚度为1nm~2nm,第二氧化物层的厚度为0.1nm~1nm。
可选的,所述存储介质层覆盖通孔的侧壁表面。
可选的,所述存储介质层还覆盖栅极层的上表面和下表面。
可选的,所述绝缘层的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅或碳氮氧化硅,所述绝缘层的厚度为30nm~60nm。
可选的,所述栅极层的材料为多晶硅、Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种,所述栅极层的厚度为20nm~50nm。
可选的,所述沟道层的材料为硅、锗或锗化硅。
可选的,所述沟道层的厚度小于7nm。
可选的,所述沟道层填充满所述通孔。
可选的,还包括位于所述沟道层表面填充满所述通孔的介质层。
本发明的技术方案还提供一种上述非易失性存储单元的形成方法,包括:提供基底;形成位于基底上的间隔堆叠的若干绝缘层和若干栅极层;在所述栅极层和绝缘层内形成有垂直于基底的通孔;形成位于所述通孔内的沟道层,所述沟道层的表面与通孔顶部齐平;形成位于所述栅极层和沟道层之间的存储介质层。
可选的,所述沟道层和存储介质层的形成方法包括:在所述通孔内壁表面形成存储介质层、在所述存储介质层表面形成沟道层,所述沟道层的厚度小于7nm。
可选的,所述栅极层、存储介质层和沟道层的形成方法包括:形成位于基底上的间隔堆叠的若干绝缘层和若干伪栅极材料层;在所述绝缘层和伪栅极材料层内形成通孔,所述通孔底部位于基底表面;在所述通孔内形成沟道层;去除伪栅极材料层,形成凹槽;在所述凹槽内壁表面形成存储介质层;在所述存储介质层表面形成栅极层,所述栅极层填充满所述凹槽。
可选的,所述沟道层的为硅、锗或锗化硅。
可选的,所述沟道层的材料为锗,形成所述锗沟道层的方法包括:在所述存储介质层表面形成锗化硅层,所述锗化硅层中,锗的含量为30%~55%;对所述锗化硅层进行氧化处理,使所述锗化硅层中的锗析出,形成位于存储介质层表面的单晶锗层和位于所述单晶锗层表面的氧化硅层。
可选的,所述氧化处理为氧气氛围下的退火工艺,温度为600℃~1000℃,氧气浓度为10%~80%,退火时间为20min~200min。
可选的,所述沟道层填充满所述通孔。
可选的,还包括:在所述沟道层表面形成填充满所述凹槽的介质层。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案中,所述非易失性存储单元在基底表面形成有间隔堆叠的若干绝缘层和若干栅极层;在所述栅极层和绝缘层内形成有垂直于基底的通孔;在所述通孔内形成沟道层,以及位于所述栅极层和沟道层之间形成有存储介质层。所述非易失性存储单元的栅极层为垂直堆叠结构,绝缘层作为相邻栅极层之间的隔离结构,这样可以提高单位面积的基底上形成的所述非易失性存储单元的数量,提高非易失性存储器的集成度。
进一步的,所述沟道层的厚度小于7nm,可以降低所述沟道层对电荷的捕获能力;所述沟道层的厚度越小,对沟道层内的电荷的捕获作用越小,可以提高电子进出所述存储介质层的效率,从而提高所述非易失性存储器单元的读写效率。
进一步的,在形成所述非易失性存储器单元的过程中,可以先在基底上形成间隔堆叠的若干绝缘层和若干伪栅极材料层;在所述绝缘层和伪栅极材料层内形成通孔;在所述通孔内形成沟道层;去除伪栅极材料层,形成凹槽;在所述凹槽内壁表面形成存储介质层;在所述存储介质层表面形成栅极层,所述栅极层填充满所述凹槽。在沟道层和存储介质层形成之后,再形成所述栅极层,可以避免在形成所述沟道层和存储介质层的热预算对栅极层的功函数等性能造成影响,从而避免影响形成的非易失性存储单元的性能。
附图说明
图1至图14是本发明的实施例的非易失性存储单元的形成过程的结构示意图。
具体实施方式
如背景技术中所述,现有技术形成的非易失性存储单元直接形成在半导体衬底表面,占据较大的芯片面积,集成度不高。
本发明的实施例中,形成堆叠结构的非易失性存储单元,能够提高非易失性存储器的集成度。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
请参考图1,提供基底100。
所述基底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料,所述基底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据基底100上形成的半导体器件选择所述基底100的类型,因此所述半导体衬底的类型不应限制本发明的保护范围。
请参考图2,在所述基底100上形成间隔堆叠的若干绝缘层201和若干栅极材料层202。
所述绝缘材料层201的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅或碳氮氧化硅等绝缘介质材料,所述绝缘层201的厚度为30nm~60nm。可以采用化学气相沉积、物理气相沉积等工艺形成所述绝缘材料层201。本实施例中,所述绝缘材料层201的材料为氧化硅。
所述栅极材料层202的材料为多晶硅、Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种,所述栅极材料层202的厚度为20nm~50nm。可以采用化学气相沉积工艺、溅射工艺或蒸镀等工艺形成所述栅极材料层202。本实施例中,所述栅极材料层202的材料为多晶硅。
位于所述基底100表面的为绝缘材料层201,所述绝缘材料层101作为基底100与栅极材料层202之间的隔离结构,以及相邻栅极材料层202之间的隔离结构。
请参考图3,在所述栅极材料层202(请参考图2)和绝缘材料层201(请参考图1)内形成垂直于基底100的通孔101,形成栅极层212和绝缘层211。
形成所述通孔101的方法包括:在所述位于顶层的绝缘材料层202表面形成图形化掩膜层,所述图形化掩膜层内具有开口,所述开口定义出需要形成的通孔的横截面尺寸和位置;沿所述开口刻蚀所述绝缘材料层201和栅极材料层202至基底100表面,形成通孔101;然后去除所述图形化掩膜层。本实施例中,所述图形化掩膜层的材料可以是光刻胶层,采用灰化工艺去除所述图形化掩膜层。
本实施例中,所述通孔101的横截面和圆形,所述圆形的直径为5nm~200nm。
可以采用干法刻蚀工艺形成所述通孔101,具体的,所述干法刻蚀工艺采用的刻蚀气体为:CF4、C2F6、C3F8中的一种或几种气体。
所述通孔101暴露出基底100的部分表面。
形成所述通孔101后,可以对所述通孔101底部的基底100进行掺杂离子注入,形成掺杂区,并进行退火激活所述掺杂离子;所述掺杂离子为N型离子,为后续形成的非易失性存储单元提供电子载流子。
请参考图4,在所述通孔101的侧壁表面形成存储介质层300。
所述存储介质层300覆盖通孔101的侧壁表面,所述存储介质层300为位于通孔侧壁表面的第一氧化物层301、位于第一氧化物层301表面的氮化物层302、位于氮化物层302表面的第二氧化物层303的堆叠结构,其中所述氮化物层302作为电子的捕获层。所述第一氧化物301的厚度为0.1nm~1nm,所述氮化物层302的厚度为1nm~2nm,第二氧化物层303的厚度为0.1nm~1nm。
本实施例中,所述第一氧化物层301的材料为氧化硅,所述氮化物层302的材料为氮化硅,第二氧化物层302的材料为氧化硅。
在本发明的其他实施例中,所述第一氧化物层301的材料为氧铝化铪,氮化物层302的材料为氮化铪,第二氧化物层303的材料为氧铝化铪。
形成所述存储介质层的方法为化学气相沉积工艺,采用化学气相沉积工艺在所述通孔的内壁表面依次形成第一氧化物层、氮化物层和第二氧化物层,所述第一氧化物层、氮化物层和第二氧化物层还覆盖顶层的绝缘层211;以所述绝缘层211作为停止层,对所述第一氧化物层、氮化物层和第二氧化物层进行平坦化,去除位于所述绝缘层211表面的部分第一氧化物层、氮化物层和第二氧化物层。在本发明的其他实施例中,还可以通过刻蚀工艺去除通孔101底部表面的部分第一氧化物层、氮化物层和第二氧化物层。
所述存储介质层300作为存储单元的存储电荷的部分,其中氮化物层302作为电荷的捕获层,所述第二氧化物层303作为氮化物层302和后续形成的沟道层之间的遂穿氧化层,沟道层内的电子通过隧穿效应通过所述第二氧化物层303进入氮化物层302,所述第一氧化物层301作为氮化物层302和栅极层212之间的隔离阻挡增,避免氮化物层302内的电子进入栅极层212内。
请参考图5,在所述存储介质层300表面形成沟道材料层304。
采用化学气相沉积工艺或溅射工艺,在所述存储介质层300表面形成所述沟道材料层304,本实施例中所述沟道材料层304为锗化硅层,后续对所述沟道材料层304进行氧化处理,形成位于所述存储介质层300表面的单晶锗层作为沟道层。
由于采用所述化学气相沉积工艺或溅射工艺在所述存储介质层300表面直接沉积形成沟道材料层304,所以形成的所述沟道材料层304为非晶材料。
在本发明的其他实施例中,也可以形成微晶或多晶结构的沟道材料层。所述沟道材料层304的材料不是单晶结构,会影响后续在沟道材料层304内的载流子的迁移率,以及所述沟道材料层304对电子的捕获能力,会降低电子遂穿进入存储介质层300中的数量,后续对所述沟道材料层进行处理,形成单晶沟道层。
本实施例中,所述沟道材料层304的材料为锗化硅,其中锗的含量为30%~55%。
请参考图6,对所述沟道材料层304(请参考图5)进行氧化处理,形成位于存储介质层表面的沟道层305和位于所述沟道层表面的氧化层306。
本实施例中所述沟道层305的厚度小于7nm。
本实施例中,所述沟道材料层304的材料为锗化硅,对所述锗化硅层进行氧化处理,使所述锗化硅层中的锗析出,形成位于存储介质层表面的单晶锗层和位于所述单晶锗层表面的氧化硅层。
所述氧化处理为氧氛围下的退火处理,所述氧化处理为氧气氛围下的退火工艺,温度为600℃~1000℃,氧气浓度为10%~80%,退火时间为20min~200min。在所述氧氛围下的退火过程中,所述氧原子会破坏锗化硅中的硅-锗键,形成氧化硅,而锗原子在高温退火下会重新结晶形成单晶锗,由于氧原子与所述锗硅层的表面最先接触,所以,所述氧化硅层形成在单晶锗层的表面,并且由于氧化硅层的晶格结构常数较大,形成的所述单晶锗层和氧化硅层的总厚度大于未被氧化处理前的锗硅层的总厚度。
在本发明的其他实施例中,还可以在所述存储介质层300表面形成非晶硅层或非晶锗层,然后通过高温退火工艺,使所述非晶硅层或非晶锗层成为单晶硅层,或单晶锗层,所述高位退火工艺可以是快速热退火、尖峰退火或者激光退火工艺,所述退火处理在惰性气体氛围下进行,所述退火处理的温度为500℃~800℃,退火时间为4小时~6小时。
本实施例中,所述沟道层305及其表面的氧化物层306未填充满所述通孔101,后续可以在所述通孔101内填充介质材料,将所述通孔101填满。
请参考图7,在所述氧化物层306表面形成介质层307,所述介质层307填充满所述通孔101(请参考图6)。
所述介质层307的材料可以是氧化硅、氮化硅、氮氧化硅、碳氧化硅或碳氮氧化硅层绝缘介质材料。形成所述介质层307的方法可以是化学气相沉积工艺、高密度等离子体沉积工艺、原子层沉积工艺等。
形成所述介质层307的方法包括:在所述通孔101内沉积介质材料,所述介质材料填充满所述通孔,并覆盖位于顶层的绝缘层211;以所述顶层的绝缘层211作为停止层,对上述介质材料进行平坦化,形成介质层307。
请参考图8,为所述非易失性存储单元的俯视图。
所述存储介质层300和沟道层305为环形结构,可以提高所述存储介质层300和沟道层305的接触面积,提高所述栅极层对沟道层305内电子的控制能力。并且,所述沟道层305的厚度较小,本实施例中,所述沟道层305的厚度小于7nm,所述沟道层305的厚度越小,对沟道层305内的电荷的捕获作用越小,可以提高所述存储器单元的读写效率。
并且所述存储单元为堆叠结构,可以提高单位面积的基底100上形成的所述非易失性存储单元的数量,提高非易失性存储器的集成度。
本实施例中,还提供了一种采用上述方法形成的非易失性存储单元。
请参考图7,为本实施例中形成的非易失性存储单元的结构示意图。
所述非易失性存储单元包括:基底100;位于基底100上的间隔堆叠的若干绝缘层211和若干栅极层212,栅极层212和绝缘层211内形成有垂直于基底的通孔;位于所述通孔内的沟道层305,所述沟道层305的表面与通孔顶部齐平;位于所述栅极层212和沟道层305之间的存储介质层300。
本实施例中,所述存储介质层300覆盖通孔的内壁表面。
所述存储介质层300包括位于通孔内壁表面的第一氧化物层301、位于所述第一氧化物层301表面的氮化物层302和位于所述氮化物层302表面的第二氧化物层303。
所述第一氧化物层301为氧化硅、氮化物层302为氮化硅、第二氧化物层303为氧化硅;在本发明的其他实施例中,所述第一氧化物层301为氧铝化铪、氮化物层302为氮化铪、第二氧化物层303为氧铝化铪。
所述第一氧化物层301的厚度为0.1nm~1nm,所述氮化物层302的厚度为1nm~2nm,第二氧化物层303的厚度为0.1nm~1nm。
所述绝缘层211的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅或碳氮氧化硅,所述绝缘层211的厚度为30nm~60nm。
所述栅极层212的材料为多晶硅、Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种,所述栅极层212的厚度为20nm~50nm。所述栅极层212作为控制栅极。
所述沟道层305的材料为硅、锗或锗化硅。所述沟道层305为单晶结构。所述沟道层的厚度小于7nm。
还包括:位于所述沟道层305表面的氧化物层306,以及所述氧化物层306表面的介质层307,所述介质层307填充满所述通孔。
所述存储介质层300和沟道层305为环形结构,可以提高所述存储介质层300和沟道层305的接触面积,提高所述栅极层对沟道层305内电子的控制能力。并且,所述沟道层305的厚度较小,本实施例中,所述沟道层305的厚度小于7nm;所述沟道层305的厚度越小,对沟道层305内的电荷的捕获作用越小,可以提高所述存储器单元的读写效率。
并且,所述存储单元为堆叠结构,可以提高单位面积的基底100上形成的所述非易失性存储单元的数量,提高非易失性存储器的集成度。
本发明的实施例还提供所述非易失性存储单元的另一种形成方法。
请参考图9,提供基底400,在所述基底400表面形成间隔堆叠的绝缘材料层501和伪栅极材料层502。
所述绝缘材料层501的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅或碳氮氧化硅等绝缘介质材料,所述绝缘层501的厚度为30nm~60nm。可以采用化学气相沉积、物理气相沉积等工艺形成所述绝缘材料层501。本实施例中,所述绝缘材料层501的材料为氧化硅。
所述伪栅极材料层502的材料也可以是氧化硅、氮化硅、氮氧化硅、碳氧化硅或碳氮氧化硅等绝缘介质材料,并且,所述伪栅极材料层502与绝缘材料层501为不同的材料。所述伪栅极材料层502的厚度为20nm~50nm。可以采用化学气相沉积工艺形成所述伪栅极材料层502。本实施例中,所述伪栅极材料层502的材料为氮化硅。
位于所述基底400表面的为绝缘材料层501,所述绝缘材料层501作为基底400与后续形成的栅极层之间的隔离结构,以及相邻栅极层之间的隔离结构。
请参考图10,在所述伪栅极材料层502(请参考图9)和绝缘材料层501(请参考图9)内形成垂直于基底400的通孔401,形成伪栅极层512和绝缘层511。
形成所述通孔401的方法与上一实施例中的通孔的形成方法相同,在此不作赘述。
本实施例中,所述通孔401的横截面和圆形,所述圆形的直径为30nm~200nm。
可以采用干法刻蚀工艺形成所述通孔401,具体的,所述干法刻蚀工艺采用的刻蚀气体为:CF4、C2F6、C3F8中的一种或几种气体。
所述通孔401暴露出基底400的部分表面。
形成所述通孔401后,可以对所述通孔401底部的基底400进行掺杂离子注入,形成掺杂区,并进行退火激活所述掺杂离子;所述掺杂离子为N型离子,为后续形成的非易失性存储单元提供电子载流子。
请参考图11,在所述通孔401内形成填充满所述通孔401的沟道层604。
所述沟道层604的材料为硅、锗或锗化硅,并且所述沟道604的材料为单晶结构。
本实施例中,所述沟道层604的材料为锗。所述本实施例中,形成所述沟道层604的方法为,在所述通孔内沉积锗材料层,然后对所述锗材料层进行退火处理,所述退火处理在惰性气体氛围下进行,所述退火处理的温度为500℃~800℃,退火时间为4小时~6小时,形成单晶锗,作为沟道层604。单晶结构的沟道层604具有较高的载流子迁移率,以及较低的电荷捕获率,从而可以提高所述非易失性存储单元的工作效率。
在本发明的其他实施例中,还可以采用上一实施例中的方法形成所述沟道层604,在此不作赘述。
本实施例中,所述沟道层604的厚度小于7nm。
请参考图12,去除所述伪栅极层512(请参考图11),形成凹槽522。
采用湿法刻蚀工艺去除所述伪栅极层512。本实施例中,所述伪栅极层512的材料为氮化硅,所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液。
后续在所述凹槽522内形成存储介质层和位于所述存储介质层表面的栅极层。
请参考图13,在所述凹槽522(请参考图12)的内壁表面形成存储介质层600。
所述存储介质层600包括位于所述凹槽522内壁表面的第一氧化物层601、位于第一氧化物层601表面的氮化物层602、位于氮化物层602表面的第二氧化物层603的堆叠结构,其中所述氮化物层603作为电子的捕获层。所述第一氧化物601的厚度为0.1nm~1nm,所述氮化物层602的厚度为1nm~2nm,第二氧化物层603的厚度为0.1nm~1nm。
本实施例中,所述第一氧化物层601的材料为氧铝化铪,所述氮化物层302的材料为氮化铪,第二氧化物层302的材料为氧铝化铪。
请参考图14,在所述存储介质层600表面形成填充满所述凹槽522(请参考图13)栅极层605。
所述栅极层605的材料为多晶硅、Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种,所述栅极层605的厚度为20nm~50nm。可以采用化学气相沉积工艺、溅射工艺或蒸镀等工艺形成所述栅极层605。本实施例中,所述栅极层605的材料为Al。
采用上述后栅工艺形成所述栅极层605,可以避免形成存储介质层600以及沟道层604等的过程中的热预算对栅极层605的功函数等性能造成影响,从而避免影响形成的非易失性存储单元的性能。
本实施例中,还提供一种采用上述方法形成的非易失性存储单元。
请参考图14,为所述非易失性存储单元的结构示意图。
所述非易失性存储单元的结构包括:基底400;位于基底100上的间隔堆叠的若干绝缘层511和若干栅极层605,栅极层605和绝缘层511内形成有垂直于基底100的通孔;位于所述通孔100内的沟道层604,所述沟道层604的表面与通孔顶部齐平;位于所述栅极层605和沟道层604之间的存储介质层600。
所述存储介质层600还覆盖栅极层605的上表面和下表面。
所述存储介质层600包括第一氧化物层601、位于所述第一氧化物层601表面的氮化物层602和位于所述氮化物层602表面的第二氧化物层603。
本实施例中,所述第一氧化物层601为氧铝化铪、氮化物层602为氮化铪、第二氧化物层603为氧铝化铪。在本发明的其他实施例中,所述第一氧化物层601为氧化硅、氮化物层602为氮化硅、第二氧化物层603为氧化硅。
所述第一氧化物层601的厚度为0.1nm~1nm,所述氮化物层302的厚度为1nm~2nm,第二氧化物层603的厚度为0.1nm~1nm。
所述绝缘层511的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅或碳氮氧化硅,所述绝缘层511的厚度为30nm~60nm。
所述栅极层605的材料为多晶硅、Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种,所述栅极层605的厚度为20nm~50nm。本实施例中,所述栅极层605的材料为Al。
所述沟道层604的材料为硅、锗或锗化硅。所述沟道层604为单晶结构。本发明中,所述沟道层604的厚度小于7nm。
所述沟道层604为圆柱结构,可以提高所述存储介质层600和沟道层604的接触面积,提高所述栅极层对沟道层305内电子的控制能力。并且,所述沟道层305的厚度较小,本实施例中,所述沟道层305的厚度小于7nm;所述沟道层305的厚度越小,对沟道层305内的电荷的捕获作用越小,可以提高所述存储器单元的读写效率。
并且,所述存储单元为堆叠结构,可以提高单位面积的基底100上形成的所述非易失性存储单元的数量,提高非易失性存储器的集成度。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种非易失性存储单元,其特征在于,包括:
基底;
位于基底上的间隔堆叠的若干绝缘层和若干栅极层,栅极层和绝缘层内形成有垂直于基底的通孔;
位于所述通孔内的沟道层,所述沟道层的表面与通孔顶部齐平;
位于所述栅极层和沟道层之间的存储介质层。
2.根据权利要求1所述的非易失性存储单元,其特征在于,所述存储介质层包括位于栅极层侧壁表面的第一氧化物层、位于所述第一氧化物层表面的氮化物层和位于所述氮化物层表面的第二氧化物层。
3.根据权利要求2所述的非易失性存储单元,其特征在于,所述第一氧化物层为氧化硅、氮化物层为氮化硅、第二氧化物层为氧化硅;或者,所述第一氧化物层为氧铝化铪、氮化物层为氮化铪、第二氧化物层为氧铝化铪。
4.根据权利要求2所述的非易失性存储单元,其特征在于,所述第一氧化物层的厚度为0.1nm~1nm,所述氮化物层的厚度为1nm~2nm,第二氧化物层的厚度为0.1nm~1nm。
5.根据权利要求1所述的非易失性存储单元,其特征在于,所述存储介质层覆盖通孔的侧壁表面。
6.根据权利要求1所述的非易失性存储单元,其特征在于,所述存储介质层还覆盖栅极层的上表面和下表面。
7.根据权利要求1所述的非易失性存储单元,其特征在于,所述绝缘层的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅或碳氮氧化硅,所述绝缘层的厚度为30nm~60nm。
8.根据权利要求1所述的非易失性存储单元,其特征在于,所述栅极层的材料为多晶硅、Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种,所述栅极层的厚度为20nm~50nm。
9.根据权利要求1所述的非易失性存储单元,其特征在于,所述沟道层的材料为硅、锗或锗化硅。
10.根据权利要求1所述的非易失性存储单元,其特征在于,所述沟道层的厚度小于7nm。
11.根据权利要求1所述的非易失性存储单元,其特征在于,所述沟道层填充满所述通孔。
12.根据权利要求1所述的非易失性存储单元,其特征在于,还包括位于所述沟道层表面填充满所述通孔的介质层。
13.一种非易失性存储单元的形成方法,其特征在于,包括:
提供基底;
形成位于基底上的间隔堆叠的若干绝缘层和若干栅极层;
在所述栅极层和绝缘层内形成有垂直于基底的通孔;
形成位于所述通孔内的沟道层,所述沟道层的表面与通孔顶部齐平;
形成位于所述栅极层和沟道层之间的存储介质层。
14.根据权利要求13所述的非易失性存储单元的形成方法,其特征在于,所述沟道层和存储介质层的形成方法包括:在所述通孔内壁表面形成存储介质层、在所述存储介质层表面形成沟道层,所述沟道层的厚度小于7nm。
15.根据权利要求13所述的非易失性存储单元的形成方法,其特征在于,所述栅极层、存储介质层和沟道层的形成方法包括:形成位于基底上的间隔堆叠的若干绝缘层和若干伪栅极材料层;在所述绝缘层和伪栅极材料层内形成通孔,所述通孔底部位于基底表面;所述通孔内形成沟道层;去除伪栅极材料层,形成凹槽;在所述凹槽内壁表面形成存储介质层;在所述存储介质层表面形成栅极层,所述栅极层填充满所述凹槽。
16.根据权利要求13所述的非易失性存储单元的形成方法,其特征在于,所述沟道层的为硅、锗或锗化硅。
17.根据权利要求13所述的非易失性存储单元的形成方法,其特征在于,所述沟道层的材料为锗,形成所述锗沟道层的方法包括:在所述存储介质层表面形成锗化硅层,所述锗化硅层中,锗的含量为30%~55%;对所述锗化硅层进行氧化处理,使所述锗化硅层中的锗析出,形成位于存储介质层表面的单晶锗层和位于所述单晶锗层表面的氧化硅层。
18.根据权利要求17所述的非易失性存储单元的形成方法,其特征在于,所述氧化处理为氧气氛围下的退火工艺,温度为600℃~1000℃,氧气浓度为10%~80%,退火时间为20min~200min。
19.根据权利要求13所述的非易失性存储单元的形成方法,其特征在于,所述沟道层填充满所述通孔。
20.根据权利要求13所述的非易失性存储单元的形成方法,其特征在于,还包括:在所述沟道层表面形成填充满所述凹槽的介质层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310745767.2A CN104752433A (zh) | 2013-12-30 | 2013-12-30 | 非易失性存储单元及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310745767.2A CN104752433A (zh) | 2013-12-30 | 2013-12-30 | 非易失性存储单元及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104752433A true CN104752433A (zh) | 2015-07-01 |
Family
ID=53591871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310745767.2A Pending CN104752433A (zh) | 2013-12-30 | 2013-12-30 | 非易失性存储单元及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104752433A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108511511A (zh) * | 2017-02-28 | 2018-09-07 | 东芝存储器株式会社 | 半导体装置及其制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1638133A (zh) * | 2003-12-25 | 2005-07-13 | 硅电子股份公司 | 半导体基片及其制造方法 |
CN101651144A (zh) * | 2008-06-11 | 2010-02-17 | 三星电子株式会社 | 包括竖直立柱的存储器件及制造和操作该存储器件的方法 |
US20110147824A1 (en) * | 2009-12-16 | 2011-06-23 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods for fabricating the same |
US20120280304A1 (en) * | 2011-05-03 | 2012-11-08 | Sang-Hoon Lee | Non-volatile memory device having a vertical structure and method of fabricating the same |
-
2013
- 2013-12-30 CN CN201310745767.2A patent/CN104752433A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1638133A (zh) * | 2003-12-25 | 2005-07-13 | 硅电子股份公司 | 半导体基片及其制造方法 |
CN101651144A (zh) * | 2008-06-11 | 2010-02-17 | 三星电子株式会社 | 包括竖直立柱的存储器件及制造和操作该存储器件的方法 |
US20110147824A1 (en) * | 2009-12-16 | 2011-06-23 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods for fabricating the same |
US20120280304A1 (en) * | 2011-05-03 | 2012-11-08 | Sang-Hoon Lee | Non-volatile memory device having a vertical structure and method of fabricating the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108511511A (zh) * | 2017-02-28 | 2018-09-07 | 东芝存储器株式会社 | 半导体装置及其制造方法 |
CN108511511B (zh) * | 2017-02-28 | 2021-06-29 | 东芝存储器株式会社 | 半导体装置及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10262945B2 (en) | Three-dimensional array device having a metal containing barrier and method of making thereof | |
KR101921442B1 (ko) | 금속 및 실리사이드 제어 게이트들을 갖는 3차원 메모리 디바이스 | |
US11482534B2 (en) | Integrated structures and methods of forming vertically-stacked memory cells | |
US10269819B2 (en) | Integrated structures and methods of forming vertically-stacked memory cells | |
US10553611B2 (en) | Memory arrays and methods of fabricating integrated structure | |
US20130341701A1 (en) | Vertical Semiconductor Memory Device and Manufacturing Method Thereof | |
KR101200488B1 (ko) | 수직채널형 비휘발성 메모리 소자 및 그 제조 방법 | |
CN105374757B (zh) | 半导体器件及其制造方法 | |
TWI693702B (zh) | 三維儲存裝置及其製造方法 | |
CN108987407B (zh) | 三维存储器及其制造方法 | |
US20220216145A1 (en) | Three-dimensional memory device containing amorphous and crystalline blocking dielectric layers | |
US10269823B2 (en) | Flash memory semiconductor device | |
KR100779638B1 (ko) | 비휘발성 메모리 어레이 구조 | |
US20160043096A1 (en) | Method for manufacturing a floating gate memory element | |
CN111490046B (zh) | 一种高擦写速度半浮栅存储器及其制备方法 | |
CN106298677A (zh) | 半导体存储器及其制造方法 | |
CN104900501A (zh) | 半导体结构及其形成方法 | |
CN104752433A (zh) | 非易失性存储单元及其形成方法 | |
CN208521934U (zh) | 存储器结构 | |
US20230363162A1 (en) | Memory device including composite metal oxide semiconductor channels and methods for forming the same | |
CN104752610A (zh) | 半导体结构及其形成方法 | |
CN104143515A (zh) | Mos晶体管的形成方法 | |
US20230363161A1 (en) | Memory device including composite metal oxide semiconductor channels and methods for forming the same | |
CN114512494A (zh) | 存储元件及其制造方法 | |
JP2007109954A (ja) | 半導体記憶装置、その製造方法及びその動作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150701 |
|
RJ01 | Rejection of invention patent application after publication |