JP2007109954A - 半導体記憶装置、その製造方法及びその動作方法 - Google Patents
半導体記憶装置、その製造方法及びその動作方法 Download PDFInfo
- Publication number
- JP2007109954A JP2007109954A JP2005300437A JP2005300437A JP2007109954A JP 2007109954 A JP2007109954 A JP 2007109954A JP 2005300437 A JP2005300437 A JP 2005300437A JP 2005300437 A JP2005300437 A JP 2005300437A JP 2007109954 A JP2007109954 A JP 2007109954A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- film
- charge
- diffusion region
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】半導体層上に形成された、電荷を局在的に蓄積する機能を有する電荷保持膜と、前記電荷保持膜の一部の上に形成されたゲート電極と、前記ゲート電極の両側の前記上記半導体層に形成された拡散領域とを備え、前記拡散領域の前記ゲート電極側の端部が、前記ゲート電極直下よりも外側に位置し、前記電荷保持膜が、少なくとも前記拡散領域の前記ゲート電極側の端部上にまで延在していることを特徴とする半導体記憶装置により上記課題を解決する。
【選択図】図1
Description
図17は、書込みメカニズムの概略説明図である。書込みの際には、拡散領域207とゲート電極205に、正の高いプログラミング電圧を印加する。この時、通常のMOSFET動作と同様に、チャネル領域208に反転層211が形成され、拡散領域206をソース、拡散領域207をドレインとして、ソースからドレインへ電子が流れる。この場合、反転層211が拡散領域207近傍でピンチオフするため、拡散領域207近傍で電子が高電界によって加速され、ホットエレクトロンが発生する。このホットエレクトロンの一部は、高い正電圧が印加されたゲート電極205に引っ張られて紙面上方向へ走り、電荷蓄積絶縁膜203へトラップされる。この膜は絶縁膜であるため、トラップされた電子(電荷)212は膜中をほとんど移動せず、拡散領域207端近傍上に局在することになる。
このような方法によって、NROMは、1トランジスタで2ビットの情報を記憶することが可能である。
拡散領域207端部上の消去の際には、ゲート電極205へ負の高い消去電圧、拡散領域207へ正の高い消去電圧を印加し、半導体基板201は例えばグラウンド電位とする。特に、拡散領域207と半導体基板201の間の接合部にp型ハロー領域210が存在する場合、拡散領域207とハロー領域210のPN接合は急峻なプロファイルになっており、更に高い逆方向バイアスが印加される。そのため、図21のバンド図に示すように、ハロー領域210の荷電子帯から拡散領域207の伝導帯へ、一部の電子がバンド間トンネルによって流れ込む。このトンネル電子215は電界によって加速され、基板のシリコン原子と衝突し、ホットホール216とホットエレクトロン217のペアを生成する。このうちホットホール216の一部は、負バイアスが印加されたゲート電極205へ引っ張られ、電荷蓄積絶縁膜203へ入るため、すでに蓄積されていた電子と再結合し、蓄積していた電子を消滅させる。これによって、拡散領域207端部付近の紙面右側の電子のみを消去することができる。同様の方法で、拡散領域206端部付近の紙面左側の電子のみの消去も可能である。
すなわち、ゲート長の小さい微細装置では、上述のように2ビットメモリとして使用した場合、各ビットの蓄積電荷の位置が互いに過度に接近してしまう。この接近が、メモリ機能の信頼性等に悪影響を及ぼすことになる。例えば、一方のビットのみに書込みを行った場合、蓄積電荷位置が互いに十分離れていれば、消去状態であるもう一方のビットの読出し時には、上述したように、この書込み側ビットの蓄積電荷の影響をほとんど受けない。そのため、「消去状態」と「書込み状態」の差を明確に得ることができる。
前記電荷を局在的に蓄積する機能を有する電荷保持膜の一部の上に形成されたゲート電極と、
前記ゲート電極の両側の前記上記半導体層に形成された拡散領域とを備え、
前記拡散領域の前記ゲート電極側の端部が、前記ゲート電極直下よりも外側に位置し、
前記電荷を局在的に蓄積する機能を有する電荷保持膜が、少なくとも前記拡散領域の前記ゲート電極側の端部上にまで延在していることを特徴とする半導体記憶装置が提供される。
前記電荷を局在的に蓄積する機能を有する電荷保持膜を形成する工程と、前記電荷保持膜上に導電体膜を堆積する工程と、リソグラフィ及びエッチングによって前記導電体膜を加工することでゲート電極を形成する工程と、
前記ゲート電極の側面に絶縁体からなるサイドウォールスペーサを形成する工程と、
不純物注入及びアニールを行って前記拡散領域を形成する工程と
を有することを特徴とする半導体記憶装置の製造方法が提供される。
前記半導体層の電位に対して、前記ゲート電極の電位と前記拡散領域の電位とが互いに逆のバイアスとなるように電圧印加を行うことで、前記電荷を局在的に蓄積する機能を有する電荷保持膜中の電荷の一部のみを消去することを特徴とする半導体記憶装置の動作方法が提供される。
半導体層は、半導体装置に使用されるものであれば特に限定されない。半導体層には、基板上に形成された半導体層のみならず、半導体基板も含まれる。例えば、シリコン、ゲルマニウム等の元素半導体、シリコンゲルマニウム、GaAs、InGaAs、ZnSe、GaN等の化合物半導体によるバルク基板;SOI基板、SOS基板又は多層SOI基板;ガラスやプラスチック基板上に形成された半導体層(上記元素半導体や化合物半導体からなる層)が挙げられる。なかでもシリコン基板又は表面にシリコン層が形成されたSOI基板等が好ましい。半導体層は、単結晶、多結晶又はアモルファスのいずれであってもよい。
オフセット部分が両側にある場合、拡散領域間の幅は、ゲート長の1.05倍〜1.5倍であることが好ましい。
まず、拡散領域のゲート電極側の端部には、オフリークの抑制、読出し電流の低下防止等のために、拡散領域と同一又は異なる導電型の不純物領域を更に備えていてもよい。この不純物領域のゲート電極側端部は、ゲート電極に対してオフセット構造を有していてもいなくてもよい。
本明細書では、ゲート電極下部に位置する電荷を局在的に蓄積する機能を有する電荷保持膜を第1の電荷保持膜と、延在している部分に位置する電荷保持膜を第2の電荷保持膜とも称する。
上記半導体記憶装置は、例えば、以下のように動作させることができる。
上記半導体記憶装置は、例えば以下のように製造できる。
すなわち、まず、半導体層上に電荷を局在的に蓄積する機能を有する電荷保持膜を形成する。次いで、電荷保持膜上に導電体膜を堆積する。更に、リソグラフィ及びエッチングによって導電体膜を加工することでゲート電極を形成する。この後、ゲート電極が電荷保持膜の一部の上に位置するように、ゲート電極の側面に絶縁体からなるサイドウォールスペーサを形成する。次に、不純物注入及びアニールを行って前記拡散領域を形成することで半導体記憶装置を製造できる。
まず、ゲート電極形成後、ゲート電極直下以外の電荷を局在的に蓄積する機能を有する電荷保持膜形成用材料膜を除去することで第1の電荷保持膜を形成する。次いで、少なくともゲート電極側面を覆うように第2の電荷保持膜形成用の材料膜を形成する。更に、異方性エッチング法を用いて、第2の材料膜をエッチバックすることで第2の電荷保持膜を形成することができる。
以下、図を用いて本発明をより詳細に説明する。なお、以下においてはn型装置(拡散領域がn型の装置)について説明するが、不純物の導電型とバイアスを逆にすれば、p型装置として形成することも可能である。また、ここでは、電荷を電子とし、電荷保持膜に電子が蓄積された状態を書込み状態、蓄積されていない場合を消去状態と定義している。
図1(a)及び(b)を用いて第1実施形態における半導体記憶装置の構成を説明する。図1(a)は、第1実施形態の半導体装置の断面の模式図である。p型半導体層101上に、第1の絶縁膜102、電荷蓄積絶縁膜103、及び第2の絶縁膜104を有する。更にその上部に、ポリシリコン等よりなるゲート電極105、及びゲート電極105側面に絶縁体よりなるサイドウォールスペーサ106と107を有する。ゲート電極105の左右の半導体層101には、n型拡散領域109と110が形成されている。半導体層101としては例えばp型シリコン基板を用いる。ここで、拡散領域109及び110とゲート電極105とはオーバーラップせず、オフセットの位置関係にある(図中、111と112はオフセット部分)。また、少なくとも拡散領域109と110のゲート電極寄りの端の位置の上にまで、第1の絶縁膜102、電荷蓄積絶縁膜103が伸びている。また、ゲート電極105下の半導体層101にはチャネル領域108が位置している。
まず、図2に示すように、p型半導体層101上に、第1の絶縁膜102、電荷蓄積絶縁膜103、第2の絶縁膜104より構成されるゲート絶縁膜、ゲート電極105を順次形成する。
第2実施形態を、図6及び7を用いて説明する。第2実施形態では、サイドウォールスペーサ106と107の形成前に、ハロー注入及び表面近傍のハロー濃度を下げるためのn型不純物による打ち返し注入を行う。すなわち、第1実施形態に従って図3のようにゲート電極を加工した後、必要に応じて表面に注入保護膜(図示せず)を形成する。この後、p型不純物であるホウ素を、15〜20keVのエネルギーで、1×1013〜1×1014cm-2程度の面積密度で、垂直方向に対して10°以下の角度で注入する。更に本実施形態では、エネルギーが20〜40keVに設定されたn型不純物である砒素を、ホウ素の面積密度以下で、垂直方向に対して10°以下の角度で注入する(図6)。
以下、層間絶縁膜やコンタクトプラグ等の形成を適宜行うことにより、第2実施形態の半導体記憶装置が作製される。
第3実施形態は、本発明の半導体記憶装置の消去方法に関するものであり、本実施形態により、1つのセルに記憶できる情報量を更に増やすことができる。
なお、第1の絶縁膜102、電荷蓄積絶縁膜103、第2の絶縁膜104の膜厚をより薄くすれば、消去時の各電圧を低くすることもできる。よって、目的に応じた電荷保持能力を損なわない範囲で、膜厚を適宜設定すればよい。
第4実施形態を、図9〜図14を用いて説明する。まず、第1実施形態の図3のようにリソグラフィ技術とエッチング技術を用いてゲート電極を形成する。この実施形態では、ゲートエッチ後更に続けて、ゲート電極105下部以外の第2の絶縁膜104と電荷蓄積絶縁膜103も除去しておく。更にフッ酸溶液を用いたエッチング等の方法で、ゲート電極105下部以外の第1の絶縁膜102も除去する(図9)。その結果、ゲート電極105下部に第1の電荷保持膜が形成される。
紙面右側の蓄積電荷の消去を行う場合には、第1実施形態に倣い、ゲート電極105に負の消去電圧、拡散領域110に正の消去電圧、半導体層101に0Vを印加する。その結果、拡散領域110と半導体層101の間にバンド間トンネル電流127が発生し、その電子が更に電界による加速を受けてホットホール128を生じさせる。その一部が電荷蓄積絶縁膜中の電荷を消滅させる。このプロセスは第1実施形態にて説明した通りである。
第5実施形態の半導体記憶装置も、概ね第4実施形態にそって作製されるが、図12において、ゲート電極下の第1の絶縁膜102と、サイドウォールスペーサ下部の絶縁膜120と121との材料を異なるものとし、異なるバンドギャップを有する材質とすることを特徴とする。例えば第1の絶縁膜102としてシリコン酸化膜、サイドウォールスペーサ下絶縁膜120と121として、よりバンドギャップの小さいシリコン酸窒化膜を利用する。このように、両者の材質を異なるものとし、異なるバンドギャップとすることで、ホットキャリアにとっての電気的障壁高さに差をつけることができる。
なお、第1の絶縁膜102や、絶縁膜120と121は、CVD法等を用いて形成することも可能であり、上記以外の材料の膜を使用してもよい。
第6実施形態を、図15(a)及び(b)を用いて説明する。第6実施形態は、半導体記憶装置の電極形成に関するものであり、半導体記憶装置をより高性能化することができる。
102、202 第1の絶縁膜
103、123、203 電荷蓄積絶縁膜
104、204 第2の絶縁膜
105、205 ゲート電極
106、107 サイドウォールスペーサ
108、208 チャネル領域
109、110、206、207 拡散領域
111、112 オフセット部分
113、211 反転層
114 蓄積電荷
114a ゲート電極端付近下部の蓄積電荷
114b サイドウォールスペーサ下部の蓄積電荷
115、116、209、210 ハロー領域
117、118 ハロー打ち返し領域
119、214 読出し電流
120、121、122、124 絶縁膜
125 電荷蓄積絶縁膜103中の蓄積電荷
126 電荷蓄積絶縁膜123中の蓄積電荷
127 バンド間トンネル電流
128、216 ホットホール
129 高融点金属膜
130、131、132 化合物膜
201 半導体基板
212 電子
213、214 読出し電流
215 トンネル電子
217 ホットエレクトロン
Claims (16)
- 半導体層上に形成された、電荷を局在的に蓄積する機能を有する電荷保持膜と、
前記電荷を局在的に蓄積する機能を有する電荷保持膜の一部の上に形成されたゲート電極と、
前記ゲート電極の両側の前記上記半導体層に形成された拡散領域とを備え、
前記拡散領域の前記ゲート電極側の端部が、前記ゲート電極直下よりも外側に位置し、
前記電荷を局在的に蓄積する機能を有する電荷保持膜が、少なくとも前記拡散領域の前記ゲート電極側の端部上にまで延在していることを特徴とする半導体記憶装置。 - 前記半導体層が、第1導電型のウェル領域を備え、前記拡散領域が前記ウェル領域内に位置し、かつ第2導電型である請求項1に記載の半導体記憶装置。
- 前記電荷を局在的に蓄積する機能を有する電荷保持膜が、少なくともその一部において、半導体層側より順に、第1の絶縁膜、電荷蓄積機能を有する絶縁体、及び第2の絶縁膜からなる構造を有する請求項1に記載の半導体記憶装置。
- 前記第1の絶縁膜が、前記ゲート電極直下と、前記ゲート電極の端部から前記拡散領域側とで、互いに異なる膜厚を有する請求項3に記載の半導体記憶装置。
- 前記第1の絶縁膜が、前記ゲート電極直下より、前記ゲート電極の端部から前記拡散領域側の方が薄い膜厚を有する請求項4に記載の半導体記憶装置。
- 前記第1の絶縁膜が、前記ゲート電極直下と、前記ゲート電極の端部から前記拡散領域側とで、互いに異なるバンドギャップを有する請求項3に記載の半導体記憶装置。
- 前記第1の絶縁膜が、前記ゲート電極直下より、前記ゲート電極の端部から前記拡散領域側の方が小さいバンドギャップを有する請求項6に記載の半導体記憶装置。
- 前記電荷を局在的に蓄積する機能を有する電荷保持膜が、前記ゲート電極直下に位置する第1の電荷を局在的に蓄積する機能を有する電荷保持膜と、前記ゲート電極の端部から前記拡散領域側に延在する第2の電荷を局在的に蓄積する機能を有する電荷保持膜とからなる請求項1に記載の半導体記憶装置。
- 前記ゲート電極、前記拡散領域、又は前記ゲート電極及び前記拡散領域が、それらの上面の少なくとも一部に、高融点金属の化合物膜を有する請求項1に記載の半導体記憶装置。
- 前記拡散領域のゲート電極の端部が、前記電荷を局在的に蓄積する機能を有する電荷保持膜と0nmより大きい幅でオーバーラップしている請求項1に記載の半導体記憶装置。
- 請求項1に記載の半導体記憶装置の製造方法であって、
前記電荷を局在的に蓄積する機能を有する電荷保持膜を形成する工程と、前記電荷を局在的に蓄積する機能を有する電荷保持膜上に導電体膜を堆積する工程と、リソグラフィ及びエッチングによって前記導電体膜を加工することでゲート電極を形成する工程と、
前記ゲート電極の側面に絶縁体からなるサイドウォールスペーサを形成する工程と、
不純物注入及びアニールを行って前記拡散領域を形成する工程と
を有することを特徴とする半導体記憶装置の製造方法。 - 前記サイドウォールスペーサが、前記ゲート電極の表面の熱酸化により形成される請求項11に記載の半導体記憶装置の製造方法。
- 前記サイドウォールスペーサが、
前記電荷を局在的に蓄積する機能を有する電荷保持膜及び前記ゲート電極を覆うサイドウォールスペーサ形成材料膜を堆積する工程と、
異方性エッチング法により前記材料膜をエッチバックする工程と
を経ることで形成される請求項11に記載の半導体記憶装置の製造方法。 - 請求項8に記載の半導体記憶装置の製造方法であって、
前記第1の電荷を局在的に蓄積する機能を有する電荷保持膜形成用の材料膜を形成する工程と、前記第1の材料膜上に導電体膜を堆積する工程と、リソグラフィ及びエッチングによって前記導電体膜を加工することでゲート電極を形成する工程と、
前記ゲート電極直下以外の前記第1の材料膜を除去することで第1の電荷を局在的に蓄積する機能を有する電荷保持膜を形成する工程と、
少なくとも前記ゲート電極側面を覆うように第2の電荷を局在的に蓄積する機能を有する電荷保持膜形成用の材料膜を形成する工程と、
異方性エッチング法を用いて、前記第2の材料膜をエッチバックすることで第2の電荷を局在的に蓄積する機能を有する電荷保持膜を形成する工程と、
不純物注入及びアニールを行って前記拡散領域を形成する工程と
を有することを特徴とする半導体記憶装置の製造方法。 - 前記拡散領域を形成する工程後、
高融点金属を上記拡散領域上面の少なくとも一部を覆うように堆積する工程と、
熱処理によって、前記拡散領域表面の半導体と前記高融点金属とを反応させることで高融点金属の化合物膜を形成する工程と、
未反応の高融点金属を除去する工程と
を有する請求項11に記載の半導体記憶装置の製造方法。 - 請求項1に記載の半導体記憶装置の動作方法であって、
前記半導体層の電位に対して、前記ゲート電極の電位と前記拡散領域の電位とが互いに逆のバイアスとなるように電圧印加を行うことで、前記電荷を局在的に蓄積する機能を有する電荷保持膜中の電荷の一部のみを消去することを特徴とする半導体記憶装置の動作方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005300437A JP2007109954A (ja) | 2005-10-14 | 2005-10-14 | 半導体記憶装置、その製造方法及びその動作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005300437A JP2007109954A (ja) | 2005-10-14 | 2005-10-14 | 半導体記憶装置、その製造方法及びその動作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007109954A true JP2007109954A (ja) | 2007-04-26 |
Family
ID=38035568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005300437A Pending JP2007109954A (ja) | 2005-10-14 | 2005-10-14 | 半導体記憶装置、その製造方法及びその動作方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007109954A (ja) |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002319637A (ja) * | 2001-04-23 | 2002-10-31 | Sharp Corp | 半導体記憶装置、その書き込み方法及び読み出し方法、並びにそれを用いた集積回路装置 |
JP2003060096A (ja) * | 2001-06-28 | 2003-02-28 | Samsung Electronics Co Ltd | 不揮発性メモリ素子及びその製造方法 |
JP2003078043A (ja) * | 2001-08-31 | 2003-03-14 | Toshiba Corp | 半導体記憶装置 |
JP2003158207A (ja) * | 2001-11-26 | 2003-05-30 | Sony Corp | 不揮発性半導体メモリ装置とその動作方法 |
JP2003188288A (ja) * | 2001-12-18 | 2003-07-04 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
WO2003071606A1 (fr) * | 2002-02-21 | 2003-08-28 | Matsushita Electric Industrial Co., Ltd. | Memoire a semi-conducteurs et son procede de fabrication |
JP2004039866A (ja) * | 2002-07-03 | 2004-02-05 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004079624A (ja) * | 2002-08-12 | 2004-03-11 | Powerchip Semiconductor Corp | メモリーデバイス構造及びその製造方法 |
JP2004342881A (ja) * | 2003-05-16 | 2004-12-02 | Sharp Corp | 半導体記憶装置および半導体装置およびicカードおよび携帯電子機器および半導体記憶装置の製造方法 |
JP2004343014A (ja) * | 2003-05-19 | 2004-12-02 | Sharp Corp | 半導体記憶装置、半導体装置、及びそれらの製造方法、並びに携帯電子機器、並びにicカード |
JP2004349680A (ja) * | 2003-04-28 | 2004-12-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2004349308A (ja) * | 2003-05-20 | 2004-12-09 | Sharp Corp | 半導体記憶装置 |
JP2005026300A (ja) * | 2003-06-30 | 2005-01-27 | Seiko Epson Corp | 半導体記憶装置およびその製造方法 |
JP2005150765A (ja) * | 2001-11-21 | 2005-06-09 | Sharp Corp | 半導体記憶装置、その製造方法及び動作方法、並びに携帯電子機器 |
-
2005
- 2005-10-14 JP JP2005300437A patent/JP2007109954A/ja active Pending
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002319637A (ja) * | 2001-04-23 | 2002-10-31 | Sharp Corp | 半導体記憶装置、その書き込み方法及び読み出し方法、並びにそれを用いた集積回路装置 |
JP2003060096A (ja) * | 2001-06-28 | 2003-02-28 | Samsung Electronics Co Ltd | 不揮発性メモリ素子及びその製造方法 |
JP2003078043A (ja) * | 2001-08-31 | 2003-03-14 | Toshiba Corp | 半導体記憶装置 |
JP2005150765A (ja) * | 2001-11-21 | 2005-06-09 | Sharp Corp | 半導体記憶装置、その製造方法及び動作方法、並びに携帯電子機器 |
JP2003158207A (ja) * | 2001-11-26 | 2003-05-30 | Sony Corp | 不揮発性半導体メモリ装置とその動作方法 |
JP2003188288A (ja) * | 2001-12-18 | 2003-07-04 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
WO2003071606A1 (fr) * | 2002-02-21 | 2003-08-28 | Matsushita Electric Industrial Co., Ltd. | Memoire a semi-conducteurs et son procede de fabrication |
JP2004039866A (ja) * | 2002-07-03 | 2004-02-05 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004079624A (ja) * | 2002-08-12 | 2004-03-11 | Powerchip Semiconductor Corp | メモリーデバイス構造及びその製造方法 |
JP2004349680A (ja) * | 2003-04-28 | 2004-12-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2004342881A (ja) * | 2003-05-16 | 2004-12-02 | Sharp Corp | 半導体記憶装置および半導体装置およびicカードおよび携帯電子機器および半導体記憶装置の製造方法 |
JP2004343014A (ja) * | 2003-05-19 | 2004-12-02 | Sharp Corp | 半導体記憶装置、半導体装置、及びそれらの製造方法、並びに携帯電子機器、並びにicカード |
JP2004349308A (ja) * | 2003-05-20 | 2004-12-09 | Sharp Corp | 半導体記憶装置 |
JP2005026300A (ja) * | 2003-06-30 | 2005-01-27 | Seiko Epson Corp | 半導体記憶装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9825049B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP6591291B2 (ja) | 半導体装置およびその製造方法 | |
JP4521597B2 (ja) | 半導体記憶装置およびその製造方法 | |
US9159843B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5007017B2 (ja) | 半導体装置の製造方法 | |
US7667253B2 (en) | Non-volatile memory device with conductive sidewall spacer and method for fabricating the same | |
JP5521555B2 (ja) | 不揮発性記憶装置およびその製造方法 | |
TWI689084B (zh) | 在凹陷基板上形成的分離閘極快閃記憶體單元 | |
US20110001179A1 (en) | Semiconductor device and manufacturing method of the same | |
JP5538828B2 (ja) | 半導体装置およびその製造方法 | |
JP2010245345A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
JP2007324188A (ja) | 半導体装置 | |
JP5161494B2 (ja) | 半導体記憶装置 | |
US10192879B2 (en) | Semiconductor device and manufacturing method thereof | |
CN109994542B (zh) | 半导体器件及其制造方法 | |
JP4854955B2 (ja) | 半導体装置及びその製造方法 | |
JP2009141248A (ja) | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 | |
JP2007109955A (ja) | 半導体記憶装置及びその製造方法 | |
US20070145465A1 (en) | Non-volatile floating gate memory cells with polysilicon storage dots and fabrication methods thereof | |
JP4678362B2 (ja) | 半導体装置およびその製造方法 | |
JP2007109954A (ja) | 半導体記憶装置、その製造方法及びその動作方法 | |
JP4750633B2 (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
US10312254B2 (en) | Semiconductor device and a manufacturing method thereof | |
JP2009194221A (ja) | 半導体装置およびその製造方法 | |
JP2007103764A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |