CN104733424A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN104733424A
CN104733424A CN201410817762.0A CN201410817762A CN104733424A CN 104733424 A CN104733424 A CN 104733424A CN 201410817762 A CN201410817762 A CN 201410817762A CN 104733424 A CN104733424 A CN 104733424A
Authority
CN
China
Prior art keywords
semiconductor chip
conducting material
electric conducting
cylindrical electrode
plbmp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410817762.0A
Other languages
English (en)
Inventor
渡边真司
木田刚
小野善宏
森健太郎
坂田贤治
山田裕介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN104733424A publication Critical patent/CN104733424A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/1607—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16505—Material outside the bonding interface, e.g. in the bulk of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/8183—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及半导体器件及其制造方法。为了提高半导体器件的可靠性。在电耦合Cu柱形电极和引线的导电材料中，包括锡和铜的合金的合金部件形成在这个导电材料内部。此时，合金部件接触Cu柱形电极和引线二者，并且Cu柱形电极和引线通过合金部件相接。类似地，另外，在图8中，发现Cu柱形电极和引线通过合金部件彼此电耦合。由此，可以提高Cu柱形电极和引线之间的电耦合可靠性。

Description

半导体器件及其制造方法
相关申请的交叉引用
于2013年12月24日提交的日本专利申请No.2013-266050的公开，包括说明书、附图和摘要，通过整体引用并入本文中。
技术领域
本发明涉及半导体器件及其制造方法，例如，涉及其中形成在半导体芯片中的突出电极和形成在衬底上方的电极通过导电材料彼此电耦合的半导体器件及其制造技术。
背景技术
日本未经审查的专利申请公布No.2013-48285描述了布线板的耦合焊盘所包括的铜和焊料凸块电极中包含的锡(Sn)形成比镍-锡合金更牢固的铜-锡合金。此外，日本未经审查的专利申请公布No.2013-48285描述了安装主体，使得半导体芯片安装在布线板上方，在氮气气氛下在115℃至125℃的温度下经受烘焙处理1小时。
日本未经审查的专利申请公布No.2009-152317描述了安装主体，使得半导体芯片安装在布线板上方，在氮气气氛下在115℃至125℃的温度下经受烘焙处理1小时。
日本未经审查的专利申请公开No.平成11年(1999)-154688描述了设置在陶瓷布线板上方的布线电极和凸块电极彼此耦合并且半导体元件安装在布线板上方。接着，该专利文献还描述了通过加热处理在100℃下将它加热2小时来硬化导电树脂，以形成耦合部件，随后在保持100℃的高温状态的同时，将布线板放置在载物台上，用分配器将密封树脂施加到与半导体元件上侧相邻的布线板上方。
发明内容
例如，作为半导体器件(封装)的一种模式，存在以下结构：在半导体芯片中形成的突出电极(凸块电极)和在衬底上方形成的电极通过由焊料表示的导电材料耦合。在具有上述结构的半导体器件的制造过程中，通常，存在在突出电极和电极的耦合过程之后添加热处理的加热过程，并且取决于加热过程温度可超过导电材料的熔点。在这种情况下，尽管导电材料将重新熔融，但本发明的发明人发现，当导电材料重新熔融时，出现重新熔融的导电材料的一部分爬升突出电极的侧面的现象和它沿着衬底的电极流动的现象。
当出现这种现象时，促成突出电极和电极之间的耦合的导电材料的量减少，结果，有可能会导致由于导通电阻的增大使得突出电极和电极之间的耦合可靠性降低和电属性本身劣化。也就是说，在本半导体器件的一种模式下，从提高突出电极和电极之间的耦合可靠性的方面和确保稳定电属性的方面，有改进空间。
根据本说明书的描述和附图，其它问题和新特征将变得清楚。
在一个实施例中的半导体器件中，合金部件形成在电耦合突出电极和电极的导电材料中，合金部件接触突出电极和电极二者，并且突出电极和电极通过合金部件相接。
根据一个实施例，半导体器件的电属性可以稳定，由此可以提高半导体器件的稳定性。
附图说明
图1是示出第一实施例中的半导体器件的示意性构造的截面图；
图2是示出形成在布线板的上表面上方的引线的构造示例的示意性示图；
图3是通过图2的A-A线切割的截面图；
图4是通过图2的B-B线切割的截面图；
图5是对应于图3的示意图，并且是示出导电材料重新熔融之后的状态的示图；
图6是对应于图4的示意图，并且是示出导电材料重新熔融之后的状态的示图；
图7是示出第一实施例的特性的示图，并且是对应于通过图2的A-A线切割的截面图的示图；
图8是示出第一实施例的特性的示图，并且是对应于通过图2的B-B线切割的截面图的示图；
图9是示出在形成图7中示出的构造之后施加热处理的状态的示意图；
图10是示出在形成图8中示出的构造之后施加热处理的状态的示意图；
图11A至图11C是其每一个分别示出第一实施例中的合金部件的模式的一个示例的示意图；
图12A至图12C是其每一个分别示出耦合部件的构造模式的一个示例的示意图；
图13是示出耦合部件的构造模式的一个示例的示意图；
图14是示出耦合部件的构造模式的一个示例的示意图；
图15A至图15D是其每一个分别示出Cu柱形电极的构造模式的一个示例的示意图；
图16A至图16E是其每一个分别示出引线的构造模式的一个示例的示意图；
图17是示出第一实施例中的半导体器件的制造过程的流程的流程图；
图18是用于说明倒装芯片安装过程的第一示例的示图；
图19是用于说明倒装芯片安装过程的第二示例的示图；
图20是用于说明倒装芯片安装过程的第三示例的示图；
图21是用于说明倒装芯片安装过程的第四示例的示图；
图22是示出半导体芯片被倒装芯片安装到布线板上方的状况的截面图；
图23是示出通过合金化热处理在导电材料中形成合金部件的状况的截面图，合金化热处理是第一实施例的特性处理；
图24是示出第二实施例中的半导体器件的示意性构造的截面图；
图25是示出第二实施例中的半导体器件的制造过程的流程的流程图；
图26是用于说明第二倒装芯片安装过程的第一示例的示图；
图27是用于说明第二倒装芯片安装过程的第二示例的示图；
图28是示出在布线板上方形成的阻焊剂、包括在布线板上方形成的SMD的焊区(land)、以及在半导体芯片中形成的Cu柱形电极之间的布置关系的示意性平面图；
图29是通过图28的A-A线截取的截面图；
图30是对应于图29的示意图并且是示出在导电材料重新熔融之后的状态的示图；
图31是用于说明第三实施例的方面(SMD)的截面图；
图32是示出在布线板上方形成的阻焊剂、包括在布线板上方形成的SMD的焊区、以及在半导体芯片中形成的Cu柱形电极之间的布置关系的示意性平面图；
图33是通过图32的A-A线截取的截面图；
图34是对应于图33的示意性示图，并且是示出在导电材料重新熔融之后的状态的示图；
图35是用于说明第三实施例的方面(NSMD)的截面图。
具体实施方式
在下面的实施例中，当在必要时为了方便，它们被划分成多个部分或提供它们的实施例和说明。然而，它们不是相互不相关的，一个部分或实施例是其它部分或实施例的一部分或全部的修改形式、应用示例、详细说明、补充说明等关系，除了具体指示的情况之外。
此外，在下面的实施例中，当涉及组件等的数量(包括数量、数值、量、范围等)时，数量不限于具体数量并且可多于或少于特定数量，除了具体指示的情况、明确根本上限于特定数量等情况之外。
此外，在下面的实施例中，理所当然，它们的组件(包括元件步骤等)不必是不可缺少的，除了具体指示的情况、被视为明确根本上不可缺少等情况之外。
类似地，在下面的实施例中，当涉及组件等的形状、位置关系等时，应当包括基本上近似或类似于其形状等的形状，除了具体指示的情况、被明确视为理论上不这样等情况之外。关于上述数值和范围也是如此。
此外，在用于说明实施例的所有示图中，为原理上相同的构件赋予相同的参考标号，省略了其重复说明。顺带地，甚至在平面图的情况下可对附图加阴影，以使附图可理解。
第一实施例
<半导体器件的构造>
例如，半导体器件由半导体芯片形成，在半导体芯片中，形成诸如金属氧化物半导体场效应晶体管(MOSFET)的半导体元件和多层互连，并且形成封装以覆盖这个半导体芯片。封装具有：(1)电耦合半导体芯片中形成的半导体元件和外部电路的功能；以及(2)保护半导体芯片免受诸如湿度和温度的外部环境的影响并且防止因震动和冲击造成破裂以及半导体芯片的特性劣化的功能。此外，封装具有：(3)使得容易地操纵半导体芯片的功能；以及(4)扩散在半导体芯片操作时产生的热并且使半导体元件最大程度表现出其功能的功能；等等。尽管存在各种具有这种功能的封装，但球栅阵列(BGA)将被当作封装模式的一个示例并且进行说明。
图1是示出第一实施例中的半导体器件PAC1的示意性构造的截面图。在图1中，第一实施例中的半导体器件PAC1具有布线板WB，例如，多层互连形成在布线板WB内部，并且半导体芯片CHP1被安装在该布线板WB的上表面(表面，主平面)上方。另一方面，将与在布线板WB内部形成的多层互连电耦合的多个焊料球SB设置在布线板WB的下表面(后表面)上方。这多个焊料球SB中的每个将用作将半导体器件PAC1和外部器件电耦合的外部耦合端子。
例如，通过建立在布线板WB(图1中未示出)的上表面上方形成的引线(电极)和在半导体芯片CHP1中形成的Cu柱形电极(突出电极)PLBMP之间的电耦合，半导体芯片CHP1和布线板WB将彼此电耦合。这里，在半导体芯片CHP1中形成的Cu柱形电极PBLMP包括例如含铜的材料，并且形成在布线板WB上方的引线也包括含铜的材料。
在半导体芯片CHP1中，例如，形成场效应晶体管(MOSFET)、由电阻元件表示的无源元件、电容器、电感器和布线，并且通过组合多个场效应晶体管、无源元件和布线来形成集成电路。因此，形成在半导体芯片CH1中的集成电路将通过Cu柱形电极PLBMP→引线→布线板WB的多层互连→焊料球SB与设置在半导体器件PAC1外面的外部器件电耦合。
接下来，如图1中所示，绝缘树脂材料IM被填充在半导体芯片CHP1和布线板WB之间的间隙中，另外，覆盖半导体芯片CHP1的密封体MR设置在布线板WB上方。
尽管如上所述形成这个第一实施例中的半导体器件PAC1，但本发明的发明人已经揭示，在具有这种构造的半导体器件PAC1中，从提高半导体器件PAC1的可靠性的观点来看，存在改进空间。以下，将说明这个改进空间，随后，将说明对其执行针对该改进空间的设计的这个第一实施例的特性点。
<改进空间>
图2是示出形成在布线板WB的上表面上方的引线LD的构造示例的示意性示图。如图2中所示，在布线板WB的上表面上方，在图2中示出的y方向上延伸的多条引线LD在x方向上以预定间隔并排布置。然后，如图2中所示，阻焊剂SR形成在上面形成有引线LD的布线板WB的表面上方，并且引线LD中存在被阻焊剂SR覆盖的部分和从阻焊剂SR暴露的部分。此时，这个第一实施例中的半导体器件PAC被构造使得形成在半导体芯片中的Cu柱形电极PLBMP可耦合到引线LD从阻焊剂SR暴露的部分。
图3是通过图2的A-A线切割的截面图。如图3中所示，引线LD形成在布线板WB的上表面上方，并且在半导体芯片CHP1中形成的Cu柱形电极被布置成面对这些引线LD。然后，引线LD和Cu柱形电极PLBMP例如通过包括含锡焊料的导电材料CM彼此电耦合。此外，绝缘树脂材料IM被形成为填充半导体芯片CHP1和布线板WB之间的间隙。
图4是通过图2的B-B线切割的截面图。如图3中所示，引线LD形成在布线板WB的上表面上方，并且发现这条引线LD的一个部分被阻焊剂SR覆盖并且引线LD的其它部分从阻焊剂SR暴露。然后，在半导体芯片CHP1中形成的Cu柱形电极PLBMP布置在引线LD从阻焊剂SR暴露的那部分上方，并且这个Cu柱形电极PLBMP和引线LD通过导电材料CM彼此电耦合。此外，绝缘树脂材料IM被填充在半导体芯片CHP1和布线板WB之间。
在如图3和图4中所示的由此构造的这个第一实施例中的半导体器件PAC1中，Cu柱形电极PLBMP和引线LD例如通过包含含锡焊料的导电材料CM彼此电耦合。这里，在这个第一实施例中，如图1中所示，例如，焊料球SB形成在布线板WB的后表面上方，并且在以上提到的将Cu柱形电极PLBMP和引线LD与导电材料CM耦合的过程之后，执行形成这些焊料球SB的过程。然后，在形成焊料球SB的过程中，通过被称为焊料回流的热处理过程，执行焊料球SB的熔融。因此，通过在形成焊料球SB的过程中执行的焊料回流，将Cu柱形电极PLBMP和引线LD耦合的导电材料CM将被重新熔融。
此外，在完成半导体器件PAC1作为产品之后，它将被安装在母板上方。此时，执行下面的过程：通过焊料回流熔融在半导体器件PAC1中形成的焊料球SB；并且在半导体器件PAC1中形成的焊料球SB和在母板上方形成的电极彼此电耦合。
据此，例如，将Cu柱形电极PLBMP和引线LD耦合的导电材料CM将通过后续热处理被重新熔融，后续热处理由在形成焊料球时的焊料回流和将半导体器件PAC1安装在母板上方时的焊料回流表示。当出现导电材料CM的这种重新熔融时，有可能Cu柱形电极PLBMP和引线LD之间的耦合可靠性会下降，或者电阻会上升。
以下，将说明这点。图5是对应于图3的示意图，并且是示出导电材料CM重新熔融之后的状态的示图。如图5中所示，当电耦合Cu柱形电极PLBMP和引线LD的导电材料CM重新熔融时，出现以下现象：变成液体的导电材料CM在Cu柱形电极PLBMP的侧面爬升(第一机制)。结果，电耦合Cu柱形电极PLBMP和引线LD的导电材料CM的一部分将用于爬升至Cu柱形电极PLBMP的侧面，因此，形成在Cu柱形电极PLBMP和引线LD之间的导电材料CM的量减少。据此，如图5中所示，例如，可料想到，在Cu柱形电极PLBMP和引线LD之间出现空隙VD。当出现这种空隙VD时，Cu柱形电极PLBMP和引线LD之间的电耦合将因空隙VD而被抑制，并且有可能电阻可在Cu柱形电极PLBMP和引线LD之间之间增大，或者会出现开路故障。
此外，图6是对应于图4的示意图，并且是示出导电材料重新熔融之后的状态的示图。如图6中所示，当电耦合Cu柱形电极PLBMP和引线LD的导电材料CM重新熔融时，出现以下现象：变成液体的导电材料CM变湿并且扩展到从阻焊剂SR暴露的引线LD的表面上(第二机制)。结果，电耦合Cu柱形电极PLBMP和引线LD的导电材料CM的一部分将用于变湿并且扩展到引线LD从阻焊剂SR暴露的表面上，因此，形成在Cu柱形电极PLBMP和引线LD之间的导电材料CM的量减少。尤其是，由于阻焊剂SR的形成精度相对低，因此为了不会由于阻焊剂SR的形成位移而导致Cu柱形电极PLBMP和引线LD的耦合区域被阻焊剂SR覆盖，阻焊剂SR的端部与Cu柱形电极PLBMP和引线LD的耦合区域充分分开。因此，引线LD从阻焊剂SR暴露的部分的面积变大，并且这样增大了变湿并且扩展到引线LD从阻焊剂SR暴露的表面上的导电材料CM的量。这意味着，形成在Cu柱形电极PLBMP和引线LD之间的导电材料CM的量相当程度地减少。
根据上文，当电耦合Cu柱形电极PLBMP和引线LD的导电材料CM重新熔融时，由于上述的第一机制和第二机制，有可能会在Cu柱形电极PLBMP和引线LD之间出现开路故障。换句话讲，应理解的是，当电耦合Cu柱形电极PLBMP和引线LD的导电材料CM重新熔融时，Cu柱形电极PLBMP和引线LD之间的电耦合可靠性下降。也就是说，在半导体器件PAC1中，发现，从提高Cu柱形电极PLBMP和引线LD之间的电耦合可靠性的方面以及从确保电属性的方面来看，存在改进空间。因此，在这个第一实施例中，给出了用于提高Cu柱形电极PLBMP和引线LD之间的电耦合可靠性的设计和用于确保电属性的设计。以下，将说明给出这些设计的这个第一实施例中的技术思想。
<这个第一实施例中的特征>
图7是示出第一实施例的特征的示图，并且是对应于通过图2的A-A线切割的截面图的示图。此外，图8是示出这个第一实施例的特征的示图，并且是对应于通过图2的B-B线切割的截面图的示图。例如，如图7中所示，这个第一实施例中存在的特征在于，在电耦合Cu柱形电极PLBMP和引线LD的导电材料CM中，在这个导电材料CM内部形成包括锡和铜的合金的合金部件AU。此时，合金部件AU既接触Cu柱形电极PLBMP又接触引线LD，并且Cu柱形电极PLBMP和引线LD通过合金部件AU相接。类似地，另外在图8中，发现Cu柱形电极PLBMP和引线LD通过合金部件AU彼此电耦合。由此，根据这个第一实施例，可得到Cu柱形电极PLBMP和引线LD之间的稳定电耦合，从而可以提高电耦合可靠性。
以下，将说明这个原因。导电材料CM包括例如含锡的焊料，并且锡和铜的合金具有其熔点高于不含铜的锡的熔点的属性。也就是说，如图7中所示，在这个第一实施例中，包括锡和铜的合金的合金部件AU形成在导电材料CM的至少一部分中，并且这个合金部件AU的熔点变得高于导电材料CM除了合金部件AU之外的部分的熔点。这意味着，即使当导电材料CM除了合金部件AU之外的部分因随后过程中执行的热处理(焊料回流)而重新熔融时，合金部件AU也不熔融。结果，在合金部件AU中，既没有出现液体在Cu柱形电极PLBMP的侧面爬升的现象，也没有出现重新熔融的液体变湿并且在引线LD的表面上方扩展的现象，这两种现象都是重新熔融造成的。由于该原因，可以提高Cu柱形电极PLBMP和引线LD之间的电耦合可靠性，而无需在随后过程中执行的热处理，从而减少了用于耦合Cu柱形电极PLBMP和引线LD的合金部件AU的量。尤其是，如图7中所示，通过形成合金部件AU使得合金部件AU可既接触Cu柱形电极PLBMP又接触引线LD，并且使得Cu柱形电极PLBMP和引线LD可通过合金部件AU相接，可以在合金部件AU不重新熔融的情况下，确保Cu柱形电极PLBMP和引线LD之间的电耦合。
此外，将对此进行具体说明。图9是示出在形成图7中示出的构造之后应用热处理的状态的示意图；图10是示出在形成图8中示出的构造之后应用热处理的状态的示意图。
如图9中所示，发现通过造成导电材料CM除了合金部件AU的部分重新熔融的热处理，以及通过例如流入由如图10中所示的引线LD的表面所表示的其它区域中的重新熔融的液体，而出现空隙。然而，在这个第一实施例中，合金部件AU形成在导电材料CM的一部分中，并且这个合金部件AU没有重新熔融，因为这个合金部件AU的熔点高于热处理的温度。由于此原因，如图9中所示，即使除了合金部件AU之外的导电材料CM流出，通过将不重新熔融的合金部件AU将确保Cu柱形电极PLBMP和引线LD之间的电耦合。据此，根据这个第一实施例，即使在通过导电材料CM建立Cu柱形电极PLBMP和引线LD之间的电耦合之后执行热处理的情况下，可以提高Cu柱形电极PLBMP和引线LD之间的电耦合可靠性。
<合金部件的模式>
接下来，将说明合金部件AU的模式。图11是示出这个第一实施例中的合金部件AU的模式的一个示例的示意图。例如，这个第一实施例中的合金部件AU可采取图11中示出的模式。图11A是示出这个第一实施例中的合金部件AU的一个模式的示意图。如图11A中所示，假设的前提假定合金部件AU被形成为使得它可接触Cu柱形电极PLBMP和引线LD二者并且使得Cu柱形电极PLBMP和引线LD可通过合金部件AU被相接，这个第一实施例中的合金部件AU可包括单一合金相。
此外，例如，这个第一实施例中的合金部件AU还可采取图11B中示出的模式。图11B是示出这个第一实施例中的合金部件AU的一个模式的示意图。如图11B中所示，在这个第一实施例中的合金部件AU中，基于形成合金部件AU使得它可接触Cu柱形电极PLBMP和引线LD二者并且使得Cu柱形电极PLBMP和引线LD可通过合金部件AU相接的前提，除了合金部件AU之外的部分可在合金部件AU内部形成为岛形。这是因为，尽管在这种情况下，可通过热处理重新熔融除了形成为岛形的合金部件AU之外的部分，这个部分没有流入其它区域中，因为它被合金部件AU围绕。
此外，例如，这个第一实施例中的合金部件AU还采用图11C中示出的模式。图11C是示出这个第一实施例中的合金部件AU的一种模式的示意图。如图11C中所示，假定形成合金部件AU使得它可接触Cu柱形电极PLBMP和引线LD二者并且使得Cu柱形电极PLBMP和引线LD通过合金部件AU相接，这个第一实施例中的合金部件AU可包括多个不同的合金相。例如，如图11C中所示，合金部件AU可被构造成包含由Cu3Sn组成的合金相100和由Cu6Sn5组成的合金相200。
因此，这个第一实施例中的合金部件AU必须是正好要形成为使得它可包含锡和铜的合金并且可接触Cu柱形电极PLBMP和引线LD二者并且使得Cu柱形电极PLBMP和引线LD可通过合金部件AU相接，并且合金部件AU的内部结构可采取例如图11A至图11C中示出的各种模式。也就是说，这个第一实施例中的技术思想的特征点在于，合金部件AU被形成为使得合金部件AU可包括锡和铜的合金并且可接触Cu柱形电极PLBMP和引线LD，并且使得Cu柱形电极PLBMP和引线LD可通过合金部件AU相接。因此，如果合金部件AU具有这个特征点，则不管合金部件AU的内部结构如何，可以得到以下效果：可确保Cu柱形电极PLBMP和引线LD的电耦合稳定性并且可提高可靠性。换句话讲，这个第一实施例中的技术思想是在导电材料CM内部形成甚至通过焊料回流所表示的热处理也不重新熔融的合金部件AU的思想，并且这个思想是通过各种构造实施的，这些构造中的每个形成合金部件AU使得合金部件AU可具有锡和铜的合金且可接触Cu柱形电极PLBMP和引线LD，并且使得Cu柱形电极PLBMP和引线LD可通过合金部件AU相接。
顺带地，期望的是，合金部件AU的体积与导电材料CM的整体体积的体积比尽可能地大。这是因为，不可能因重新熔融而流出的合金部件AU的体积越大，Cu柱形电极PLBMP和引线LD之间的电耦合变得越牢固，这样能够提高半导体器件的可靠性。例如，从充分提高Cu柱形电极PLBMP和引线LD之间的耦合可靠性的方面看，期望的是，合金部件AU的体积与导电材料CM的整体体积的体积比大于或等于50％。
<耦合部件的构造模式(x轴大小)>
接下来，将说明用于将Cu柱形电极PLBMP和引线LD与包含合金部件AU的导电材料CM耦合的耦合部件的构造模式(x方向大小)。图12是示出耦合部件的构造模式的一个示例的示意图。例如，这个第一实施例中的耦合部件可采取图12A中示出的模式。图12A是示出这个第一实施例中的耦合部件的一种模式的示意图。如图12A中所示，在这个第一实施例中的耦合部件中，使Cu柱形电极PLBMP的x方向长度比引线LD的x方向长度长。甚至在耦合部件的这种构造中，合金部件AU可被形成为使得合金部件AU可接触Cu柱形电极PLBMP和引线LD二者并且使得Cu柱形电极PLBMP和引线LD可通过合金部件AU相接。
此外，例如，这个第一实施例中的耦合部件还可采取图12B中示出的模式。图12B是示出这个第一实施例中的耦合部件的一种模式的示意图。如图12B中所示，在这个第一实施例中的耦合部件中，Cu柱形电极PLBMP的x方向长度和引线LD的x方向长度相等。另外，在耦合部件的这种构造中，合金部件AU可被形成为使得合金部件AU可接触Cu柱形电极PLBMP和引线LD二者并且使得Cu柱形电极PLBMP和引线LD可通过合金部件AU相接。
此外，例如，这个第一实施例中的耦合部件还可采取图12C中示出的模式。图12C是示出这个第一实施例中的耦合部件的一种模式的示意图。如图12C中所示，在这个第一实施例中的耦合部件中，使Cu柱形电极PLBMP的x方向长度比引线LD的x方向长度短。甚至在耦合部件的这种构造中，合金部件AU可被形成为使得合金部件AU可接触Cu柱形电极PLBMP和引线LD二者并且使得Cu柱形电极PLBMP和引线LD可通过合金部件AU相接。
<耦合部件的构造模式(z轴大小)>
接下来，将说明用于将Cu柱形电极PLBMP和引线LD与包含合金部件AU的导电材料CM耦合的耦合部件的构造模式(z方向大小)。图13是示出耦合部件的构造模式的一个示例的示意图。如果如图13中所示Cu柱形电极PLBMP和引线LD之间的z方向间隙G太大，则将变得难以形成耦合到Cu柱形电极PLBMP和引线LD二者的合金部件AU。这是因为，如将在随后将描述的制造过程中说明的，合金部件AU是通过以下来形成的：合金热处理使包含在Cu柱形电极PLBMP中的铜扩散到导电材料CM中；使包含在引线LD中的铜扩散到导电材料CM中；以及出现扩散到导电材料CM的铜和包含在导电材料CM中的锡的合金反应。因此，如图13中所示，当z方向间隙G变大时，铜没有扩散到导电材料CM内部，结果，有可能接触Cu柱形电极PLBMP的合金部件AU和接触引线LD的合金部件AU可能分开。在这种情况下，变得不可能形成合金部件AU使得合金部件AU可接触Cu柱形电极PLBMP和引线LD二者并且使得Cu柱形电极PLBMP和引线LD可通过合金部件AU相接。结果，有可能除了被上下合金部件AU保持的合金部件之外的部分因重新熔融而流出，这会造成出现Cu柱形电极PLBMP和引线LD的耦合故障。
因此，从提高Cu柱形电极PLBMP和引线LD之间的电耦合可靠性的方面来看，在这个第一实施例中，期望将Cu柱形电极PLBMP和引线LD之间的z方向间隙G设置在特定值范围内。图14是示出耦合部件的构造模式的一个示例的示意图。如图14中所示，发现当Cu柱形电极PLBMP和引线LD之间的z方向间隙G在合适值的范围内时，可形成耦合到Cu柱形电极PLBMP和引线LD二者的合金部件AU。也就是说，如图14中所示，当z方向间隙G存在于合适值的范围内时，合金部件AU被形成为使得它可包含锡和铜的合金并且可接触Cu柱形电极PLBMP和引线LD，并且使得Cu柱形电极PLBMP和引线LD可通过合金部件AU相接。据此，根据这个第一实施例，可以提高Cu柱形电极PLBMP和引线LD之间的电耦合可靠性，甚至在通过导电材料CM建立Cu柱形电极PLBMP和引线LD之间的电耦合之后执行热处理的情况下。从具体地实现这个第一实施例中的技术思想的角度看，例如，期望的是将Cu柱形电极PLBMP和引线LD之间的z方向间隙G至多小于或等于15μm，更期望的是将其设置成不小于2μm且不大于10μm。
<Cu柱形电极的构造模式>
接下来，将说明可应用这个第一实施例中的技术思想的Cu柱形电极PLBMP的构造模式的一个示例。图15A和图15D是示出Cu柱形电极PLBMP的构造模式的一个示例的示意图。具体地，图15A至图15D分别示出四种构造模式。
例如，在图15A中，Cu柱形电极PLBMP包括含铜作为主要成分的铜层CL和接触铜层CL的焊料层SL，并且在这个第一实施例中，可采用这个图15A中示出的Cu柱形电极PLBMP。
此外，在图15B中，Cu柱形电极PLBMP包括含铜作为主要成分的铜层CL、包含镍作为主要成分的接触铜层CL的镍层NL，以及接触镍层NL的焊料层SL，并且在这个第一实施例中还可采用这个图15B中示出的Cu柱形电极PLBMP。
此外，在图15C中，Cu柱形电极PLBMP包括含铜作为主要成分的铜层CL、包含镍作为主要成分的接触铜层CL的镍层NL，以及包含金作为主要成分的接触镍层NL的金层AL，并且在这个第一实施例中还可采用这个图15C中示出的Cu柱形电极PLBMP。
类似地，在图15D中，Cu柱形电极PLBMP包括含铜作为主要成分的铜层CL，并且在这个第一实施例中还可采用这个图15D中示出的Cu柱形电极PLBMP。
这里，“主要成分”意思是形成构件(层)的构成材料之中包含最多的材料成分，例如，“包含铜作为主要成分的铜层”意思是铜层在其材料之中包含铜的最高部分。在这个说明书中使用词语“主要成分”的意图是表达例如尽管铜层基本上包括铜，但不应当排除它包含除了铜之外的杂质的情况。上述的镍层NL和金层AL中的“主要成分”也包括相同的意图。
<引线的构造模式>
接下来，将说明可应用这个第一实施例中的技术思想的引线LD的构造模式的一个示例。图16A至图16E是示出引线LD的构造模式的一个示例的示意图。具体地，在图16A至图16E的五个示图中分别示出五种构造模式。
例如，在图16A中，引线LD包括含铜作为主要成分的铜层CL，并且在这个第一实施例中可使用图16A中示出的引线LD。
此外，在图16B中，引线LD包括含铜作为主要成分的铜层CL和包含金作为主要成分的接触铜层CL的金层AL，并且在这个第一实施例中还可采用这个图15B中示出的引线LD。
此外，在图16C中，引线LD包括含铜作为主要成分的铜层CL和包含镍作为主要成分的接触铜层CL的镍层NL，以及包含金作为主要成分的接触镍层NL的金层AL，并且在这个第一实施例中还可采用这个图16C中示出的引线LD。
此外，在图16D中，引线LD包括含铜作为主要成分的铜层CL和接触铜层CL的焊料层SL(电解电镀或化学镀)，并且在这个第一实施例中还可以采用图16D中示出的引线LD。
类似地，在图16E中，引线LD包括含铜作为主要成分的铜层CL和接触铜层CL的焊料层SL(焊料预涂覆)，在这个第一实施例中还可以采用图16D中示出的引线LD。
<Cu柱形电极和引线的组合>
尽管这个第一实施例中的技术思想可应用于上述各种构造模式的Cu柱形电极PLBMP和上述各种构造模式的引线LD，但为了实现这个第一实施例中的技术思想，在Cu柱形电极PLBMP和引线LD的组合中存在某些限制。具体地，由于这个第一实施例中的技术思想是以Cu柱形电极PLBMP和引线LD通过焊料(导电材料CM)彼此耦合的事实为依据，从这个角度来看，在Cu柱形电极PLBMP和引线LD的组合中存在某些限制。以下，将说明Cu柱形电极PLBMP和引线LD的组合。
首先，在使用图15A中示出的Cu柱形电极PLBMP的情况下，由于焊料层SL形成在Cu柱形电极PLBMP上方，因此图16A至图16E的构造模式中的任一种的引线LD可用作对应的引线LD。
接下来，在使用图15B中示出的Cu柱形电极PLBMP的情况下，焊料层SL形成在Cu柱形电极PLBMP上方，并且形成用于抑制铜从铜层CL扩散到焊料层SL的镍层。根据这种构造，为了在焊料层SL中形成合金部件，焊料层SL需要形成在引线LD侧。也就是说，在使用图15B中示出的Cu柱形电极PLBMP的情况下，由于不能预料铜从Cu柱形电极PLBMP的扩散，因此焊料层SL需要被供应有来自引线LD侧的铜。由于这个原因，在使用图15B中示出的Cu柱形电极PLBMP的情况下，对应的引线LD限于图16D和图16E的构造模式中的任一种的引线LD。因此，从在焊料层SL(导电材料)中形成合金部件的方面看，不能说提供镍层NL的构造是理想的。然而，这个镍层NL具有当焊料层SL(导电材料)重新熔融时抑制液体在Cu柱形电极PLBMP的侧面爬升的功能。据此，在从引线LD侧到焊料层SL充分执行铜的扩散的情况下，可获得的协同效应在于在焊料层SL内部形成合金部件，并且在于通过镍层NL抑制了液体到Cu柱形电极PLBMP的侧面爬升。
最后，在使用图15C和图15D中示出的Cu柱形电极PLBMP的情况下，由于不在Cu柱形电极PLBMP上方形成焊料层SL，因此对应的引线LD将限于图16D和图16E的构造模式中的任一种的引线LD。
<半导体器件的制造方法>
如上所述地形成这个第一实施例中的半导体器件PAC1，将参考以下的附图说明其制造方法。图17是示出这个第一实施例中的半导体器件的制造过程的流程的流程图。
首先，制备半导体芯片，在该半导体芯片中，使用半导体元件和布线作为其构成的集成电路形成在其内部并且在该半导体芯片的表面上方形成含铜的Cu柱形电极(突出电极)(图17的S101)。此外，还制备布线板，在布线板的表面上方形成包含铜作为主要成分的多条引线(图17的S102)。
接下来，半导体芯片被倒装芯片安装到布线板上方(图17的S103)。具体地，半导体芯片安装在布线板上方，使得在半导体芯片中形成的Cu柱形电极和在布线板上方形成的引线可彼此电耦合。这个倒装芯片安装存在各种类型，例如，存在以下被示出为典型的倒装芯片安装处理的四种模式并且将参考附图说明各过程。
<第一示例>
将使用图18说明倒装芯片安装过程的第一示例。如图18中所示，布线板WB，通过等离子体清洁对其其表面清洁并且在其上方形成有引线LD，被布置在载物台ST上方，随后将半导体芯片CHP1安装在布线板WB上方。此时，将半导体芯片CHP1安装在布线板WB上方，使得在半导体芯片CHP1中形成的Cu柱形电极PLBMP可耦合到在布线板WB上方形成的引线LD。
接下来，例如，在其上方安装有半导体芯片CHP1的布线板WB经受热处理(质量回流)。具体地，例如，在比焊料熔点高的260℃的温度(第二温度)下，加热其上方安装有半导体芯片CHP1的布线板WB。由此，在半导体芯片CHP1中形成的Cu柱形电极PLBMP和在布线板WB上方形成的引线LD通过包括焊料的导电材料彼此耦合。
接下来，用底部填充剂UF(绝缘树脂材料IM)填充布线板WB和半导体芯片CHP1之间的间隙。因此，执行将半导体芯片CHP1安装在布线板WB上方的倒装芯片安装过程。
<第二示例>
将使用图19说明倒装芯片安装过程的第二示例。如图19中所示，将预施加树脂膜NCF(绝缘树脂材料IM)布置在布线板WB上方，布线板WB的表面通过等离子体清洁被清洁并且其上方形成有引线LD。此后，将其中形成有Cu柱形电极PLBMP的半导体芯片CHP1安装在被预施加树脂膜NCF覆盖的布线板WB上方。此时，因为保持半导体芯片CHP1的加热器HT的负载，所以在半导体芯片CHP1中形成的Cu柱形电极PLBMP突破预施加树脂膜NCF，并且直接接触在布线板WB上方形成的引线LD。
此后，在通过氟碳树脂用加热器HT对半导体芯片CHP1进行施压的同时，用加热器HT对半导体芯片CHP1进行加热。具体地，例如，在比焊料的熔点高的260℃的温度(第二温度)下，用加热器HT加热半导体芯片CHP1。由此，在半导体芯片CHP1中形成的Cu柱形电极PLBMP和在布线板WB上方形成的引线LD通过包括焊料的导电材料彼此耦合。因此，执行将半导体芯片CHP1安装在布线板WB上方的倒装芯片安装过程。
<第三示例>
将使用图20说明倒装芯片安装过程的第三示例。如图20中所示，在布线板WB上方形成预施加树脂膏NCP(绝缘树脂材料IM)，布线板WB的表面通过等离子体清洁被清洁并且其上方形成有引线LD。此后，将其中形成有Cu柱形电极PLBMP的半导体芯片CHP1安装在被预施加树脂膏NCP覆盖的布线板WB上方。此时，因为保持半导体芯片CHP1的加热器HT的负载，在半导体芯片CHP1中形成的Cu柱形电极PLBMP推开预施加树脂膏NCP，并且直接接触在布线板WB上方形成的引线LD。
此后，在用加热器HT对半导体芯片CHP1进行施压的同时，用加热器HT对半导体芯片CHP1进行加热。具体地，例如，在比焊料的熔点高的260℃的温度(第二温度)下，用加热器HT加热半导体芯片CHP1。由此，在半导体芯片CHP1中形成的Cu柱形电极PLBMP和在布线板WB上方形成的引线LD通过包括焊料的导电材料彼此耦合。因此，执行将半导体芯片CHP1安装在布线板WB上方的倒装芯片安装过程。
<第四示例>
将使用图21说明倒装芯片安装过程的第四示例。如图21中所示，布线板WB，其表面通过等离子体清洁被清洁并且其上方形成有引线LD，被布置在载物台ST上方，随后在用加热器HT保持半导体芯片CHP1的同时将半导体芯片CHP1安装在布线板WB上方。此时，将半导体芯片CHP1安装在布线板WB上方，使得在半导体芯片CHP1中形成的Cu柱形电极PLBMP可耦合到在布线板WB上方形成的引线LD。
接下来，用保持半导体芯片CHP1的加热器加热半导体芯片CHP1。具体地，例如，在比焊料熔点高的260℃的温度(第二温度)下，用加热器HT加热半导体芯片CHP1。由此，在半导体芯片CHP1中形成的Cu柱形电极PLBMP和在布线板WB上方形成的引线LD通过包括焊料的导电材料彼此耦合。
接下来，将底部填充剂UF(绝缘树脂材料IM)填充在布线板WB和半导体芯片CHP1之间的间隙中。因此，执行将半导体芯片安装在布线板WB上方的倒装芯片安装过程。
通过如上的倒装芯片安装过程(第一示例至第四示例)，将半导体芯片CHP1倒装芯片安装在布线板WB上方。图22是示出半导体芯片CHP1被倒装芯片安装到布线板WB上方的状况的放大截面图。如图22中所示，在布线板WB上方形成的引线LD和在半导体芯片CHP1中形成的Cu柱形电极PLBMP将通过包含锡的导电材料CM电耦合。然后，用绝缘树脂材料IM(在第一示例和第四示例中，底部填充剂；在第二示例中，预施加树脂膜NCF；在第三示例中，预施加树脂膏NCP)填充半导体芯片CHP1和布线板WB之间的间隙。
这里，由于以上提到的绝缘树脂材料IM没有完全硬化，接下来因此执行固化过程(图17的S104)。具体地，例如，在170℃的温度(第三温度)下执行大约1小时的热处理(固化)。由此，可完全硬化绝缘树脂材料IM。
接下来，执行作为这个第一实施例的特征过程的合金化热处理(图17的S105)。例如，在高于常温(室温25℃)且低于导电材料CM的熔点的第一温度下，加热导电材料CM。具体地，在200℃的温度(第一温度)下执行大约12小时的热处理过程。由此，如图23中所示，铜从Cu柱形电极PLBMP和引线LD扩散到导电材料CM中，扩散到导电材料CM中的铜和包含在导电材料CM中的锡执行合金反应，以在导电材料CM内部形成合金部件AU。详细地，合金化热处理形成合金部件AU，使得它可包含锡和铜的合金并且可接触Cu柱形电极PLBMP和引线LD，并且使得Cu柱形电极PLBMP和引线LD可通过合金部件AU相接。在这个第一实施例中，例如，包括Cu3Sn的合金相被形成为接触Cu柱形电极PLBMP和引线LD，并且包括Cu6Sn5的合金相形成在包括Cu3Sn的合金相内部。这些合金相的熔点超过415℃。
这里，尽管考虑到形成合金部件AU的生产率，期望合金化热处理的第一温度是尽可能高的温度，但需要该温度是比导电材料CM(焊料)的熔点低的温度。顺带地，在这个第一实施例中，尽管作为合金化热处理的特定条件，作为示例，给出温度200℃(第一温度)持续大约12小时的条件，这只是一个示例，加热温度和加热时间可根据形成导电材料CM的焊料的种类而变化。
此外，理想的是，例如在氮气气氛、惰性气体气氛、或高度真空气氛中，执行合金化热处理。这是因为，合金化热处理可导致例如在布线板WB上方形成的引线LD的表面被氧化。
在如上所述执行合金化热处理之后，如图1中所示，例如，包括树脂的密封主体MR被形成为覆盖半导体芯片CHP1(图17的S106)。在这个树脂密封过程中，例如，通过形成树脂使得它可覆盖半导体芯片CHP1并且随后在175℃的温度下执行热处理大约1小时，将树脂硬化。
此后，如图1中所示，将焊料球SB安装在布线板WB的后表面上方，随后在大约260℃下执行焊料回流(图17的S107)。此时，电耦合Cu柱形电极PLBMP和引线的导电材料将重新熔融。然而，在这个第一实施例中，由于在导电材料内部形成合金部件并且该合金部件具有不允许它重新熔融的高熔点，因此可以提高Cu柱形电极PLBMP和引线之间的电耦合可靠性。
接下来，可通过执行布线板WB的封装划片来得到多个半导体器件PAC1(参考图1)(图17的S108)。因此，可制造这个第一实施例中的半导体器件PAC1.
在制造好的半导体器件PAC1被传递到顾客之后，将它安装在母板上方(图17的S109)。另外，在此时，在耦合母板和半导体器件PAC1的过程中，在大约260℃下执行焊料回流。此时，尽管电耦合Cu柱形电极和引线的导电材料将重新熔融，但由于在导电材料内部形成合金部件并且该合金部件具有不允许它重新熔融的高熔点，因此可以提高Cu柱形电极和引线之间的电耦合可靠性。
<第一实施例的效果>
根据这个第一实施例，在有可能可使导电材料CM重新熔融的热处理过程(焊料回流)之前的过程中，提供合金化热处理，并且在电耦合Cu柱形电极PLBMP和引线LD的导电材料CM中，合金化热处理在这个导电材料CM内部形成包括锡和铜的合金的合金部件AU。具体地，在这个第一实施例中，这个合金部件AU被形成为使得它可接触Cu柱形电极PLBMP和引线LD二者并且使得Cu柱形电极PLBMP和引线LD可通过合金部件AU相接。然后，由于这个合金部件AU的熔点高于例如图17中的S107和S109示出的热处理(焊料回流)的温度，因此其将不会重新熔融。
因此，即使除了合金部件AU之外的导电材料CM流出，通过将不会重新熔融的合金部件AU，确保Cu柱形电极PLBMP和引线LD之间的电耦合。据此，根据这个第一实施例，即使在通过导电材料CM执行Cu柱形电极PLBMP和引线LD之间的电耦合之后执行热处理(焊料回流)的情况下，也可以提高Cu柱形电极PLBMP和引线LD之间的电耦合可靠性。
<修改形式>
接下来，将说明这个第一实施例的修改形式。在这个第一实施例中，如图17中所示，在固化过程之后且在树脂密封过程之前，执行合金化热处理。然而，作为基础思想，这个第一实施例中的技术思想在于，在通过倒装芯片安装过程经由导电材料CM耦合Cu柱形电极PLBMP和引线LD之后，例如，执行合金化热处理，使得导电材料CM可以不通过母板上方的BGA形成过程(焊料回流)和安装过程(焊料回流)而重新熔融。因此，如果考虑这个基本思想，则可在倒装芯片安装过程之前且BGA形成过程之前的任何时间点，执行作为这个第一实施例的特征的合金化热处理。
例如，还可将固化过程和合金化热处理一起执行。在这种情况下，由于可实现过程量的减小，因此可实现半导体器件的制造过程的简化。然而，固化过程应用的温度是大约170℃，并且合金化热处理应用的温度是大约200℃。因此，当组合固化过程和合金化热处理时，相比于常规固化过程，将更快速地加热绝缘树脂材料IM。固化过程是用于完全硬化绝缘树脂材料IM的热处理，例如，当快速加热绝缘树脂材料时，快速加热会造成在半导体芯片CHP1中形成的聚酰亚胺树脂和布线板WB的构成材料排出废气的可能性增加。然后，由于在材料没有完全硬化的半干状态下该废气被带入到绝缘树脂材料IM中，有可能会在半导体芯片CHP1和布线板WB之间出现空隙，并且从提高半导体器件可靠性的方面来看，需要采取措施。作为措施的一个示例，例如，构思以下技术：当组合固化过程和合金化热处理时，绝缘树脂材料IM首先在对应于固化的大约170℃的温度下被加热，随后温度逐渐升至大约200℃，而不是从一开始加热至大约200℃。因此，例如，通过采取上述措施，可以通过将固化过程和合金化热处理一起执行，简化半导体器件的制造过程，而不造成半导体器件的可靠性劣化。
此外，由于在这个第一实施例中要执行合金化热处理，因此至少在BGA形成过程之前的过程中，还可在树脂密封过程之后执行合金化热处理。然而，在这种情况下，包括树脂的密封体MR可遭受通过合金化热处理施加的热造成的损害。尽管可以在倒装芯片安装过程之后且在BGA形成过程之前的任何时间段执行这个第一实施例中的合金化热处理，但从减轻给予半导体器件的其它构成的影响的方面看，期望的是在尽可能早的阶段执行合金化热处理。
第二实施例
在第一实施例中，尽管例如将其中如图1中所示单体半导体芯片CHP1安装在布线板WB上方的半导体器件PAC1当作示例并且进行说明，但在这个第二实施例中，其中多个半导体芯片在布线板上方以堆叠状态布置的半导体器件将被当作示例并且进行说明。
<半导体器件的构造>
图24是示出这个第二实施例中的半导体器件PAC2的示意性构造的截面图。如图24中所示，这个第二实施例中的半导体器件PAC2具有布线板WB，例如多层互连件形成在布线板WB内部，并且半导体芯片CHP1被安装在这个布线板WB的上表面上方。然后，半导体芯片CHP2布置在半导体芯片CHP1上方，以堆叠和布置到这个半导体芯片CHP1。
通过在形成在布线板WB(图24中未示出)的上表面上方的引线(电极)和形成在半导体芯片CHP1中的Cu柱形电极(突出电极)PLBMP之间建立电耦合，半导体芯片CHP1和布线板WB将彼此电耦合。这里，在半导体芯片CHP1中形成的Cu柱形电极PLBMP包括例如含铜的材料，并且在布线板WB上方形成的引线也包括含铜的材料。
此外，穿透半导体芯片CHP1的硅通孔TSV形成在半导体芯片CHP1中，并且耦合部件形成在半导体芯片CHP1和半导体芯片CHP2之间，以便与这个硅通孔TSV耦合。因此，布置成堆叠状态的半导体芯片CHP1和半导体芯片CHP2将处于它们通过耦合部件和硅通孔TSV彼此电耦合的状态。例如，使得布置在下层中的半导体芯片CHP1的平面大小比布置在上层中的半导体芯片CHP2的平面大小更小。然后，当在半导体芯片CHP1中形成逻辑电路时，例如，存储器电路例如形成在半导体芯片CHP2中。另一方面，将与在布线板WB内部形成的多层互连件电耦合的多个焊料球SB设置在布线板WB的下表面上方。此外，如图24中所示，用绝缘树脂材料IM1填充半导体芯片CHP1和布线板WB之间的间隙，并且用绝缘树脂材料IM2填充半导体芯片CHP1和半导体芯片CHP2之间的间隙。此外，提供包括例如树脂的密封体MR以覆盖在布线板WB上方的半导体芯片CHP2。在这个第二实施中由此构造的半导体器件PAC2也具有在第一实施例中说明的特征点。也就是说，另外在这个第二实施例中的半导体器件PAC2中，在电耦合Cu柱形电极和引线的导电材料中，包括锡和铜的合金的合金部件形成在这个导电材料内部。然后，这个合金部件接触Cu柱形电极PLBMP和引线二者，并且Cu柱形电极PLBMP和引线通过合金部件相接。由此，如同第一实施例，另外，在这个第二实施例中，可以提高Cu柱形电极PLBMP和引线之间的电耦合可靠性。
<半导体器件的制造方法>
如上所述地构造这个第二实施例中的半导体器件PAC2，并且以下将参考图说明其制造方法。图25是示出这个第二实施例中的半导体器件的制造过程的流程图。
首先，制备第一半导体芯片，在第一半导体芯片内部形成使用半导体元件和布线作为其构成的逻辑电路并且在第一半导体芯片上方形成包含铜的Cu柱形电极(突出电极)(图25的S201)，并且制备第二半导体芯片，在第二半导体芯片内部形成使用半导体元件和布线作为其构成的存储器电路并且在第二半导体芯片的表面上方形成包含铜的Cu柱形电极(突出电极)(图25的S202)。此外，还制备布线板，包含铜作为主要成分的多条引线形成在布线板的表面上方(图25的S203)。
接下来，第一半导体芯片是安装在布线板上方的第一倒装芯片(图25的S204)。具体地，第一半导体芯片安装在布线板上，使得在第一半导体芯片中形成的Cu柱形电极和在布线板上方形成的引线可彼此电耦合。例如，可在第一实施例中说明的第一示例至第四示例的过程中的任一个中执行这个第一倒装芯片安装。
以上描述的第一倒装芯片安装过程将用含有锡的导电材料建立在布线板上方形成的引线和在第一半导体芯片中形成的Cu柱形电极之间的电耦合。然后，将绝缘树脂材料(底部填充剂、预施加树脂膜、预施加树脂膏)填充在第一半导体芯片和布线板之间的间隙中。
这里，由于以上提到的绝缘树脂材料没有完全硬化，因此接下来执行第一固化过程(图25的S205)。具体地，例如，在170℃的温度(第三温度)下执行热处理(固化)大约1小时。由此，绝缘树脂材料可完全固化。
接下来，执行作为这个第二实施例的特征过程的合金化热处理(图25的S206)。例如，在高于常温(室温25℃)且低于导电材料(焊料)的熔点的第一温度下，加热导电材料。具体地，在200℃的温度(第一温度)下执行热处理过程大约12小时。由此，铜从Cu柱形电极和引线扩散到导电材料中，扩散到导电材料中的铜和包含在导电材料中的锡形成合金反应，并且合金部件形成在导电材料内部。具体地，合金化热处理形成合金部件，使得合金部件可包含锡和铜的合金，并且接触Cu柱形电极和引线二者并且使得Cu柱形电极和引线可通过合金部件相接。在这个第二实施例中，例如，包括Cu3Sn的合金相被形成为接触Cu柱形电极和引线，包括Cu6Sn5的合金相形成在包括Cu3Sn的合金相内部。这些合金相的熔点超过415℃。
这里，考虑到形成合金部件的生产率，期望合金化热处理的第一温度是尽可能高的温度，但该温度必须是比导电材料(焊料)的熔点低的温度。顺带地，在这个第二实施例中，尽管作为合金化热处理的特定条件，作为示例，给出温度200℃(第一温度)达大约12小时的条件，这只是一个示例，加热温度和加热时间可根据形成导电材料的焊料的种类来变化。此外，期望的是，例如在氮气气氛、惰性气体气氛、或带有高度真空的气氛中，执行合金化热处理。这是因为，有可能合金化热处理会造成例如布线板劣化(焊区的氧化等)，这会妨碍安装BGA球(焊料球)。
接下来，第二半导体芯片是安装在第一半导体芯片上方的第二倒装芯片(图25的S207)。具体地，第二半导体芯片安装在第一半导体芯片上方，使得在第二半导体芯片中形成的Cu柱形电极和在第一半导体芯片中形成的硅通孔TSV可彼此电耦合。存在各种类型的这个第二倒装芯片安装。例如，作为典型的倒装芯片安装过程，存在以下示出的两种模式。将参考附图说明各过程。
<第一示例>
将使用图26说明第二倒装芯片安装过程的第一示例。如图26中所示，例如，通过等离子体清洁来清洁布线板WB的表面，随后，在其中形成硅通孔的半导体芯片CHP1(第一半导体芯片)上方形成预施加树脂膏(绝缘树脂材料IM2)。此后，将其中形成有Cu柱形电极PLBMP的半导体芯片CHP2(第二半导体芯片)安装在被预施加树脂膏覆盖的半导体芯片CHP1上方。此时，因为保持半导体芯片CHP2的加热器HT的负载，所以在半导体芯片CHP2中形成的Cu柱形电极PLBMP突破预施加树脂膏NCP，并直接接触在半导体芯片CHP1中形成的硅通孔。
此后，在用加热器HT对半导体芯片CHP2进行施压的同时，用加热器HT对半导体芯片CHP2进行加热。具体地，例如，在比焊料的熔点高的260℃的温度(第二温度)下，用加热器HT加热半导体芯片CHP2。由此，在半导体芯片CHP2中形成的Cu柱形电极PLBMP和在半导体芯片CHP1中形成的硅通孔通过包括焊料的导电材料彼此耦合。因此，执行将半导体芯片CHP2安装在半导体芯片CHP1上方的倒装芯片安装过程。
<第二示例>
将使用图27说明第二倒装芯片安装过程的第二示例。如图27中所示，例如，通过等离子体清洁来清洁布线板WB的表面，随后，在半导体芯片CHP1(第一半导体芯片)上方安装半导体芯片CHP2(第二半导体芯片)。此时，将第二半导体芯片CHP2安装在半导体芯片CHP1上方，使得在半导体芯片CHP2中形成的Cu柱形电极PLBMP可耦合到在半导体芯片CHP1中形成的硅通孔。
接下来，例如，在其中半导体芯片CHP1和半导体芯片CHP2布置成堆叠状态的布线板WB上执行热处理(质量回流)。具体地，例如，在比焊料熔点高的260℃的温度(第二温度)下，加热其中半导体芯片CHP1和半导体芯片CHP2布置成堆叠状态的布线板WB。由此，在半导体芯片CHP2中形成的Cu柱形电极PLBMP和在半导体芯片CHP1中形成的硅通孔通过包括焊料的导电材料彼此耦合。
接下来，用底部填充剂UF(绝缘树脂材料IM2)填充半导体芯片CHP1和半导体芯片CHP2之间的间隙。因此，执行将半导体芯片CHP2安装在半导体芯片CHP1上方的第二倒装芯片安装过程。
这里，由于以上提到的绝缘树脂材料IM2没有完全硬化，因此接下来，执行第二固化过程(图25的S208)。具体地，例如，在170℃的温度(第三温度)下执行大约1小时的热处理(固化)。由此，可完全硬化绝缘树脂材料IM2。
此后，例如，如图24中所示，包括树脂的密封体MR被形成为覆盖半导体芯片CHP2(图25的S209)。在这个树脂密封过程中，例如，通过形成树脂使得它可覆盖半导体芯片CHP2并随后在175℃的温度下热处理大约1小时来硬化树脂。
接下来，如图24中所示，将焊料球SB安装在布线板WB的后表面上方，随后给出大约260℃下的焊料回流(图25的S210)。此时，尽管电耦合Cu柱形电极PLBMP和引线的导电材料将重新熔融，但由于在这个第二实施例中，在导电材料内部形成合金部件并且该合金部件具有不允许它重新熔融的高熔点，所以可以提高Cu柱形电极PLBMP和引线之间的电耦合可靠性。
接下来，可通过执行布线板WB的封装划片来得到多个半导体器件PAC2(参考图24)(图25的S211)。因此，可制造这个第二实施例中的半导体器件PAC2。
在被传递到顾客之后，将制造好的半导体器件PAC2安装在母板上方(图25的S212)。另外，在此时，在耦合母板和半导体器件PAC2的过程中，执行大约260℃的焊料回流。此时，电耦合Cu柱形电极和引线的导电材料将经受重新熔融。然而，由于在这个第二实施例中，在导电材料内部形成具有不允许它重新熔融的高熔点的合金部件，所以可以提高Cu柱形电极和引线之间的电耦合可靠性。
<修改形式>
接下来，将说明这个第二实施例的修改形式。在这个第二实施例中，如图25中所示，在第一固化过程之后且在第二倒装芯片安装过程之前，执行合金化热处理。在这种情况下，将在热处理过程之前的过程中提供合金化热处理，每个热处理过程具有导电材料可能重新熔融的可能性(第二倒装芯片安装过程、BGA形成过程、母板上方的安装过程)。此时，在电耦合Cu柱形电极和引线的导电材料中，合金化热处理在这个导电材料内部形成包括锡和铜的合金的合金部件。尤其是，在这个第二实施例中，这个合金部件被形成为使得它接触Cu柱形电极和引线并且使得Cu柱形电极和引线通过合金部件相接。然后，由于这个合金部件的熔点高于通过例如图25的S207、S210和S212示出的热处理(焊料回流)的温度，因此合金部件将不重新熔融。因此，即使除了合金部件的导电材料流出，将通过将不重新熔融的合金部件来确保Cu柱形电极和引线之间的电耦合。据此，根据这个第二实施例，即使在通过导电材料建立Cu柱形电极和引线之间的电耦合之后执行热处理(焊料回流)的情况下，也可以提高Cu柱形电极和引线之间的电耦合可靠性。
然而，可在图25中示出的第二固化过程之后且在BGA形成过程之前，执行这个第二实施例中的合金化热处理。在这种情况下，例如，通过第二倒装芯片安装过程中的热处理，有可能电耦合第一半导体芯片的Cu柱形电极和布线板的引线的导电材料可重新熔融。然而，例如，可选择例如第一焊料和第二焊料，使得用于耦合布线板和第一半导体芯片的导电材料(第一焊料)的熔点可变得低于用于耦合第一半导体芯片和第二半导体芯片的导电材料(第二焊料)的熔点。由此，通过第二倒装芯片安装过程中的热处理，可以防止电耦合第一半导体芯片的Cu柱形电极和布线板的引线的导电材料(第一焊料)重新熔融。也就是说，尽管顾客例如指定了在例如BGA形成过程和在母板上方的安装过程中使用的导电材料(焊料)从而没有提供选择的自由，但关于第二倒装芯片中使用的导电材料，存在选择的自由。因此，可以通过选择其熔点低于第一焊料的熔点的第二焊料，从而将第二倒装芯片安装过程的热处理温度设置成低于第一焊料的熔点，来防止电耦合第一半导体芯片的Cu柱形电极和布线板的引线的导电材料(第一焊料)重新熔融。例如，这样还使得可以在第二倒装芯片安装过程之后执行合金化热处理。因此，在选择熔点比第一焊料的熔点低的第二焊料并且在第二倒装芯片安装过程之后执行合金化热处理的情况下，由于第一焊料中形成的合金部件的作用降低，因此还可以获得可缩短合金化热处理中的加热时间的效果。
此外，即使在电耦合第一半导体芯片的Cu柱形电极和布线板的引线的导电材料(第一焊料)和耦合第一半导体芯片和第二半导体芯片的导电材料(第二焊料)被指定为包括同种焊料的情况下，认为，如果在第二倒装芯片安装过程之后执行合金化热处理，则相对来说不存在问题。这是因为，认为因重新熔融出现耦合故障因重复的重新熔融而扩展，并且认为第二倒装芯片安装过程中的一次熔融没有造成第一半导体芯片的Cu柱形电极和布线板的引线之间的耦合故障。也就是说，即使在第二倒装芯片安装过程之后执行合金化热处理，只要在将要执行BGA形成过程和母板上方的安装过程的阶段已经执行了合金化热处理，也认为不存在问题。
顺带地，除了只执行一次之外，作为这个第二实施例的特征的合金化热处理还可执行多次。例如，合金化热处理可在图25中示出的第一固化过程之后执行，并且另外合金化热处理还可在第二固化过程之后执行。在这种情况下，第一固化过程之后的合金化热处理和第二固化过程之后的合金化热处理中的加热条件不必是相同的条件，并且它们可以是不同的。
第三实施例
在第一实施例和第二实施例中，说明在半导体芯片CHP1中形成的Cu柱形电极PLBMP和在布线板WB上方形成的引线LD通过导电材料CM彼此电耦合的示例。在第三实施例中，将说明在半导体芯片CHP1中形成的Cu柱形电极PLBMP和在布线板WB上方形成的焊区通过导电材料CM彼此电耦合的示例。尤其是，由于在形成在布线板上方的焊区中存在被称为焊料掩模限定(SMD)的结构和被称为非焊料掩模限定(NSMD)的结构，因此分别针对SMD和NSMN划分和提供说明。
<将技术思想应用于包括SMD的焊区>
图28是示出在布线板上方形成的阻焊剂SR、包括在布线板上方形成的SMD的焊区LND1、在半导体芯片中形成的Cu柱形电极PLBMP之间的布置关系的示意性平面图。图29是通过图28的A-A线截取的截面图。如图29中所示，焊区LND1形成在布线板WB的表面上方，并且阻焊剂SR被形成为覆盖这个焊区LND1的端部。因此，开口形成在阻焊剂SR中并且从这个开口暴露焊区LND1的一部分。因此，SMD的特征在于，使焊区LND1的直径大于开口的直径。因此，以下将会发生：焊区LND1的整体不从形成在阻焊剂SR中的开口暴露；只暴露焊区LND1的中心区域；以及用阻焊剂SR覆盖焊区LND1的***区域。也就是说，可以说，SMD是焊区LND1的直径大于形成在阻焊剂SR中的开口的直径，并且开口被焊区LND1包括且焊区LND1的一部分被暴露的构造模式。
根据由此构造的SMD，由于焊区LND1的***区域被阻焊剂SR覆盖，因此优点在于，可提高布线板WB和焊区LND1的粘附性。也就是说，可以说，SMD是一种结构，通过该结构，几乎不出现焊区LND1与布线板WB的剥离。
在图29中，将导电材料CM填充在阻焊剂SR中形成的开口中，并且Cu柱形电极PLBMP布置在这个被填充的导电材料CM上方。也就是说，如图29中所示，包括形成在布线板WB上方的SMD和形成在半导体芯片CHP1中的Cu柱形电极PLBMP的焊区LND1被布置成彼此面对，并且通过导电材料CM彼此电耦合。然后，其中形成有Cu柱形电极PLBMP的半导体芯片CHP1和其上方形成有阻焊剂SR的布线板WB之间的间隙填充有绝缘树脂材料IM。
这里，另外在这个第三实施例中，耦合Cu柱形电极PLBMP和焊区LND1的导电材料CM将通过后续热处理重新熔融，后续热处理由例如在形成焊料球时的焊料回流和将半导体器件安装在母板上方时的焊料回流表示。当出现导电材料CM的这种重新熔融时，有可能Cu柱形电极PLBMP和焊区LND1之间的电耦合可靠性会下降。
图30是对应于图29的示意图，并且是示出在导电材料CM重新熔融之后的状态的示图。如图30中所示，当电耦合Cu柱形电极PLBMP和焊区LND1的导电材料CM重新熔融时，出现以下现象：变成液体的导电材料CM在Cu柱形电极PLBMP的侧面爬升。结果，由于电耦合Cu柱形电极PLBMP和焊区LND1的导电材料CM的一部分将用于爬升到Cu柱形电极PLBMP的侧面，因此，形成在Cu柱形电极PLBMP和焊区LND1之间的导电材料CM的量减少。据此，如图30中所示，料想到，例如，在Cu柱形电极PLBMP和焊区LND1之间出现空隙VD。如果出现这种空隙VD，则因空隙VD将妨碍Cu柱形电极PLBMP和焊区LND1之间的电耦合，并且有可能在Cu柱形电极PLBMP和焊区LND1之间可能出现耦合故障(开路故障)。
关于这点，图31是用于说明这个第三实施例的方面的截面图。如图31中所示，另外，在SMD的情况下，在电耦合Cu柱形电极PLBMP和焊区LND1的导电材料CM中，包括锡和铜的合金的合金部件AU形成在这个导电材料CM的内部。此时，合金部件AU接触Cu柱形电极PLBMP和焊区LND1二者，并且Cu柱形电极PLBMP和焊区LND1通过合金部件AU相接。由此，另外在SMD的情况下，可以提高Cu柱形电极PLBMP和焊区LND1之间的电耦合可靠性。
这是因为，导电材料CM包括例如含锡的焊料并且锡和铜的合金的特性是具有比不含铜的焊料的熔点高的熔点。也就是说，如图31中所示，在SMD中，形成合金部件AU并且这个合金部件AU的熔点变成高于导电材料CM的部分的熔点。这意味着，即使例如当通过后续过程中执行的热处理(焊料回流)重新熔融导电材料CM时，合金部件AU不重新熔融。结果，在合金部件AU中，没有出现由重新熔融造成的液体在Cu柱形电极PLBMP的侧面爬升的现象。为此原因，可以提高Cu柱形电极PLBMP和焊区LND1之间的电耦合可靠性，而无需在后续过程中执行减少用于耦合Cu柱形电极PLBMP和焊区LND1的合金部件AU的量的热处理。
<将技术思想应用于包括NSMD的焊区>
图32是示出在布线板上方形成的阻焊剂SR、包括在布线板上方形成的NSMD的焊区LND2、在半导体芯片中形成的Cu柱形电极PLBMP之间的布置关系的示意性平面图。图33是通过图32的A-A线截取的截面图。如图33中所示，用阻焊剂R覆盖布线板WB的表面，并且在这个阻焊剂SR中形成开口。然后，焊区LND2被布置成被这个开口包括。也就是说，尽管开口和焊区LND2形成为圆形形状，但它们被形成为使得开口的直径可变得大于焊区LND2的直径。这种焊区LND2的构造模式是NSMD。也就是说，可以说，NSMD是焊区LND2的直径小于阻焊剂SR中形成的开口的直径并且焊区LND2的整体被开口包括并且焊区LND2被暴露的构造模式。
根据由此构成的NSMD，由于从开口暴露了焊区LND2的整体，因此不仅焊区LND2的底部而且其侧面将从开口暴露(参考图33)。因此，NSMD的优点在于，从开口暴露的面积大并且与接触焊区LND2顶部的导电材料CM的粘附面积变大。据此，根据NSMD，将具有的优点是，焊区LND2和导电材料CM之间的粘附性可提高。
在图33中，导电材料CM被填充在阻焊剂SR中形成的开口中，并且Cu柱形电极PLBMP布置在被填充的这个导电材料CM上方。也就是说，如图33中所示，包括在布线板WB上方形成的NSMD和在半导体芯片CHP1中形成的Cu柱形电极PLBMP的焊区LND2被布置成彼此面对，并且通过导电材料CM彼此电耦合。然后，绝缘树脂材料IM被填充在其中形成有Cu柱形电极PLBMP的半导体芯片CHP1和上方形成有阻焊剂SR的布线板WB之间的间隙中。
这里，另外，在这个第三实施例中，将通过后续热处理重新熔融耦合Cu柱形电极PLBMP和焊区LND2的导电材料CM，后续热处理例如由在形成焊料球时的焊料回流和将半导体器件安装在母板上方时的焊料回流表示。当出现导电材料CM的这种重新熔融时，有可能Cu柱形电极PLBMP和焊区LND2之间的电耦合可靠性会下降。
图34是对应于图33的示意性示图，并且是示出在导电材料CM重新熔融之后的状态的示图。如图34中所示，当电耦合Cu柱形电极PLBMP和焊区LND2的导电材料CM重新熔融时，出现变成液体的导电材料CM爬升Cu柱形电极PBLMP的侧面的现象。结果，由于电耦合Cu柱形电极PLBMP和焊区LND2的导电材料CM的一部分用于爬升Cu柱形电极PLBMP的侧面，因此形成在Cu柱形电极PLBMP和焊区LND2之间的导电材料CM的量减少。据此，例如，如图34中所示，料想到，在Cu柱形电极PLBMP和焊区LND2之间出现空隙VD。当出现这种空隙VD时，将因空隙VD妨碍Cu柱形电极PLBMP和焊区LND2之间的电耦合，并且有可能在Cu柱形电极PLBMP和焊区LND2之间可能出现电阻和耦合故障(开路故障)的增加。
关于这点，图35是用于说明这个第三实施例的方面的截面图。如图35中，另外，在NSMD的情况下，在电耦合Cu柱形电极PLBMP和焊区LND2的导电材料中，包括锡和铜的合金的合金部件AU形成在这个导电材料CM内部。此时，合金部件AU接触Cu柱形电极PLBMP和焊区LND2二者，并且Cu柱形电极PLBMP和焊区LND2通过合金部件AU相接。由此，另外，在NSMD的情况下，可以提高Cu柱形电极PLBMP和焊区LND2之间的电耦合可靠性。
这是因为，导电材料CM包括含锡的焊料，例如，锡和铜的合金的属性是，具有比不含铜的焊料的熔点高的熔点。也就是说，如图35中所示，在NSMD中，形成合金部件AU并且这个合金部件AU的熔点变得比导电材料CM的部分的熔点高。这意味着，例如，即使当通过在后续过程中执行的热处理(焊料回流)重新熔融导电材料CM时，合金部件AU也不重新熔融。结果，在合金部件AU中，不出现液体在Cu柱形电极PLBMP的侧面的爬升从而导致重新熔融的现象。由于此原因，可以提高Cu柱形电极PLBMP和焊区LND2之间的电耦合可靠性，而无需在后续过程中执行减少用于耦合Cu柱形电极PLBMP和焊区LND2的合金部件AU的量的热处理。
在上文中，尽管基于实施例具体说明了本发明的发明人的发明，但理所当然，本发明不限于这些实施例并且可在不脱离主旨的范围内以各种方式修改本发明。
例如，尽管在实施例中，把BGA当作示例并且将BGA作为半导体器件的封装模式进行说明，但实施例中的技术思想还可应用于被称为球栅阵列(LGA)的封装模式。这是因为，尽管在LGA的情况下，不存在形成像BGA一样的焊料球的过程，但当将半导体器件安装在母板上方时在LGA中也应用热处理(焊料回流)，并且在这个过程中导电材料可重新熔融。也就是说，另外，在LGA中，从抑制因导电材料的重新熔化而导致的耦合故障的方面看，实施例中的技术思想是可用的。
此外，尽管在实施例中，说明了具有密封体的半导体器件，但实施例中的技术思想也可应用于没有密封体的半导体器件的封装模式。
此外，尽管在实施例中说明了将半导体芯片安装在布线板上方的构造，但实施例不限于此，实施例中的技术思想可广义应用于“管芯-管芯(D2D)”的构造、“管芯-晶圆(D2W)”的构造、使用“硅中介层”的构造。

Claims (20)

1.一种半导体器件，包括：
(a)第一半导体芯片，在所述第一半导体芯片中形成有含铜的突出电极；以及
(b)衬底，在所述衬底上方形成有含铜的电极，在所述第一半导体芯片中形成的所述突出电极和在所述衬底上方形成的所述电极通过含锡的导电材料彼此电耦合，
其中，在所述导电材料中形成含锡和铜的合金的合金部件，并且
其中，所述合金部件接触所述突出电极和所述电极二者，并且所述突出电极和所述电极通过所述合金部件相接。
2.根据权利要求1所述的半导体器件，
其中，所述合金部件的熔点高于在所述导电材料的各部分之中除了所述合金部件之外的部分的熔点。
3.根据权利要求1所述的半导体器件，
其中，所述合金部件包含单一合金相。
4.根据权利要求1所述的半导体器件，
其中，所述合金部件包含多个不同的合金相。
5.根据权利要求4所述的半导体器件，
其中，所述合金部件包含Cu3Sn相和Cu6Sn5相。
6.根据权利要求1所述的半导体器件，
其中，除了所述合金部件之外的部分在所述合金部件的内部形成为岛形。
7.根据权利要求1所述的半导体器件，
其中，所述合金部件的体积与所述导电材料的整体体积的体积比大于或等于50％。
8.根据权利要求1所述的半导体器件，
其中，所述突出电极包含含铜作为主要成分的铜层和含镍作为主要成分的镍层，并且
其中，所述镍层被放置在所述铜层和所述导电材料之间。
9.根据权利要求1所述的半导体器件，
其中，所述突出电极和所述电极之间的距离不小于2μm且不大于10μm。
10.根据权利要求1所述的半导体器件，
其中，所述衬底是布线板，在所述布线板上方形成有布线。
11.根据权利要求10所述的半导体器件，
其中，所述电极是引线或焊区。
12.根据权利要求1所述的半导体器件，
其中，用于密封所述突出电极和所述电极的耦合部分的绝缘树脂材料形成在所述第一半导体芯片和所述衬底之间。
13.根据权利要求1所述的半导体器件，还包括：
第二半导体芯片，所述第二半导体芯片堆叠并且布置于所述第一半导体芯片。
14.一种制造半导体器件的方法，包括以下步骤：
(a)制备第一半导体芯片，在所述第一半导体芯片中形成有含铜的突出电极；
(b)制备衬底，在所述衬底上方形成有含铜的电极；
(c)通过利用含锡的导电材料建立在所述第一半导体芯片中形成的所述突出电极和在所述衬底上方形成的所述电极之间的电耦合，将所述第一半导体芯片安装在所述衬底上方；
(d)在步骤(c)之后，在高于常温并且低于所述导电材料的熔点的第一温度下，加热所述导电材料；以及
(e)在步骤(d)之后，将所述衬底划片成单个芯片。
15.根据权利要求14所述的制造半导体器件的方法，
其中，步骤(c)包括在高于所述导电材料的熔点的第二温度下加热所述导电材料的步骤，
所述方法包括以下步骤：
(f)用绝缘树脂材料密封所述突出电极和所述电极之间的耦合部分；以及
(g)在步骤(f)之后，在低于所述第一温度的第三温度下加热所述绝缘树脂材料，步骤(f)和步骤(g)在步骤(c)之后并且在步骤(d)之前。
16.根据权利要求14所述的制造半导体器件的方法，包括以下步骤：
(h)在步骤(c)之前在所述衬底上方设置绝缘树脂材料，
其中，步骤(c)包括以下步骤：
(c1)将所述第一半导体芯片安装在所述衬底上方，使得所述突出电极可刺穿所述绝缘树脂材料；以及
(c2)在步骤(c1)之后，在高于所述导电材料的熔融温度的第二温度下，加热所述导电材料，并且
其中，所述方法包括以下步骤：
(i)在步骤(c)之后并且在步骤(d)之前，在低于所述第一温度的第三温度下加热所述绝缘树脂材料。
17.根据权利要求14所述的制造半导体器件的方法，
其中步骤(d)是在200℃的加热条件下将所述导电材料加热12小时。
18.根据权利要求14所述的制造半导体器件的方法，包括以下步骤：
(j)在步骤(c)之后，将第二半导体芯片堆叠和布置于所述第一半导体芯片，同时在所述第一半导体芯片和所述第二半导体芯片之间形成用于电耦合所述第一半导体芯片和所述第二半导体芯片的耦合部件。
19.根据权利要求18所述的制造半导体器件的方法，
其中，在步骤(j)之前执行步骤(d)。
20.根据权利要求18所述的制造半导体器件的方法，
其中，在步骤(j)之后执行步骤(d)。
CN201410817762.0A 2013-12-24 2014-12-24 半导体器件及其制造方法 Pending CN104733424A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013266050A JP2015122445A (ja) 2013-12-24 2013-12-24 半導体装置およびその製造方法
JP2013-266050 2013-12-24

Publications (1)

Publication Number Publication Date
CN104733424A true CN104733424A (zh) 2015-06-24

Family

ID=53400904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410817762.0A Pending CN104733424A (zh) 2013-12-24 2014-12-24 半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US20150179615A1 (zh)
JP (1) JP2015122445A (zh)
KR (1) KR20150075021A (zh)
CN (1) CN104733424A (zh)
HK (1) HK1210869A1 (zh)
TW (1) TW201526232A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105935591A (zh) * 2016-04-12 2016-09-14 中山大学 铜镍纳米合金的应用
CN106356366A (zh) * 2015-07-18 2017-01-25 半导体元件工业有限责任公司 倒装芯片接合合金

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6242231B2 (ja) * 2014-02-12 2017-12-06 新光電気工業株式会社 半導体装置及びその製造方法
JP2016162985A (ja) * 2015-03-05 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10115716B2 (en) 2015-07-18 2018-10-30 Semiconductor Components Industries, Llc Die bonding to a board
US11114387B2 (en) 2017-02-15 2021-09-07 Industrial Technology Research Institute Electronic packaging structure
US10522505B2 (en) 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US10340249B1 (en) 2018-06-25 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
JP6772232B2 (ja) * 2018-10-03 2020-10-21 キヤノン株式会社 プリント回路板及び電子機器
JP7251951B2 (ja) * 2018-11-13 2023-04-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US10986737B2 (en) * 2019-03-28 2021-04-20 Mikro Mesa Technology Co., Ltd. Method of restricting micro device on conductive pad
JP7259942B2 (ja) * 2019-03-29 2023-04-18 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法
KR20220090249A (ko) 2020-12-22 2022-06-29 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224067B2 (en) * 2005-09-15 2007-05-29 Intel Corporation Intermetallic solder with low melting point
JP4742844B2 (ja) * 2005-12-15 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5465942B2 (ja) * 2009-07-16 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI476878B (zh) * 2012-05-10 2015-03-11 Univ Nat Chiao Tung 包含有具優選方向成長之ＣｕＳｎ晶粒之電性連接結構及其製備方法
TWI466253B (zh) * 2012-10-08 2014-12-21 Ind Tech Res Inst 雙相介金屬接點結構及其製作方法
JP2015072996A (ja) * 2013-10-02 2015-04-16 新光電気工業株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106356366A (zh) * 2015-07-18 2017-01-25 半导体元件工业有限责任公司 倒装芯片接合合金
CN106356366B (zh) * 2015-07-18 2021-08-03 半导体元件工业有限责任公司 倒装芯片接合合金
CN105935591A (zh) * 2016-04-12 2016-09-14 中山大学 铜镍纳米合金的应用
CN105935591B (zh) * 2016-04-12 2019-01-04 中山大学 铜镍纳米合金的应用

Also Published As

Publication number Publication date
KR20150075021A (ko) 2015-07-02
JP2015122445A (ja) 2015-07-02
HK1210869A1 (zh) 2016-05-06
TW201526232A (zh) 2015-07-01
US20150179615A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
CN104733424A (zh) 半导体器件及其制造方法
US12009289B2 (en) Semiconductor package and manufacturing method thereof
US11233032B2 (en) Mechanisms for forming bonding structures
KR102198629B1 (ko) 예비 형성된 비아를 갖는 매립 패키징
US8884430B2 (en) Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US20220384288A1 (en) Semiconductor package and method of fabricating the same
CN103811428B (zh) 用于具有保护环的倒装芯片衬底的方法和装置
US20070241463A1 (en) Electrode, manufacturing method of the same, and semiconductor device having the same
CN110473842A (zh) 芯片封装结构
TWI639201B (zh) 金屬柱導線直連元件、金屬柱導線直連封裝結構、金屬柱導線直連元件的製作方法
US20160300779A1 (en) Semiconductor package and manufacturing method thereof
JP2014518455A (ja) 熱的に溶融されるパッケージ構成要素を伴うリードキャリア
KR20190093193A (ko) 마이크로전자 디바이스 내의 적층 다이를 위한 인터커넥트 구조
CN107690699A (zh) 具有焊接到管芯或基板的重分布层的高纵横比互连的集成电路封装及对应制造方法
JP2006202969A (ja) 半導体装置およびその実装体
CN103354949B (zh) 引脚连接装置
JP6261354B2 (ja) チップ実装構造体およびその製造方法
CN102543898A (zh) 一种柱状凸点封装结构
US20170053883A1 (en) Integrated circuit package
CN110634756A (zh) 一种扇出封装方法及封装结构
JP2009004721A (ja) 半導体パッケージ及びその製造方法
US20150048504A1 (en) Package assembly for chip and method of manufacturing same
JP2011119481A (ja) 半導体装置および半導体装置の製造方法
CN102064162B (zh) 堆叠式封装结构、其封装结构及封装结构的制造方法
CN109817530A (zh) 封装组件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1210869

Country of ref document: HK

WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150624

WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1210869

Country of ref document: HK