CN104716018A - N阱和深n阱的着色方法和混合溶液 - Google Patents

N阱和深n阱的着色方法和混合溶液 Download PDF

Info

Publication number
CN104716018A
CN104716018A CN201310684651.2A CN201310684651A CN104716018A CN 104716018 A CN104716018 A CN 104716018A CN 201310684651 A CN201310684651 A CN 201310684651A CN 104716018 A CN104716018 A CN 104716018A
Authority
CN
China
Prior art keywords
trap
dark
semiconductor structure
mixed solution
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310684651.2A
Other languages
English (en)
Other versions
CN104716018B (zh
Inventor
殷原梓
高保林
杨梅
文智慧
张菲菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310684651.2A priority Critical patent/CN104716018B/zh
Publication of CN104716018A publication Critical patent/CN104716018A/zh
Application granted granted Critical
Publication of CN104716018B publication Critical patent/CN104716018B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Weting (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种对半导体器件中的N阱和深N阱的着色方法和混合溶液。本发明在对N阱和深N阱进行着色之前先对半导体结构进行刻蚀，以使半导体结构变得松散，以利于随后混合溶液对松散的N阱和深N阱区域进行着色；在着色过程中采用了体积比为20:50:1的去离子水、70%浓度硝酸和49%浓度氢氟酸的新的混合溶液，使得对N阱和深N阱的着色速率可控，并且能够达到很好的着色效果。本发明解决了目前进行FA分析时，对小于90nm制程工艺的半导体器件中N阱和深N阱着色难的问题。

Description

N阱和深N阱的着色方法和混合溶液
技术领域
本发明涉及半导体分析技术，特别涉及一种故障分析时对N阱和深N阱进行着色的方法以及对N阱和深N阱进行着色的混合溶液。
背景技术
着色（stain）是FA（Failure Analysis，故障分析）中用来检测掺杂轮廓或者结构轮廓的常用手段。例如，对于半导体器件的SEM（Scanning Electron Microscope，扫描电子显微镜）的截面CA（Construction Analysis，结构分析）分析中需要HF（氢氟酸）着色，GOX（Gate Oxide，栅极氧化层）检测需要多晶硅刻蚀液（Poly acid）着色，NMOS（N-Metal-Oxide-Semiconductor，N型金属氧化物半导体）中源/漏区掺杂检测需要N型掺杂刻蚀液着色等。
但是，在FA中，对于N阱（N-well）和深N阱（DNW，Deep N-well）的掺杂轮廓检测却是一项艰难的课题。
图1为一种半导体器件的结构示意图，该半导体器件为CMOS（ComplementaryMetal-Oxide-Semiconductor，互补金属氧化物半导体），其包括NMOS和PMOS（P-Metal-Oxide-Semiconductor，P型金属氧化物半导体）。如图1所示，该结构包括衬底1，在衬底1中形成有深N阱2，位于深N阱2之上形成有STI（Shallow TrenchIsolation，浅沟道隔离）3，位于STI3的两侧分别为PMOS和NMOS。其中PMOS包括：形成于衬底1中的N阱41，位于衬底1上的栅极43，位于栅极43两侧并位于衬底1中的源/漏区42，以及位于栅极43两侧并位于衬底1之上的侧墙44。NMOS包括：形成于衬底1中的P阱51，位于衬底1上的栅极53，位于栅极53两侧并位于衬底1中的源/漏区52，以及位于栅极53两侧并位于衬底1之上的侧墙54。NMOS和PMOS结构上大体相同，但是由于掺杂的离子不同而分成N型和P型，其中，NMOS位于P阱51之上，NMOS的源/漏区52为N型掺杂，PMOS位于N阱41之上，PMOS的源/漏区42为P型掺杂。在NMOS和PMOS之上形成有ILD（Inter Layer Dielectric，层间介质层）6，在NMOS和/或PMOS的源/漏区42、52以及栅极43、53根据电路设计需要，可设有通孔7，以供电路连接。
如图1所示，在CMOS结构中，源/漏区、轻掺杂漏区等区域由于位置较浅，所使用的试剂易于渗入并和相关区域进行反应以着色，但是，对于N阱41以及深N阱2来说，由于其所处位置较深（位于PMOS底部），用以着色的试剂或者难以进入N阱41、深N阱2，或者着色过度而影响其它区域致使掺杂轮廓模糊，各个区域无法区分，进而影响FA检测。
对于半导体器件的着色来说，制程工艺越先进，掺杂浓度越低，着色反应越不容易。另外，还需要指出的是，在MOS器件中，N阱和深N阱的掺杂浓度比MOS器件的其他位置的掺杂浓度要低，所以N阱和深N阱也是MOS器件中最难着色的部分。
而目前对N阱41和深N阱2的着色试剂一般采用98%浓度醋酸（CH3OOH）、70%浓度硝酸（HNO3）和49%浓度氢氟酸（HF）的混合溶液，醋酸、硝酸和氢氟酸的体积比为100:20:1，例如，由100ml的98%浓度醋酸、20ml的70%浓度硝酸和1ml的49%浓度氢氟酸相混合。其中醋酸作为缓冲液以稀释着色试剂的酸度，硝酸用于对硅元素进行氧化，氢氟酸用于与氧化物进行反应以形成着色区域的轮廓。该混合溶液在CD（Critical Dimension，关键尺寸）为90nm（纳米）以上的制程工艺中可以对N阱41和深N阱2进行很好的着色，对于90nm工艺的半导体器件来说，采用该混合溶液进行着色的时间为19～21s（秒），优选为20s。能够使用上述现有着色试剂的混合溶液进行着色的掺杂浓度至少需要在1×1013atoms/cm2（原子/平方厘米）量级，例如90nm工艺下的N阱的掺杂浓度约为2.8×1013atoms/cm2，深N阱的掺杂浓度约为1.1×1013atoms/cm2，二者的掺杂浓度都在1×1013atoms/cm2量级，因此现有的混合溶液对90nm工艺的N阱和深N阱的着色能够达到很好的效果。但是对于CD更小（例如65nm、45nm、32nm）的先进制成工艺下的半导体器件来说，其中的N阱和深N阱的掺杂浓度更低，低于1×1013atoms/cm2量级，所以着色更不容易，使用现有的该混合溶液进行着色难以控制。如果着色时间稍长，则容易破坏整个阱结构，如图2中黑色区域所示，图2中，由于着色过度，使得栅极43、53，源/漏区42、52，N阱41、P阱51以及深N阱2全部被过渡着色而难以区分。如果着色时间稍短，则无法达到着色效果，如图3网状区域所示，仅有较浅区域的栅极53、源/漏区52被着色。因此，现有的混合溶液和着色方法难以应用于CD小于90nm的先进制程工艺下的半导体器件。
发明内容
有鉴于此，本发明提供一种N阱和深N阱的着色方法，以实现在CD小于90nm的更小的先进工艺下对半导体器件的N阱和深N阱的着色，使得着色后的区域轮廓清晰，利于FA检测。
本申请的技术方案是这样实现的：
一种N阱和深N阱的着色方法，包括：
对半导体结构进行刻蚀，以使所述半导体结构松散；
采用去离子水、硝酸和氢氟酸的混合溶液对松散的半导体结构进行反应，以使所述半导体结构中的N阱和深N阱着色。
进一步，对半导体结构进行刻蚀包括：
采用XeF2气体对所述半导体结构进行刻蚀，使得其中的F离子刻蚀所述半导体结构中的硅材料，进而使得所述半导体结构松散。
进一步，刻蚀时，XeF2气体流量可控制在3×106～8×106nm3/s，刻蚀反应时间为1～5s。
进一步，所述混合溶液采用去离子水、70%浓度硝酸和49%浓度氢氟酸混合而成，所述去离子水、70%浓度硝酸和49%浓度氢氟酸的体积比为20:50:1。
进一步，采用去离子水、硝酸和氢氟酸的混合溶液对松散的半导体结构进行反应的持续时间为24～36s。
进一步，所述半导体结构包括：
衬底；
形成于衬底中的深N阱；
衬底中位于深N阱之上的N阱；
位于衬底上的栅极；
位于栅极两侧并位于衬底中的源/漏区；以及
位于栅极两侧并位于衬底之上的侧墙。
进一步，所述混合溶液由去离子水、70%浓度硝酸和49%浓度氢氟酸混合而成，所述去离子水、70%浓度硝酸和49%浓度氢氟酸的体积比为20:50:1。
从上述方案可以看出，本发明所提供的N阱和深N阱的着色方法和混合溶液，在着色之前先对半导体结构进行刻蚀，以使半导体结构变得松散，以利于随后混合溶液对松散的N阱和深N阱区域进行着色，在着色过程中采用了体积比为20:50:1的去离子水、70%浓度硝酸和49%浓度氢氟酸的新的混合溶液，使得对N阱和深N阱的着色速率可控，并且能够达到很好的着色效果。本发明解决了目前进行FA分析时，对小于90nm制程工艺的半导体器件中N阱和深N阱着色难的问题。
附图说明
图1为半导体器件的结构示意图；
图2为现有方法对小于90nm制成工艺的半导体器件的N阱和深N阱着色失败的示意之一图；
图3为现有方法对小于90nm制成工艺的半导体器件的N阱和深N阱着色失败的示意之二图；
图4为本发明的N阱和深N阱的着色方法实施例流程图；
图5为本发明的方法中半导体结构经过刻蚀后的实施例示意图；
图6为本发明的方法中半导体结构经过本发明的混合溶液着色后的实施例示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
使用本发明的N阱和深N阱的着色方法的半导体结构实施例可以参照图1所示结构，该结构包括：衬底1，形成于衬底1中的深N阱2，衬底1中位于深N阱2之上的N阱41，位于衬底1之上的栅极43，位于栅极43两侧并位于衬底1中的源/漏区42，以及位于栅极43两侧并位于衬底1之上的侧墙44，其中衬底1材料为硅。该结构为本领域中常见的PMOS结构，在CMOS中，还包括与PMOS结构相同的NMOS，此处不再赘述。
如图4所示，本发明的N阱和深N阱的着色方法，包括：
对半导体结构进行刻蚀，以使所述半导体结构松散；
采用去离子水、硝酸和氢氟酸的混合溶液对松散的半导体结构进行反应，以使所述半导体结构中的N阱和深N阱着色。
以下结合图5、图6对本发明的N阱和深N阱的着色方法进行详细介绍。
步骤1、对半导体结构进行刻蚀，以使所述半导体结构松散。
本步骤1中，采用XeF2（二氟化氙）气体对所述半导体结构进行刻蚀，使得其中的氟离子刻蚀所述半导体结构中的硅材料。作为一个具体实施例，刻蚀时，XeF2气体流量可控制在3×106～8×106nm3/s（立方纳米/秒），优选为6.9×106nm3/s，刻蚀反应时间控制在1～5s（秒），优选为3s。经过本步骤1之后的半导体结构可参见图5所示，其中，经过XeF2气体的刻蚀后，所述半导体结构中的栅极43、53，源/漏区42、52，N阱41，P阱51以及深N阱2的结构变得松散，待下一步着色时，该松散的结构能够使得着色所使用的混合溶液易于渗入，以与这些松散区域进行充分接触以利于反应，否则，则会由于N阱41和深N阱2的较低掺杂浓度，使得混合溶液与着色区域难以反应。需要说明的是，本步骤1中使用XeF2气体对所述半导体结构进行刻蚀的过程不会破坏半导体结构中的掺杂浓度。
步骤2、采用去离子水、硝酸和氢氟酸的混合溶液对松散的半导体结构进行反应，以使所述半导体结构中的N阱和深N阱着色。
本步骤2中，所采用的混合溶液由去离子水（DI water）、70%浓度硝酸（HNO3）和49%浓度氢氟酸混合而成，去离子水、70%浓度硝酸和49%浓度氢氟酸的体积比为20:50:1，例如，由20ml的去离子水、50ml的70%浓度硝酸和1ml的49%浓度氢氟酸相混合而制造本发明中的混合溶液。所述混合溶液中，去离子水作为缓冲液以稀释混合溶液的酸度，硝酸用于对硅元素进行氧化，氢氟酸用于与氧化物进行反应以形成着色区域的轮廓。本步骤2中，采用所述去离子水、硝酸和氢氟酸的混合溶液对松散的半导体结构进行反应的持续时间为24～36s，优选为30s。
本步骤2中采用该混合溶液，可对掺杂浓度范围在1×1012～1×1013atoms/cm2的（实验验证，该混合溶液所适用的掺杂浓度可以小到1×1012atoms/cm2）N阱和深N阱进行着色，该小于1×1012～1×1013atoms/cm2的N阱和深N阱的掺杂浓度浓度范围适用于CD小于90nm的先进半导体制造工艺中的N阱和深N阱，如65nm、55nm、45nm工艺的N阱和深N阱，适合对阱区域轮廓的检测。
与现有技术中所采用的混合溶液相比，本发明所提供的混合溶液中：采用去离子水替代醋酸以作为缓冲液以稀释着色试剂的酸度，降低了混合溶液中H+离子（氢离子）含量，进而降低了混合溶液的酸度，弱化了着色的影响；采用最多比例的硝酸，增强了混合溶液的氧化作用，考虑到硝酸氧化以及较低的N阱和深N阱的掺杂浓度，需要更多的硝酸以使硅元素进行氧化；稍微增加了氢氟酸的比例，能够加快着色速率，并且反应过程可控。
对半导体器件经过本发明的上述方法的实际着色实验结果，在SEM下观测N阱和深N阱的轮廓，可达到非常清晰的效果。
本发明所提供的N阱和深N阱的着色方法和混合溶液，在着色之前先对半导体结构进行刻蚀，以使半导体结构变得松散，以利于随后混合溶液对松散的N阱和深N阱区域进行着色，在着色过程中采用了体积比为20:50:1的去离子水、70%浓度硝酸和49%浓度氢氟酸的新的混合溶液，使得对N阱和深N阱的着色速率可控，并且能够达到很好的着色效果。本发明解决了目前进行FA分析时，对小于90nm制程工艺的半导体器件中N阱和深N阱着色难的问题。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (7)

1.一种N阱和深N阱的着色方法，包括：
对半导体结构进行刻蚀，以使所述半导体结构松散；
采用去离子水、硝酸和氢氟酸的混合溶液对松散的半导体结构进行反应，以使所述半导体结构中的N阱和深N阱着色。
2.根据权利要求1所述的N阱和深N阱的着色方法，其特征在于，对半导体结构进行刻蚀包括：
采用XeF2气体对所述半导体结构进行刻蚀，使得其中的F离子刻蚀所述半导体结构中的硅材料，进而使得所述半导体结构松散。
3.根据权利要求2所述的N阱和深N阱的着色方法，其特征在于：
刻蚀时，XeF2气体流量可控制在3×106～8×106nm3/s，刻蚀反应时间为1～5s。
4.根据权利要求1所述的N阱和深N阱的着色方法，其特征在于，所述混合溶液采用去离子水、70%浓度硝酸和49%浓度氢氟酸混合而成，所述去离子水、70%浓度硝酸和49%浓度氢氟酸的体积比为20:50:1。
5.根据权利要求4所述的N阱和深N阱的着色方法，其特征在于，采用去离子水、硝酸和氢氟酸的混合溶液对松散的半导体结构进行反应的持续时间为24～36s。
6.根据权利要求1至5任一项所述的N阱和深N阱的着色方法，其特征在于，所述半导体结构包括：
衬底；
形成于衬底中的深N阱；
衬底中位于深N阱之上的N阱；
位于衬底上的栅极；
位于栅极两侧并位于衬底中的源/漏区；以及
位于栅极两侧并位于衬底之上的侧墙。
7.一种N阱和深N阱着色的混合溶液，其特征在于：所述混合溶液由去离子水、70%浓度硝酸和49%浓度氢氟酸混合而成，所述去离子水、70%浓度硝酸和49%浓度氢氟酸的体积比为20:50:1。
CN201310684651.2A 2013-12-13 2013-12-13 N阱和深n阱的着色方法和混合溶液 Active CN104716018B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310684651.2A CN104716018B (zh) 2013-12-13 2013-12-13 N阱和深n阱的着色方法和混合溶液

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310684651.2A CN104716018B (zh) 2013-12-13 2013-12-13 N阱和深n阱的着色方法和混合溶液

Publications (2)

Publication Number Publication Date
CN104716018A true CN104716018A (zh) 2015-06-17
CN104716018B CN104716018B (zh) 2017-08-11

Family

ID=53415236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310684651.2A Active CN104716018B (zh) 2013-12-13 2013-12-13 N阱和深n阱的着色方法和混合溶液

Country Status (1)

Country Link
CN (1) CN104716018B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4831031B1 (zh) * 1968-11-20 1973-09-26
US5421958A (en) * 1993-06-07 1995-06-06 The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration Selective formation of porous silicon
CN101996880A (zh) * 2009-08-14 2011-03-30 中芯国际集成电路制造(上海)有限公司 暴露半导体衬底的方法和失效分析方法
CN102044461A (zh) * 2009-10-20 2011-05-04 中芯国际集成电路制造(上海)有限公司 用于半导体器件失效分析的检测方法
CN102115024A (zh) * 2009-12-30 2011-07-06 中国科学院微电子研究所 一种通过刻蚀硅牺牲层释放mems结构的***及方法
CN202815008U (zh) * 2012-09-21 2013-03-20 中国科学院地质与地球物理研究所 一种加速度计

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4831031B1 (zh) * 1968-11-20 1973-09-26
US5421958A (en) * 1993-06-07 1995-06-06 The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration Selective formation of porous silicon
CN101996880A (zh) * 2009-08-14 2011-03-30 中芯国际集成电路制造(上海)有限公司 暴露半导体衬底的方法和失效分析方法
CN102044461A (zh) * 2009-10-20 2011-05-04 中芯国际集成电路制造(上海)有限公司 用于半导体器件失效分析的检测方法
CN102115024A (zh) * 2009-12-30 2011-07-06 中国科学院微电子研究所 一种通过刻蚀硅牺牲层释放mems结构的***及方法
CN202815008U (zh) * 2012-09-21 2013-03-20 中国科学院地质与地球物理研究所 一种加速度计

Also Published As

Publication number Publication date
CN104716018B (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
US7628932B2 (en) Wet etch suitable for creating square cuts in si
JP4837902B2 (ja) 半導体装置
US7910438B2 (en) Method for fabricating semiconductor device including recess gate
CN106033744B (zh) 半导体器件的制备方法
CN104241139B (zh) 制作薄膜晶体管的方法及薄膜晶体管
CN102403230B (zh) 一种半导体器件结构的制作方法
US8435861B2 (en) Method of manufacturing a semiconductor device having different kinds of insulating films with different thicknesses
CN103632968B (zh) 晶体管及其形成方法
CN104716018A (zh) N阱和深n阱的着色方法和混合溶液
CN102364663A (zh) 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件
CN101651095B (zh) 栅极结构的制造方法
CN101894865A (zh) 碰撞电离金属氧化物半导体晶体管及制造方法
CN108010835A (zh) 一种半导体器件及其制作方法、电子装置
CN105575878A (zh) 一种浅沟槽隔离结构及其制作方法
US7988876B2 (en) Method for reducing and homogenizing the thickness of a semiconductor layer which lies on the surface of an electrically insulating material
CN105990234A (zh) 半导体器件的形成方法
WO2013062819A1 (en) Controllable undercut etching of tin metal gate using dsp+
CN103515228B (zh) 一种半导体器件的制造方法
CN104979196A (zh) 一种沟槽型半导体器件结构的制作方法
US9847397B2 (en) Method of forming split gate memory with improved reliability
JP2005150217A (ja) 半導体装置及びその製造方法
CN105226002A (zh) 自对准沟槽型功率器件及其制造方法
US20140273467A1 (en) Polycrystalline-silicon etch with low-peroxide apm
Kalisz et al. Reactive-ion-etching (RIE) process in CF4 plasma as a method of fluorine implantation
CN118039474A (zh) 一种半导体mos器件中西格玛沟槽的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant