CN104714364B - 形成器件图案的方法 - Google Patents
形成器件图案的方法 Download PDFInfo
- Publication number
- CN104714364B CN104714364B CN201410681509.7A CN201410681509A CN104714364B CN 104714364 B CN104714364 B CN 104714364B CN 201410681509 A CN201410681509 A CN 201410681509A CN 104714364 B CN104714364 B CN 104714364B
- Authority
- CN
- China
- Prior art keywords
- layer
- sacrificial layer
- hard mask
- imprint mold
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 239000000463 material Substances 0.000 claims description 83
- 238000005530 etching Methods 0.000 claims description 34
- 238000000151 deposition Methods 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 239000007788 liquid Substances 0.000 claims description 11
- 238000000231 atomic layer deposition Methods 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229920006300 shrink film Polymers 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000013007 heat curing Methods 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 229920001296 polysiloxane Polymers 0.000 claims description 4
- 230000008602 contraction Effects 0.000 claims description 3
- 238000001816 cooling Methods 0.000 claims description 2
- 229920001577 copolymer Polymers 0.000 claims description 2
- 238000003780 insertion Methods 0.000 claims description 2
- 230000037431 insertion Effects 0.000 claims description 2
- 238000007711 solidification Methods 0.000 claims 3
- 230000008023 solidification Effects 0.000 claims 3
- 230000001376 precipitating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 196
- 238000012545 processing Methods 0.000 description 34
- 230000007547 defect Effects 0.000 description 21
- 239000000203 mixture Substances 0.000 description 17
- 230000008569 process Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000003682 fluorination reaction Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000001127 nanoimprint lithography Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000005046 Chlorosilane Substances 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 150000001335 aliphatic alkanes Chemical class 0.000 description 1
- KOPOQZFJUQMUML-UHFFFAOYSA-N chlorosilane Chemical compound Cl[SiH3] KOPOQZFJUQMUML-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000002508 contact lithography Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002071 nanotube Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920001709 polysilazane Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000008542 thermal sensitivity Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
- B81C1/0046—Surface micromachining, i.e. structuring layers on the substrate using stamping, e.g. imprinting
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
- Chemical Kinetics & Catalysis (AREA)
Abstract
本发明的实施例提供一种形成器件图案的方法。该方法包括：定义要在器件层中创建的器件图案；在器件层上形成牺牲层；识别压印模具，该压印模具在沿着其高度的一个位置具有代表器件图案的水平截面形状；将压印模具均匀地推挤到牺牲层中，直至压印模具的至少所述位置到达正在由压印模具推挤的牺牲层内的一水平面；将压印模具从牺牲层移除；在由压印模具在牺牲层中创建的凹槽中形成硬掩模，硬掩模具有代表器件图案的图案；以及将硬掩模的图案转移到下面的器件层中。
Description
技术领域
本发明一般地涉及半导体器件制造的领域，具体地讲，涉及一种在半导体基底和其它类型的器件材料中创建器件图案的方法。
背景技术
纳米压印构图(Nano-imprint patterning，NIP)处理被广泛地视为有希望的构图处理或方法，当与其它传统构图处理或方法(诸如，例如常用的基于光刻曝光的构图处理)相比时，NIP提供各种特征和益处，诸如高分辨率、高临界尺寸(CD)一致性和相对较低的制造成本。当前NIP方法的处理通常包括：首先通过将模具按压到抗蚀剂层中以使抗蚀剂层成形为期望图案来在抗蚀剂层中创建图案，然后将该图案直接从抗蚀剂层转移到下面的基底。
然而，当前NIP处理也通常已知为由于例如材料的杂质和/或处理或工具的缺陷而具有相对较高的缺陷率。已主要观察到两个类别的缺陷：1)随机分布缺陷；和2)重复缺陷。更具体地讲，随机分布缺陷可包括例如颗粒关联缺陷、间隙或空隙关联缺陷、分离相关缺陷和由于压印后的残留物导致的缺陷，所有这些缺陷在位置和量方面是不可重复的。例如，间隙关联缺陷可由模具和压印材料(诸如，抗蚀剂)之间的不完全接触引起。重复缺陷可包括由模具和/或基底上的已有缺陷引起的缺陷。例如，模具中的缺陷可被重复地反映在通过使用该模具制造的图案中。以上与当前NIP处理中的缺陷相关的问题妨碍这种原本有希望的技术在半导体器件制造中的实际和广泛使用。
发明内容
本发明的实施例提供一种使用色调反转(tone reversal)压印处理帮助改进当前纳米压印构图处理的方法。根据本发明的实施例，压印材料和牺牲硬掩模被用在该处理中，稍后在已形成图案之后，二者都被去除。当与传统压印方法中常见的情况比较时，本发明的压印方法拥有显著更少的缺陷问题。另外，相对于传统的基于光刻曝光的构图处理，这种新的改进的压印方法提供成本优势。例如，这种新的改进的方法是可调整规模的，因此可被设计为通过使用具有纳米规模销钉(pin)的压印模具来制造纳米规模的器件，这可进一步减少制造成本。此外，本发明的实施例通过使用不同种类的压印模具来提供构图设计灵活性。当与传统光刻构图方法比较时，它还具有高生产量。
更具体地讲，本发明的实施例提供一种形成各种器件图案的方法。所述方法包括：定义要在器件层中创建的器件图案；在器件层之上形成牺牲层；识别压印模具，该压印模具在沿着其高度的一个位置具有代表器件图案的水平截面形状；将压印模具均匀地推挤到牺牲层中，直至压印模具的至少所述位置到达正在由压印模具推挤的牺牲层内的一水平面(level)；将压印模具从牺牲层移走；在由压印模具在牺牲层中创建的凹槽中形成硬掩模，硬掩模具有代表器件图案的图案；以及将硬掩模的图案转移到下面的器件层中。
根据一个实施例，形成牺牲层包括：形成一层材料，所述材料是从包括硅氧烷共聚物、热固化液体抗蚀剂、UV固化液体抗蚀剂、密封空气Nexcel和收缩膜955D的组中选择的。
根据另一实施例，形成硬掩模包括：通过原子层沉积(ALD)处理将一层氮化硅沉积在牺牲层和牺牲层中的凹槽之上；以及对沉积的氮化硅进行抛光，并且随后对牺牲层的一部分进行抛光，直至通过抛光创建的顶表面到达牺牲层内的所述水平面，通过使用牺牲层内的氮化硅的剩余部分来创建硬掩模。
根据另一实施例，转移硬掩模的图案包括：对牺牲层的不具有嵌入在其上的硬掩模的部分进行定向蚀刻以露出下面的器件层的对应部分；继续对器件层的露出部分进行蚀刻，直至到达器件层中的预定深度；以及去除器件层之上的牺牲层的剩余部分。
在一个实施例中，所述方法还包括：在凹槽中形成硬掩模之前，冷却牺牲层以使牺牲层收缩，由此导致凹槽的间距减小。
在另一实施例中，所述方法还包括：在凹槽中形成硬掩模之前，加热牺牲层以使牺牲层膨胀，由此导致凹槽的间距扩大。
根据一个实施例，将压印模具推挤到牺牲层中包括：在压印模具不接触牺牲层的地方，引起牺牲层的高度上升。
根据另一实施例，压印模具具有第一和第二组销钉，并且其中当压印模具被均匀地推挤到牺牲层中时，第二组销钉不接触牺牲层。
附图说明
通过下面结合附图对优选实施例进行的详细描述，将会更充分地理解和了解本发明，在附图中：
图1-7是根据本发明的一个实施例的对一层材料进行构图的方法的展示性表示；
图8-10是根据本发明的另一实施例的对一层材料进行构图的方法的展示性表示；
图11-13是根据本发明的另一实施例的对一层材料进行构图的方法的展示性表示；
图14-16是根据本发明的另一实施例的对一层材料进行构图的方法的展示性表示；
图17-21是根据本发明的一个实施例的对一层材料进行构图的方法的展示性表示；
图22-23是根据本发明的另一实施例的对一层材料进行构图的方法的展示性表示；
图24-28是根据本发明的一个实施例的对一层材料进行构图的方法的展示性表示；
图29-30是根据本发明的另一实施例的对一层材料进行构图的方法的展示性表示；和
图31-35是根据本发明的实施例的用于构图的各种销钉和模具的形状的展示性表示。
将会理解，为了说明的简单和清楚的目的，附图中的元件未必按照比例绘制。例如，为了清楚的目的，一些元件的尺寸可能相对于其它元件的尺寸被放大。
具体实施方式
在下面的详细描述中，阐述许多具体细节以提供对本发明的各种实施例的彻底理解。然而，应该理解，可在没有这些具体细节的情况下实施本发明的实施例。
为了不模糊本发明的本质和/或实施例的呈现，在下面的详细描述中，本领域已知的一些处理步骤和/或操作可能为了呈现和/或为了说明目的而被组合在一起，并且在一些实例中，可能未被详细地描述。在其它实例中，本领域已知的一些处理步骤和/或操作可能根本未被描述。另外，一些公知的器件处理技术可能未被详细地描述，并且在一些实例中，可参照其它公布的文章、专利和/或公布的专利申请以用于参考，以免模糊本发明的本质和/或实施例的描述。应该理解，下面的描述可能相当集中于本发明的各种实施例的区别特征和/或元件。
图1-7是根据本发明的实施例的对一层材料进行构图的方法的步骤的展示性表示。例如，该方法可包括：对一层120合适的材料(诸如，介电材料(包括氮化硅(SiN)或氧化硅(SiO2)))进行构图。然而，本发明的实施例在这方面不受限制，并且层120可以是半导体基底(诸如，硅(Si)基底或硅锗(SiGe)基底)。在以下描述中，为了简单又不失一般性，层120被描述为介电层并且可被形成在另一个层110之上，层110可以是例如半导体基底层。
为了对层120进行构图，本发明的一个实施例包括：在层120上直接形成层130。层130可由适合压印的材料制成，诸如例如硅氧烷共聚物、可快速热固化的液体抗蚀剂、适合室温纳米压印的UV固化液体抗蚀剂、密封空气Nexcel、多层收缩膜955D和/或适合该目的的其它已有或未来开发的材料。根据压印材料的性质，层130可通过沉积处理被涂敷在层120上，或者可通过旋涂处理被涂敷在层120上。
在一个实施例中，该方法可包括：将反色调的图案压印在层130中，或者换句话说，在层130中压印与要形成在层120中的图案色调反转的图案。例如，针对被设计为剩下作为器件图案的层120的区域，可在位于层120的这些区域正上方的层130的对应区域中创建凹槽。为了在层130中执行这种压印，可使用压印模具，诸如图1、11、14、17、24中分别展示性地示出的模具10、20、30、40或50。事实上，可使用这样的任何压印模具，其具有一个或多个销钉，并且沿着模具的高度在一深度具有代表要形成在层120中的器件图案的销钉水平图案。销钉通常朝向垂直于压印模具的底部的方向，并且具有尖头以方便被推挤到压印材料(诸如，层130)中。
除了由压印模具提供的器件图案之外，形成压印模具的材料可能也很重要。选择模具材料的考虑因素可包括例如材料的硬度、与预期应用的传统微加工处理的兼容性、和热膨胀系数。根据本发明的一个实施例，用于制造压印模具的候选材料可包括例如硅(Si)、二氧化硅(SiO2)、氮化硅(SiN)、氮化物(Ni)或其它金属、蓝宝石和/或钻石膜。
现在返回参照图1，其中模具10具有多个销钉11-16，每个销钉具有指向下的三角形并且沿水平方向彼此对齐。因此，模具10能够提供沿水平方向具有相同宽度的多个线的图案。所述多个线的宽度取决于模具10被推挤到压印材料(诸如，层130)中的程度，并且因此该宽度可沿着模具10的高度而变化。特别地，在更加远离销钉的尖端的高度，由模具10提供的所述多个线的宽度增加。
在压印之前，防粘涂层的自对齐单层(图1中未示出)可被可选地涂敷于模具10的底表面以在压印期间帮助减少缺陷。这种防粘涂层可包括例如通过氟化一氯硅烷和三氯硅烷的共蒸发形成的氟化单层涂层或通过等离子沉积形成的氟化钻石状碳层。如图2中展示性所示，本发明的一个实施例包括：针对压印材料层130应用模具10，然后均匀地将模具10推挤到压印材料层130中。作为结果，层130的一些压印材料可被挤压到模具10的销钉之间的模具10未接触层130的空间中，从而高于原始压印材料层130的高度h1。在压印层131的顶部或顶表面经过模具10具有代表要形成在层120中的期望器件图案的截面形状的模具10的高度之后，但在受挤压的压印材料(或压印层131的顶部)到达任何两个销钉之间的空隙的顶部(所述空隙的顶部可提供阻止模具10被进一步向下推挤到压印材料层130中的阻力)的时候或之前，将模具10推挤到压印材料层130中的处理可在任何地方停止。
接下来，如图3中展示性表示，模具10可被从压印层130拉回，导致压印层131具有比原始压印材料层130的高度h1高的高度h2。压印层131代表模具10的销钉11-16的至少下部的形状。换句话说，压印层131具有这样的形状：该形状是与模具10的销钉11-16的至少下部互补的形状。
根据本发明的一个实施例，压印层131的热膨胀或收缩性质可被用于为凹槽的压印图案的间距提供调整。为了增强以上间距调整，特别热敏感从而可膨胀或可收缩的材料可被用于制造压印材料层130。例如，如以上所列出，硅氧烷共聚物和其它热固化或UV固化液体抗蚀剂可被用于其热膨胀性质，而其它材料(诸如，密封空气Nexcel或多层收缩膜955D)可被用于其能够收缩的性质。
当在制造图案的处理中应用压印材料的热敏性时，压印材料层130可首先在第一温度下被制造成压印层131，第一温度可根据使用的材料的类型而相对较高或较低。随后使压印层131进入不同于第一温度的第二温度的环境，并且因此由于压印层131的材料的收缩或膨胀而创建压印图案的间距的变化。另外，为了适应这个压印层131的尺寸的变化，晶片中的Ker fine可被用作额外的缓冲空间。替代地，也可使用用于小片(die)局部功能分离的空间。
如图4中展示性表示，本发明的一个实施例包括：随后将硬掩模层140沉积在压印层131上。硬掩模层140可以是例如氮化硅(SiN)层，并且可通过原子层沉积(ALD)处理而被沉积。也可使用其它材料，诸如最初是软的并且因此能够填充层131的压印图案的凹槽并且随后凝固的材料。这种材料可包括但不限于可通过旋涂处理涂敷的旋涂玻璃(SOG)，诸如全氢聚硅氮烷(PHPS)。
接下来，本发明的一个实施例包括：应用化学机械抛光(CMP)处理以至少去除位于压印层131上方的那些过多的硬掩模材料140，如图5中展示性表示。根据模具10被多深地压印到压印层131中，在一个实施例中，CMP处理可进一步被用于向下对压印层131进行抛光，直至它露出代表要形成在层120中的预定压印图案或器件图案的硬掩模141的截面形状，并且压印层131变为修改的压印层132。所述预定压印图案对应于模具10的特定高度处的截面形状。
在硬掩模层141覆盖压印层132的一部分的情况下，本发明的实施例包括应用反应离子蚀刻(RIE)处理以蚀刻位于硬掩模141之间的层132的压印材料从而创建蚀刻层133，并且蚀刻层133的图案可被进一步转移给下面的介电层120，介电层120因此变为蚀刻介电层121，如图6中展示性表示。换句话说，可通过转移形成在压印材料层133中的图案来完成介电层120的构图。
根据硬掩模141的材料和在RIE处理中使用的蚀刻剂，在一个实施例中，RIE处理可能稍微蚀刻硬掩模141的边缘，创建稍微大于压印材料132的最初露出的宽度的硬掩模141之间的开口。通过稍微较少地对图4中的硬掩模140进行抛光以具有稍微较大宽度的硬掩模141，或者通过在创建凹槽时使用不同模具(诸如，以下参照图11-13更详细地描述的模具20)，可补偿开口的宽度的这种变化。
在图6中(并且类似地，在图4和5中)，展示性地示出：在形成硬掩模141的处理中，可沿着硬掩模141和压印层131之间的界面创建或形成瑕疵和/或缺陷151-154。然而，如以上描述中清楚所示，瑕疵和/或缺陷151-154在介电层120中形成图案方面不起任何作用。这是因为，多数缺陷形成在硬掩模141和压印层131之间的界面，因此硬掩模141阻止了这些缺陷影响压印层131内的图案的创建和随后从蚀刻层133到下面的介电层120的图案的转移。
如图7中展示性表示，在图案转移之后，可使用当前已知或未来开发的干法或湿法蚀刻处理去除硬掩模142和蚀刻压印材料层133。硬掩模142和蚀刻层133的去除可一起去除所有瑕疵151-154，在构图的介电层121中不留下痕迹。
图8-10是根据本发明的另一实施例的对一层材料进行构图的方法的展示性表示。如以上参照图4所述，在一个实施例中，硬掩模140可被向下抛光至压印层131中以实现器件图案的不同宽度。例如，如图8中展示性表示，硬掩模140可被向下抛光至位于图5中示出的水平面之下的一水平面，以便诸如创建具有比硬掩模141的宽度窄的宽度的硬掩模图案143。因此，当硬掩模143在后续的压印层134的蚀刻处理中被用作蚀刻停止层时，在硬掩模143在边缘被稍微蚀刻以变成144的情况下，可在压印层135中创建具有较宽宽度的开口，如图9中展示性表示。压印层134的蚀刻可继续至下面的介电层120中，导致蚀刻层135中的开口的图案被转移到下面的介电层120中，由此创建构图的层122。在从介电层120的顶部去除硬掩模144和蚀刻压印材料层135之后，可完成介电层120的构图，如图10中展示性表示。
图11-13是根据本发明的另一实施例的对一层材料进行构图的方法的展示性表示。如上所述，图1中的模具10具有三角形的销钉，所述三角形的销钉沿着销钉的高度创建不同宽度。相反地，如图11中展示性表示，模具20具有销钉21-25，每个销钉沿着它的高度在它的一部分中具有恒定宽度。在一个实施例中，销钉21-25可在它们之间具有不同宽度以满足任何特定压印需要。在图11中，本发明的实施例包括：将介电层220布置在基底层210上，使用模具20创建压印材料的压印层231，并且随后将硬掩模层240沉积在压印层231上。
接下来，如图12中展示性表示，CMP处理可被应用以对硬掩模层240进行抛光以去除位于压印层231的顶部水平面之上的过多压印材料，仅留下位于压印层231的凹槽内的硬掩模材料以创建硬掩模241。当与使用模具10的图5中示出的步骤比较时，图12中示出的本发明的实施例提供具有每个销钉的恒定硬掩模宽度的硬掩模，该硬掩模在某种程度上不受CMP抛光处理的影响。换句话说，可进一步对压印层231进行CMP处理而不影响硬掩模宽度，提供预期压印图案的更多控制。
在通过抛光创建硬掩模241之后，可通过例如RIE处理蚀刻未被硬掩模241覆盖的压印层231的部分，导致蚀刻层232中的压印图案，如图13中展示性表示。蚀刻处理可进一步继续，直至压印图案或压印器件图案被向下转移到介电层220中，创建构图的介电层221。硬掩模241和蚀刻压印层232可随后被去除，仅在基底210上留下构图的介电层221。
图14-16是根据本发明的另一实施例的对一层材料进行构图的方法的展示性表示。与图1和11中示出的模具10和20比较，图14展示性地示出具有销钉31-37的模具30。与模具10的销钉11-16不同，销钉31-37具有沿垂直方向笔直的一个边缘，从而该边缘的位置不沿着销钉的高度变化。另一方面，销钉31-37具有沿着销钉的高度改变位置的另一个边缘，因此，不同于沿着销钉的高度保持恒定宽度的销钉21-25，创建随着销钉的高度变化的宽度。
本发明的一个实施例包括：在创建压印层331时应用模具30，然后将硬掩模340沉积在压印层331上，如图14中展示性表示，以便在位于基底层310上的介电层320中创建图案。随后通过应用例如CMP处理来去除硬掩模层340的过多材料，并且可选地，CMP处理可被应用以去除压印层331的一部分，直至实现硬掩模341的预定硬掩模宽度，如图15中展示性表示。随后，可在RIE处理中例如使用硬掩模341作为蚀刻停止层对压印层332和下面的介电层320进行蚀刻。在一些实施例中，硬掩模341的一侧的边缘可能被稍微蚀刻，而另一侧保持图案应该位于的相同锚定位置。蚀刻层333和位于蚀刻层333之上的硬掩模342可被去除，导致介电层320变换为构图的层321。
不同于使用模具10和模具20，使用模具30能够实现调整硬掩模宽度的灵活性并且同时保持硬掩模341的每个销钉开始的相对位置。另外，基于本发明的以上实施例，本领域技术人员将会理解，根据任何特定设计需要，可使用采用其它类型的销钉和/或不同类型的销钉的组合的模具。一些典型销钉类型以及它们的可能的组合被展示性地示出在图31中。
还应该指出的是，本发明的实施例是可调整尺寸的。例如，通过采用具有比以上在图1、11和14中展示性地示出的销钉窄得多的极细的销钉的模具，更具体地讲，使用纳米规模尺寸的销钉，可在压印材料层中执行纳米压印，纳米压印随后可被转移到介电层或半导体基底以制造纳米规模器件，诸如，例如纳米管。
如以上在图1、11和14中展示性表示，模具10、20和30全都具有有着相同高度的销钉。换句话说，销钉的尖端全都位于同一共同平面上，从而当压印处理开始时，它们基本上同时开始接触压印材料层130、230或330。然而，本发明的实施例在这方面不受限制，并且也可使用具有其它类型的销钉布置的模具。
图17-21是根据本发明的一个实施例的对一层材料进行构图的方法的展示性表示。更具体地讲，具有销钉的多级开始平面的模具可被用在压印处理中。例如，模具40可具有开始于第一平面的第一组销钉41和开始于第二平面的第二组销钉42。当被推挤到压印材料层431中时，第一组销钉41可比第二组销钉更深地进入到压印层431中，如图17中展示性表示。具有多级销钉的模具的优点包括增加的使用单个模具生产图案的灵活性。例如，通过应用模具40，本发明的实施例可产生具有不同宽度而且具有不同间隔的图案，如以下更详细所述。
如图18中所示，模具40可被从压印层431移除或拉回，并且随后一层硬掩模材料440可被沉积在压印层431上并且覆盖压印层431，如图19中所示。在沉积之后，CMP处理可被用于对沉积的硬掩模层440进行抛光，直至达到期望或预定水平面，在所述期望或预定水平面，代表模具40的截面的沉积的硬掩模层440的截面提供预定硬掩模图案(诸如，硬掩模441)，如图20中所示。在这个特定实施例中，硬掩模图案441由第一组销钉41和第二组销钉42两者制成。如图21中展示性表示，硬掩模图案441可被用在随后的蚀刻处理中，该蚀刻处理将图案转移到下面的压印材料层432和介电层420中，在介电层420中创建相对较密集的图案421。
图22-23是根据本发明的另一实施例的对基底进行构图的方法的展示性表示。更具体地讲，在硬掩模层440的沉积之后，替代地，CMP处理可被用于去除过多的硬掩模材料440。在一个实施例中，可进一步执行CMP以去除硬掩模层440的顶部，直至它到达位于第二组销钉42开始的第二平面水平之下的水平面。如图22中展示性表示，CMP处理去除与第二组销钉42关联的所有图案并且在压印层434内留下仅与第一组销钉41关联的硬掩模443。通过与图20中的硬掩模441比较，清楚的是，与硬掩模441的间隔相比，硬掩模443具有相对较大的间隔，表明模具40可被用于创建不仅具有不同宽度而且具有不同间隔的不同图案。硬掩模443的图案可随后在干法或湿法蚀刻处理中被转移到压印层434中以创建蚀刻层435，并且图案443可继续被向下转移到介电层420中以将介电层420构图成构图的层422，如图23中所示。
图24-28是根据本发明的一个实施例的对一层材料进行构图的方法的展示性表示。更具体地讲，具有销钉的多级结束平面的模具可被用在压印处理中。例如，模具50可包括结束于第一水平面51s的第一组销钉51和结束于第二水平面60s的第二组销钉61-63。在一个实施例中，第一组中的一些销钉可被视为第二组的一个销钉的“子销钉”。例如，第一组销钉51中的最左边三个销钉可以是第二组的销钉61的子销钉；第一组销钉51中的中间三个销钉可以是第二组的销钉62的子销钉；并且第一组销钉51中的最右边三个销钉可以是第二组的销钉63的子销钉。类似于模具40，模具50在不同高度提供不同截面图案，所述不同截面图案可具有例如不同间隔。
根据本发明的一个实施例，模具50可被均匀地推挤到压印材料层531中，直至压印材料层531的高度水平(例如，可在销钉62和销钉63之间看见的水平面)达到至少高于第一结束平面51s的水平面。根据本发明的一个实施例，模具50可随后被从压印层531拉回，如图25中展示性表示，并且硬掩模层540可随后被涂敷或沉积在压印层531上以便不仅覆盖由第一组销钉51制造的印痕还覆盖由第二组销钉61-63制造的印痕，如图26中展示性表示。硬掩模层540的顶表面可在某种程度上代表由形成在压印层531中的凹槽表示的拓扑。
根据本发明的一个实施例，CMP处理可被用于随后使硬掩模层540的顶表面平面化，直至露出压印材料层531的至少一些。例如，可执行CMP处理以降低硬掩模层540的水平，直至露出被推挤到与销钉61和62之间以及销钉62和63之间的区域对应的区域中的压印材料531，如图27中展示性表示。CMP处理使硬掩模层540变为硬掩模541。
RIE处理可随后被用于蚀刻位于硬掩模541之间的空间中的压印材料532。更具体地讲，该空间可对应于模具50的第二组销钉61-63之间的空隙。蚀刻可将硬掩模541的图案转移到压印层532中以创建蚀刻层533，如图28中展示性表示，并且继续进行的蚀刻可进一步将压印材料图案533转移到下面的介电层520中，由此创建位于基底层510上的构图的介电层521。
图29-30是根据本发明的另一实施例的对一层材料进行构图的方法的展示性表示。例如，与创建图27中的硬掩模541关联地执行的CMP处理可继续进行，直至抛光的表面变为低于第一结束平面51s，并且仅第一组销钉51保留在压印材料层534内以变为硬掩模543，如图29中展示性表示。使用硬掩模543作为蚀刻停止层以保护位于硬掩模543正下方的压印材料层534和介电层520的部分，其余露出的压印材料层534可在蚀刻处理(诸如，RIE蚀刻处理)中被腐蚀。通过在经过蚀刻层535之后继续执行蚀刻处理，硬掩模544的图案可被进一步转移到介电层520中。位于基底510上的介电层520可被构图为构图的介电层522。
图31-35是根据本发明的实施例的用于构图的各种销钉和模具的形状的展示性表示。更具体地讲，图31(a)示出可被用于形成压印模具的一组基本销钉。这五个基本形状仅作为一些非限制性例子被示出，并且本领域技术人员将理解，也可使用其它类型的销钉。同样作为非限制性例子，图31(b)示出可被按照两个销钉的组合或图31(c)中的三个销钉的组合用在压印模具中的一些基本销钉。图32-34展示性地示出一些基本销钉组，这些基本销钉组不仅可以是三个或更多基本销钉的组合，而且布置为具有不同高度。非限制性组合(a)–(o)可被用在可被用于压印多个不同硬掩模的压印模具中。图35展示性地示出在模具中具有销钉的不同结束平面的压印模具中的销钉的两种不同布置。可如以上参照图24-30所述类似地使用这种模具。
尽管已在这里示出和描述了本发明的某些特征，但本领域普通技术人员现在将会想到许多修改、替换、变化和等同物。因此，应该理解，所附权利要求旨在覆盖落在本发明的精神内的所有这种修改和变化。
Claims (20)
1.一种用于形成器件图案的方法，包括：
定义要在器件层中创建的器件图案；
在所述器件层上形成牺牲层；
识别压印模具，该压印模具在沿着其高度的一个位置具有代表所述器件图案的水平截面形状；
将所述压印模具均匀地推挤到所述牺牲层中，直至所述压印模具的至少所述位置到达正在由所述压印模具推挤的所述牺牲层内的一水平面；
将所述压印模具从所述牺牲层移除；
在由所述压印模具在所述牺牲层中创建的凹槽中形成硬掩模，所述硬掩模具有代表所述器件图案的图案；以及
将所述硬掩模的所述图案转移到下面的所述器件层中，
其中所述压印模具具有第一组销钉和第二组销钉，并且其中当所述压印模具被均匀地推挤到所述牺牲层中时，所述第二组销钉不接触所述牺牲层。
2.如权利要求1所述的方法，其中形成所述牺牲层包括：形成一层材料，所述材料是从包括硅氧烷共聚物、热固化液体抗蚀剂、UV固化液体抗蚀剂、密封空气Nexcel和收缩膜955D的组中选择的。
3.如权利要求1所述的方法，其中形成所述硬掩模包括：
通过原子层沉积(ALD)处理将一层氮化硅沉积在所述牺牲层和所述牺牲层中的凹槽上；以及
对沉积的氮化硅向下进行抛光，并且随后对所述牺牲层的一部分向下进行抛光，直至通过所述抛光创建的顶表面到达所述牺牲层内的所述水平面，通过使用所述牺牲层内的所述氮化硅的剩余部分来创建所述硬掩模。
4.如权利要求3所述的方法，其中转移所述硬掩模的所述图案包括：
对所述牺牲层的不具有嵌入在其上的所述硬掩模的部分进行定向蚀刻以露出下面的所述器件层的对应部分；
继续对所述器件层的露出部分进行蚀刻，直至到达所述器件层中的预定深度；以及
去除所述器件层上的所述牺牲层的剩余部分。
5.如权利要求1所述的方法，还包括：在所述凹槽中形成所述硬掩模之前，冷却所述牺牲层以使所述牺牲层收缩，由此导致所述凹槽的间距减小。
6.如权利要求1所述的方法，还包括：在所述凹槽中形成所述硬掩模之前，加热所述牺牲层以使所述牺牲层膨胀，由此导致所述凹槽的间距扩大。
7.如权利要求1所述的方法，其中将所述压印模具推挤到所述牺牲层中包括：在所述压印模具不接触所述牺牲层的地方，引起所述牺牲层的高度上升。
8.如权利要求1所述的方法，其中所述器件层是半导体基底。
9.一种用于形成器件图案的方法，包括：
在器件层上形成牺牲层；
将压印模具均匀地推挤到所述牺牲层中，所述压印模具在沿着其高度的一个位置具有代表器件图案的水平截面形状；
继续将所述压印模具推挤到所述牺牲层中，直至所述压印模具的至少所述位置到达所述牺牲层的顶表面；
将所述压印模具从所述牺牲层移除；
在由所述压印模具在所述牺牲层内创建的凹槽中形成硬掩模，所述硬掩模具有与所述器件图案匹配的图案；以及
将所述硬掩模的所述图案转移到下面的所述器件层中，
其中所述压印模具具有多个销钉，并且其中当所述压印模具被均匀地推挤到所述牺牲层中时，所述多个销钉中的一些未被推挤到所述牺牲层中。
10.如权利要求9所述的方法，其中形成所述牺牲层包括：沉积一层材料，所述材料是硅氧烷共聚物、热固化液体抗蚀剂、UV固化液体抗蚀剂、密封空气Nexcel或收缩膜955D。
11.如权利要求9所述的方法，其中在所述凹槽中形成所述硬掩模包括：
通过原子层沉积(ALD)处理将一层氮化硅沉积在所述牺牲层中的所述凹槽上并且沉积在所述牺牲层上；以及
通过化学机械抛光(CMP)处理去除沉积的氮化硅的一部分，直至露出所述牺牲层的至少所述顶表面，仅在所述凹槽内留下形成所述硬掩模的沉积的氮化硅。
12.如权利要求11所述的方法，其中转移所述硬掩模的所述图案包括：
对通过所述去除沉积的氮化硅的一部分而露出的所述牺牲层的部分进行定向蚀刻，所述定向蚀刻使位于所述牺牲层的所述部分下面的所述器件层的部分露出；
继续对所述器件层的露出部分进行蚀刻，直至到达所述器件层中的预定深度；以及
去除所述牺牲层的剩余部分及其上的所述硬掩模，所述牺牲层的所述剩余部分位于所述器件层上。
13.如权利要求9所述的方法，还包括：在移除所述压印模具之后，但在所述凹槽中形成所述硬掩模之前，使所述牺牲层经受不同于创建所述凹槽的第一温度的第二温度的环境，使所述牺牲层收缩或膨胀，导致所述凹槽的不同间距。
14.如权利要求9所述的方法，其中将所述压印模具推挤到所述牺牲层中还包括：在所述压印模具不接触所述牺牲层的所述顶表面的区域中，引起所述牺牲层的所述顶表面的上升。
15.一种用于形成器件图案的方法，包括：
在器件层上形成牺牲层；
在所述牺牲层中创建多个凹槽，其中在沿着所述牺牲层的高度的一个位置的所述多个凹槽的水平截面形状代表器件图案；
在所述多个凹槽中形成硬掩模，所述硬掩模的顶表面具有与所述器件图案匹配的图案；以及
蚀刻未被所述硬掩模垂直地覆盖的所述器件层的部分，由此将所述硬掩模的所述图案转移到下面的所述器件层中。
16.如权利要求15所述的方法，其中创建所述多个凹槽包括：
将压印模具均匀地推挤到所述牺牲层中，所述压印模具在沿着其高度的一个位置处具有代表所述器件图案的水平截面形状；
继续将所述压印模具推挤到所述牺牲层中，直至所述压印模具的至少所述位置到达所述牺牲层的顶表面；以及
将所述压印模具从所述牺牲层移除，
其中所述压印模具具有多个销钉，并且当所述压印模具被均匀地推挤到所述牺牲层中时，所述多个销钉中的至少一些未被用于创建所述牺牲层中的所述多个凹槽。
17.如权利要求15所述的方法，其中形成所述牺牲层包括：沉淀一层材料，所述材料是从包括硅氧烷共聚物、热固化液体抗蚀剂、UV固化液体抗蚀剂、密封空气Nexcel和收缩膜955D的组中选择的。
18.如权利要求15所述的方法，其中形成所述硬掩模包括：
通过原子层沉积(ALD)处理将一层氮化硅沉积在所述牺牲层中的所述凹槽上并且沉积在所述牺牲层的顶表面上；以及
通过化学机械抛光(CMP)处理去除沉积的氮化硅的一部分，直至露出所述牺牲层的至少所述顶表面，仅在所述凹槽内留下沉积的氮化硅以形成所述硬掩模。
19.如权利要求15所述的方法，还包括：在所述多个凹槽中形成所述硬掩模之前，使所述牺牲层经受不同于创建所述多个凹槽的第一温度的第二温度的环境，使所述牺牲层收缩或膨胀，导致所述多个凹槽的不同间距。
20.如权利要求16所述的方法，其中将所述压印模具推挤到所述牺牲层中还包括：在所述压印模具不接触所述牺牲层的区域中，引起所述牺牲层的所述顶表面的高度上升。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/102,873 US9082625B2 (en) | 2013-12-11 | 2013-12-11 | Patterning through imprinting |
| US14/102,873 | 2013-12-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104714364A CN104714364A (zh) | 2015-06-17 |
| CN104714364B true CN104714364B (zh) | 2019-03-01 |
Family
ID=53271889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410681509.7A Expired - Fee Related CN104714364B (zh) | 2013-12-11 | 2014-11-24 | 形成器件图案的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9082625B2 (zh) |
| CN (1) | CN104714364B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI646389B (zh) * | 2017-09-12 | 2019-01-01 | 友達光電股份有限公司 | 壓印模具以及壓印模具製造方法 |
| CN107910261A (zh) * | 2017-11-16 | 2018-04-13 | 睿力集成电路有限公司 | 绝缘填充层的表面平坦化方法 |
| CN109031491A (zh) * | 2018-08-30 | 2018-12-18 | 西安工业大学 | 一种阵列f-p腔滤光片的制备方法 |
| WO2020082245A1 (zh) * | 2018-10-23 | 2020-04-30 | 华为技术有限公司 | 单片集成baw谐振器制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101221889A (zh) * | 2007-01-10 | 2008-07-16 | 联华电子股份有限公司 | 形成图案的方法 |
| CN101520600A (zh) * | 2008-02-27 | 2009-09-02 | 中国科学院微电子研究所 | 基于x射线曝光技术制作透光纳米压印模板的方法 |
| CN102648438A (zh) * | 2009-08-26 | 2012-08-22 | 分子制模股份有限公司 | 功能性纳米微粒 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3821069B2 (ja) * | 2002-08-01 | 2006-09-13 | 株式会社日立製作所 | 転写パターンによる構造体の形成方法 |
| US7041604B2 (en) * | 2004-09-21 | 2006-05-09 | Molecular Imprints, Inc. | Method of patterning surfaces while providing greater control of recess anisotropy |
| US7901607B2 (en) | 2005-02-17 | 2011-03-08 | Agency For Science, Technology And Research | Method of low temperature imprinting process with high pattern transfer yield |
| FR2893018B1 (fr) | 2005-11-09 | 2008-03-14 | Commissariat Energie Atomique | Procede de formation de supports presentant des motifs, tels que des masques de lithographie. |
| JP2007307752A (ja) | 2006-05-17 | 2007-11-29 | Asahi Glass Co Ltd | モールドおよびその製造方法 |
| JP2008200997A (ja) | 2007-02-20 | 2008-09-04 | Hitachi Cable Ltd | ナノインプリント用金型の製造方法 |
| JP2009208239A (ja) | 2008-02-29 | 2009-09-17 | Fujifilm Corp | パターン形成方法 |
| JP2010052175A (ja) | 2008-08-26 | 2010-03-11 | Fuji Electric Device Technology Co Ltd | ナノインプリント用マスターモールドの製造方法およびレプリカモールドの製造方法 |
| JP4892025B2 (ja) * | 2008-09-26 | 2012-03-07 | 株式会社東芝 | インプリント方法 |
| JP5421380B2 (ja) | 2009-09-18 | 2014-02-19 | 株式会社東芝 | モールド |
| WO2011138237A1 (en) | 2010-05-07 | 2011-11-10 | Paul Scherrer Institut | Fabrication of nanometer and micrometer structures with continuous reliefs |
| US8193094B2 (en) * | 2010-06-21 | 2012-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post CMP planarization by cluster ION beam etch |
| US8679356B2 (en) * | 2011-05-19 | 2014-03-25 | Varian Semiconductor Equipment Associates, Inc. | Mask system and method of patterning magnetic media |
| TW201445246A (zh) * | 2013-05-31 | 2014-12-01 | Nanocrystal Asia Inc | 無缺陷模仁之製造方法 |
-
2013
- 2013-12-11 US US14/102,873 patent/US9082625B2/en not_active Expired - Fee Related
-
2014
- 2014-11-24 CN CN201410681509.7A patent/CN104714364B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101221889A (zh) * | 2007-01-10 | 2008-07-16 | 联华电子股份有限公司 | 形成图案的方法 |
| CN101520600A (zh) * | 2008-02-27 | 2009-09-02 | 中国科学院微电子研究所 | 基于x射线曝光技术制作透光纳米压印模板的方法 |
| CN102648438A (zh) * | 2009-08-26 | 2012-08-22 | 分子制模股份有限公司 | 功能性纳米微粒 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104714364A (zh) | 2015-06-17 |
| US20150162194A1 (en) | 2015-06-11 |
| US9082625B2 (en) | 2015-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4870810B2 (ja) | インプリント用モールドおよびインプリント用モールドの製造方法 | |
| JP4005927B2 (ja) | スペーサ技術を用いるナノサイズインプリント用スタンプ | |
| CN104714364B (zh) | 形成器件图案的方法 | |
| US7662299B2 (en) | Nanoimprint lithography template techniques for use during the fabrication of a semiconductor device and systems including same | |
| JP5395757B2 (ja) | パターン形成方法 | |
| TWI750446B (zh) | 覆板及其使用方法 | |
| TW201721293A (zh) | 次解析度基板圖案化所用之蝕刻遮罩的形成方法 | |
| JP2007506281A (ja) | 位置合わせマークを有するインプリント・リソグラフィ・テンプレート | |
| JP6338938B2 (ja) | テンプレートとその製造方法およびインプリント方法 | |
| US20110070733A1 (en) | Template and pattern forming method | |
| US7060625B2 (en) | Imprint stamp | |
| CN107942617A (zh) | 控制压印材料扩散的方法 | |
| KR102214830B1 (ko) | 마스터 몰드 제조 방법 | |
| US20100264560A1 (en) | Imprint lithography apparatus and method | |
| JP2012236371A (ja) | インプリントにおける離型方法 | |
| KR100912598B1 (ko) | 더미 나노 패턴을 구비한 나노 임프린트용 스탬프 및 이를이용한 나노 임프린팅 방법 | |
| JP2010219523A (ja) | ナノインプリンティングによってリソグラフィのためのモールドを製造する方法 | |
| US20240063023A1 (en) | Patterning process | |
| KR100561048B1 (ko) | 3차원 금속 구조체의 형성 방법 | |
| KR100557593B1 (ko) | 폴리머 레지스트 패턴 제조 방법 | |
| JP6260252B2 (ja) | インプリントモールド、インプリントモールドの製造方法、及びパターン形成方法 | |
| TW201642309A (zh) | 圖案化方法 | |
| JP2010228448A (ja) | ナノインプリンティングによってリソグラフィのためのモールドを製造する方法 | |
| CN111341647A (zh) | 半导体器件和形成该半导体器件的方法 | |
| TW200834654A (en) | Method of manufacturing an imprinting template utilizing a semiconductor manufacturing process and the imprinting template obtained |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190301 Termination date: 20201124 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |