CN104704636B - 具有用于负电压操作的隔离式scr的esd保护电路 - Google Patents
具有用于负电压操作的隔离式scr的esd保护电路 Download PDFInfo
- Publication number
- CN104704636B CN104704636B CN201380053201.1A CN201380053201A CN104704636B CN 104704636 B CN104704636 B CN 104704636B CN 201380053201 A CN201380053201 A CN 201380053201A CN 104704636 B CN104704636 B CN 104704636B
- Authority
- CN
- China
- Prior art keywords
- lightly doped
- district
- type
- conductivity
- doped district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005611 electricity Effects 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明揭示一种用于集成电路的半导体控制整流器。所述半导体控制整流器包括：第一经轻掺杂区(100)，其具有第一导电性类型(N)；及第一经重掺杂区(108)，其具有第二导电性类型(P)，形成于所述第一经轻掺杂区内。具有所述第二导电性类型的第二经轻掺杂区(104)是接近所述第一经轻掺杂区而形成。具有所述第一导电性类型的第二经重掺杂区(114)形成于所述第二经轻掺杂区内。具有所述第一导电性类型的掩埋层(101)形成于所述第二经轻掺杂区下方且电连接到所述第一经轻掺杂区。具有所述第二导电性类型的第三经轻掺杂区(102)形成于所述第二经轻掺杂区与所述第三经重掺杂区之间。具有所述第二导电性类型的第四经轻掺杂区(400)形成于所述第二经轻掺杂区与所述第三经重掺杂区之间且电连接到所述第二及第三经轻掺杂区。
Description
背景技术
本发明的实施例涉及一种用于静电放电(ESD)保护的隔离式半导体控制整流器(SCR)电路。所述电路的优选实施例既定供在相对于GND或VSS具有负操作电压的输入、输出或输入-输出端子处使用，但所述电路也可在电力供应端子(例如集成电路的VDD及GND或VSS端子)之间使用。
参考图1-3，其为现有技术的ESD保护电路，所述ESD保护电路类似于科尔(Ker)等人在第6,765,771号美国专利中所揭示的ESD保护电路。图1的平面图图解说明形成于p型衬底(PSUB)102上且由n型阱(NWELL)100环绕的双重半导体控制整流器。PSUB层102电连接到P+区112。所述双重SCR在P+区112上方及下方对称地形成，因此将详细地描述下部SCR。此处及在以下论述中，使用相同参考编号来识别各图式图中相同或类似的电路元件。N+区114是下部SCR的阴极且在p型阱区104内邻近于P+区112而形成。P+区108形成于NWELL 100内且充当下部SCR的阳极。N+区106电连接到NWELL 100。栅极区110形成于NWELL 100与PSUB 102之间的边界上方。栅极区110、P+阳极108及N+区106电连接到参考端子122，参考端子122优选地为GND或VSS。P+区112及N+区114电连接到端子120，端子120优选地为待受保护的输入、输出或输入-输出端子。
接下来参看图2，其为下部SCR沿着如图1中的线所指示的平面A-A’的横截面图。所述SCR形成于P型衬底(PSUB)200上。N型掩埋层(NBL)101是通过离子植入而形成于PSUB 200中位于表面下方。总的来说，n型阱(NWELL)100与NBL 101形成隔离式P型区(PSUB)102。下部SCR包含形成于NWELL 100中的P+阳极108及形成于p型阱区104中的N+阴极114。作用P+区112及108、N+区114及106以及栅极110下方的沟道区由浅沟槽隔离(STI)区124分离。
现在转到图3，其为图2的SCR的简化图，其展示个别双极晶体管。为清晰起见省略了浅沟槽隔离(STI)区。图2的下部SCR包括垂直SCR及水平SCR。垂直SCR包含PNP晶体管304及NPN晶体管306且形成从P+阳极108经由NWELL 100到NBL 101并经由PSUB 102返回到N+阴极114的垂直电流路径。水平SCR包含PNP晶体管300及NPN晶体管302且形成直接从P+阳极108到N+阴极114的水平电流路径。寄生电阻器301为PNP晶体管300的基极-射极分流电阻器。寄生电阻器303为NPN晶体管302及306的基极-射极分流电阻器。
关于图1-3的SCR的操作会出现数个问题，其限制操作电压、SCR的增益，并引入可靠性问题，如在以下论述中将变得显而易见。本发明的各种实施例针对于解决这些问题且改善SCR的操作，而不会增加工艺复杂度。
发明内容
本发明揭示一种用于保护集成电路的半导体控制整流器。所述半导体控制整流器包含具有第一导电性类型的第一经轻掺杂区，所述第一经轻掺杂区是接近具有第二导电性类型的第二经轻掺杂区而形成。具有所述第二导电性类型的第一经重掺杂区形成于所述第一经轻掺杂区内。具有所述第一导电性类型的第二经重掺杂区形成于所述第二经轻掺杂区内。具有所述第一导电性类型的掩埋层形成于所述第二经轻掺杂区下方且电连接到所述第一经轻掺杂区。具有所述第二导电性类型的第三经轻掺杂区形成于所述第二经轻掺杂区与所述第三经重掺杂区之间。具有所述第二导电性类型的第四经轻掺杂区形成于所述第二经轻掺杂区与所述第三经重掺杂区之间且电连接到所述第二及第三经轻掺杂区。
附图说明
图1(现有技术)是静电放电(ESD)保护电路的已知包封式半导体控制整流器(SCR)的平面图；
图2(现有技术)是沿着图1的线A-A’截取的横截面图；
图3(现有技术)是展示图2的SCR的个别晶体管的示意图；
图4A是实施本发明的原理的第一实例性实施例的横截面图；
图4B是图4A的SCR的电流-电压图；
图5A是第二实例性实施例的横截面图；
图5B是图5A的p型阱104的掺杂分布曲线；
图6A-6C是第三实例性实施例的横截面图；
图7是第四实例性实施例的横截面图；及
图8是第五实例性实施例的横截面图。
具体实施方式
实施本发明的原理的实例性实施例提供胜过常规静电放电(ESD)保护电路的显著优点。
图4A图解说明本发明的半导体控制整流器(SCR)的第一实例性实施例。本文中，SCR指代半导体控制整流器，硅控制整流器是其特例。一般来说，经重掺杂意指半导体区具有1e18Acm-3或更大的浓度。同样地，经轻掺杂意指半导体区具有小于1e18Acm-3的浓度。在两种情况中，均可通过离子植入或如所属领域的普通技术人员所熟知的其它方法来形成经掺杂区。
图4A的SCR形成于P型衬底(PSUB)200上。N型掩埋层(NBL)101是优选地通过离子植入形成于PSUB 200中位于表面下方。总的来说，n型阱(NWELL)100与NBL 101形成具有与PSUB 200相同的杂质类型及浓度的隔离式p型区(PSUB)102。所述SCR包含形成于NWELL 100中的P+阳极108及形成于p型阱区104中的N+阴极114。N+区106将NWELL区100电连接到参考端子122，参考端子122可为VSS、接地或另一适合的参考端子。参考端子122还连接到P+阳极108及栅极区110。P+区112将p型阱104电连接到端子120，端子120可为输入、输出、输入-输出或另一参考端子。端子120还连接到N+阴极114。作用P+区112及108、N+区114及106以及栅极110下方的沟道区由浅沟槽隔离(STI)区402及404分离。可任选地省略STI区404以改善水平SCR的增益。
关于图1-3的SCR的问题是端子120处相对于参考端子122的有限操作电压。目前的模拟电路可需要端子120处相对于参考端子122为-10V或更大的操作电压。然而，对于小特征大小，已发现相对于参考端子122施加到端子120的-6V电压将使经轻掺杂PSUB区102完全耗尽且引起NPN晶体管306的集极-射极穿通。此问题通过其中优选地通过在p型区104与NBL101之间进行离子植入来形成p型区(PBL)400的本发明第一实施例来解决。PBL 400优选地以介于p型区104的杂质浓度与PSUB 102的杂质浓度之间的杂质浓度来形成。如果PBL浓度过低，那么在端子120的操作电压范围内仍可发生NPN晶体管306的集极-射极穿通。或者，如果PBL 400的浓度过高，那么将发生NPN晶体管302的横向集极-基极雪崩导通。
图4B图解说明图4A的SCR的电流-电压图。沿着水平轴来展示端子120处相对于端子122的绝对电压。沿着垂直轴来展示端子120与122之间的绝对电流。重要的是应注意，SCR的触发电压现在是16V而非6V，并无证据表明发生集极-射极穿通。此外，SCR的保持电压小于1V以提供防御静电放电(ESD)的有效保护。
图5A图解说明第二实施例。此处，根据图5B的杂质浓度图来对p型阱层104进行改质。原始掺杂分布曲线是由4e12Acm-2的硼植入剂量及15keV的能量产生的。另外，执行1.8e12Acm-2的第二硼植入剂量及47keV的能量以及2e12Acm-2的第三硼植入剂量及115keV的能量。三次植入产生图5A的三个相应重叠高斯分布。第一及原始植入在0.5μm处产生1.8e16Acm-3的最大浓度。第二植入在1.6μm处产生1.5e16Acm-3的最大浓度。第三植入在3.4μm处产生1.0e16Acm-3的最大浓度。在端子120处相对于参考端子122达-20V的范围内，图5A的所得掺杂分布曲线均有利地防止NPN晶体管306的集极-射极穿通。随着植入深度的增加逐渐减小的硼浓度有利地防止NPN晶体管306的集极-基极雪崩导通。由于第二及第三植入的最大硼浓度也大于原始植入，因此将不会发生NPN晶体管302的横向集极-基极雪崩。最后，第二及第三硼植入不需要额外掩模。
图6A图解说明本发明的第三实施例。图1-3的SCR的操作电压受栅极110与p型阱区104之间的电场限制。随着栅极110下方的电介质厚度减小，此限制变得越来越显著。在图6A的实施例中，当在作用区106、108、112、114及栅极110上方形成金属硅化物层时，栅极110可为必要的。栅极110防止形成原本可将p型阱区104短接到NWELL 100的金属硅化物。在图6A的实施例中，通过在p型阱区104与NWELL 100之间进行离子植入来形成经轻掺杂p型阱区600。P型阱区600电连接到p型阱区104且使NWELL 100延伸。区600的掺杂优选地比p型阱区104或NWELL 100的掺杂轻以避免由于NWELL 100而发生雪崩导通。在正常电路操作期间，当端子120相对于端子122为负时，在p型阱区600的表面处形成连接到NWELL 100的反转层。这在正常电路操作期间以及在ESD事件期间有利地避免跨越栅极110下方的电介质层出现任何高电场。
图6B进一步图解说明第三实施例。此处，当SCR阳极108与阴极114之间的空间足够大时，可省略植入区600使得区602是PSUB 102的延伸部。也可任选地省略隔离区604以改善水平SCR的增益。与图6A一样，在p型区602的表面处形成连接到NWELL 100的反转层。这在正常电路操作期间以及在ESD事件期间有利地避免跨越栅极110下方的电介质层出现任何高电场。
图6C进一步图解说明第三实施例。在图6C的实施例中，通过在p型阱区104与NWELL100之间进行离子植入来形成经轻掺杂n型阱区606。N型阱区606电连接到NWELL 100且延伸到p型阱区104。区606的掺杂优选地比p型阱区104或NWELL 100中的任一者轻以避免由于p型阱区104而发生雪崩导通。在正常电路操作期间，当端子120相对于端子122为负时，栅极110下方的区606保持处于积累状态且连接到NWELL 100。这在正常电路操作期间以及在ESD事件期间有利地避免跨越栅极110下方的电介质层出现任何高电场。或者，当不受穿通及雪崩导通限制时，NWELL 100可向左延伸以位于栅极110下方。
图7图解说明第四实施例。此处，栅极110及STI 404(图6)被移除。硅化物阻挡层710形成于p型阱区104及NWELL 100的介于N+阴极114与P+阳极108之间的部分上方。所述硅化物阻挡层优选地为薄的经沉积电介质层，例如SiO2或SiO2与SiN的复合电介质。硅化物阻挡层710有利地防止形成原本将p型阱104短接到NWELL 100的金属硅化物。此外，栅极110被移除，因此在正常电路操作期间以及在ESD事件期间跨越电介质层710不存在高电场。STI区404的移除通过为NPN晶体管302形成更直接的集极-射极电流路径而有利地改善横向SCR(图3)的增益。
图8图解说明第五实施例。根据对图3的论述回想起，电阻器301是横向PNP晶体管300的基极-射极分流电阻器。本发明人已确定，由PNP晶体管300及NPN晶体管302形成的横向SCR的增益、触发电压及保持电压受分流电阻器301的值的显著影响。为了改善SCR的这些特性，通过在P+阳极108下方进行离子植入来形成p型(PWELL)区800并将其电连接到P+阳极108。PWELL区800具有比NWELL 100稍高的杂质浓度且优选地延伸到NBL 101。然而，可以获知本说明书的所属领域的普通技术人员将理解，甚至当PWELL 800在P+阳极108下方延伸达任何距离时，SCR特性也得以改善。此改善归因于电阻器301的值的增加，因为穿过电阻器301的电流路径必须流动穿过NWELL 100、穿过PWELL 800下方且向上到达N+阱触点106。因此，在PWELL 800延伸到NBL 101时，有利地实现电阻器301的值的最大增加。
虽然前述论述是针对于在端子120处相对于参考端子122具有负操作电压的SCR，但本发明的原理同等适用于在输入、输入-输出或输出端子(例如端子122)处相对于参考端子(例如端子120)具有正操作电压的SCR。
所属领域的技术人员将了解，在所主张发明的范围内，可对所描述实施例做出修改，并且许多其它实施例为可能的。
Claims (6)
1.一种半导体控制整流器，其包括：
第一经轻掺杂区，其具有第一导电性类型；
第一经重掺杂区，其具有第二导电性类型，形成于所述第一经轻掺杂区内，所述第一经重掺杂区形成所述半导体控制整流器的阳极；
第二经轻掺杂区，其具有所述第二导电性类型，是在第一时间接近所述第一经轻掺杂区而形成；
第二经重掺杂区，其具有所述第一导电性类型，形成于所述第二经轻掺杂区内，所述第二经重掺杂区形成所述半导体控制整流器的阴极；
第四经重掺杂区，其具有所述第一导电性类型，形成于所述第一经轻掺杂区内，且电连接到所述第一经重掺杂区；
第五经重掺杂区，其具有所述第二导电性类型，形成于所述第二经轻掺杂区内，且电连接到所述第二经重掺杂区；
浅沟槽隔离区，位于所述第一经重掺杂区、所述第二经重掺杂区、所述第四经重掺杂区及所述第五经重掺杂区之间并分隔所述第一经重掺杂区、所述第二经重掺杂区、所述第四经重掺杂区及所述第五经重掺杂区；
其中所述浅沟槽隔离区在所述第一经重掺杂区与所述第二经重掺杂区之间被省略；
栅极，形成于所述第一经轻掺杂区与所述第二经轻掺杂区之间的结上方；
掩埋层，其具有所述第一导电性类型，形成于所述第二经轻掺杂区下方且电连接到所述第一经轻掺杂区；
第三经轻掺杂区，其具有所述第二导电性类型，是在第二时间形成于所述第二经轻掺杂区与所述掩埋层之间；
第四经轻掺杂区，其具有所述第二导电性类型，是在第三时间形成于所述第二经轻掺杂区与所述掩埋层之间且电连接到所述第二及第三经轻掺杂区；
其中所述第二经轻掺杂区与所述第三经轻掺杂区、所述第四经轻掺杂区组合形成所述半导体控制整流器的NPN晶体管的基极；
其中所述第一经轻掺杂区与所述掩埋层组合形成所述半导体控制整流器的PNP晶体管的基极，而且其中所述半导体控制整流器形成在具有所述第二导电性类型的基板上，且其中所述第二经轻掺杂区通过所述第一经轻掺杂区与所述掩埋层与所述基板电隔离。
2.根据权利要求1所述的半导体控制整流器，其包括：
金属硅化物层，其形成于所述第一及第二经重掺杂区上方；及
电介质层，其形成于所述第一与第二经重掺杂区之间以防止形成所述金属硅化物层。
3.根据权利要求1所述的半导体控制整流器，其包括耦合至所述第二经重掺杂区的第五经重掺杂区。
4.根据权利要求1所述的半导体控制整流器，其中所述栅极电连接到所述第一经重掺杂区且经由所述第四经重掺杂区耦合至所述第一经轻掺杂区与所述掩埋层。
5.一种半导体控制整流器，其包括：
第一经轻掺杂区，其具有第一导电性类型；
第一经重掺杂区，其具有第二导电性类型，形成于所述第一经轻掺杂区内；
第二经轻掺杂区，其具有所述第二导电性类型，是在第一时间接近所述第一经轻掺杂区而形成；
第二经重掺杂区，其具有所述第一导电性类型，形成于所述第二经轻掺杂区内；
掩埋层，其具有所述第一导电性类型，形成于所述第二经轻掺杂区下方且电连接到所述第一经轻掺杂区，其中所述第一经轻掺杂区延伸至所述掩埋层；及
第三经轻掺杂区，其是在第二时间形成于所述第一经轻掺杂区与所述第二经轻掺杂区之间，其中所述第三经轻掺杂区比所述第一经轻掺杂区浅；且
其中所述第三经轻掺杂区具有所述第二导电性类型且电连接到所述第二经轻掺杂区。
6.根据权利要求5所述的半导体控制整流器，其中所述第三经轻掺杂区具有所述第一导电性类型且电连接到所述第一经轻掺杂区。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/668,022 US9099523B2 (en) | 2012-11-02 | 2012-11-02 | ESD protection circuit with isolated SCR for negative voltage operation |
| US13/668,022 | 2012-11-02 | ||
| PCT/US2013/068276 WO2014071294A1 (en) | 2012-11-02 | 2013-11-04 | Esd protection circuit with isolated scr for negative voltage operation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104704636A CN104704636A (zh) | 2015-06-10 |
| CN104704636B true CN104704636B (zh) | 2019-09-24 |
Family
ID=50621550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380053201.1A Active CN104704636B (zh) | 2012-11-02 | 2013-11-04 | 具有用于负电压操作的隔离式scr的esd保护电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (5) | US9099523B2 (zh) |
| CN (1) | CN104704636B (zh) |
| WO (1) | WO2014071294A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102374203B1 (ko) * | 2015-08-31 | 2022-03-15 | 삼성전자주식회사 | 정전기 방전 보호 장치 및 이를 포함하는 전자 장치 |
| US10381342B2 (en) * | 2015-10-01 | 2019-08-13 | Texas Instruments Incorporated | High voltage bipolar structure for improved pulse width scalability |
| US10366992B2 (en) | 2017-08-30 | 2019-07-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device including transistors sharing gates |
| US10700055B2 (en) | 2017-12-12 | 2020-06-30 | Texas Instruments Incorporated | Back ballasted vertical NPN transistor |
| CN110518011B (zh) * | 2019-08-29 | 2021-10-26 | 上海华力微电子有限公司 | 一种栅约束硅控整流器esd器件及其实现方法 |
| CN110504254B (zh) * | 2019-08-29 | 2021-11-12 | 上海华力微电子有限公司 | 一种栅约束硅控整流器esd器件及其实现方法 |
| CN110518012B (zh) * | 2019-08-29 | 2021-11-12 | 上海华力微电子有限公司 | 一种栅约束硅控整流器esd器件及其实现方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5889315A (en) * | 1994-08-18 | 1999-03-30 | National Semiconductor Corporation | Semiconductor structure having two levels of buried regions |
| US6765771B2 (en) * | 2001-03-05 | 2004-07-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | SCR devices with deep-N-well structure for on-chip ESD protection circuits |
| CN101286510A (zh) * | 2007-04-11 | 2008-10-15 | 快捷半导体有限公司 | 无辅助、低触发电压和高维持电压的scr |
| CN102456686A (zh) * | 2010-10-18 | 2012-05-16 | 台湾积体电路制造股份有限公司 | 静电放电保护电路 |
| US8283727B1 (en) * | 2008-05-02 | 2012-10-09 | Cypress Semiconductor Corporation | Circuit with electrostatic discharge protection |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246514A (ja) * | 1996-03-12 | 1997-09-19 | Sharp Corp | 増幅型固体撮像装置 |
| TW473977B (en) * | 2000-10-27 | 2002-01-21 | Vanguard Int Semiconduct Corp | Low-voltage triggering electrostatic discharge protection device and the associated circuit |
| KR100859701B1 (ko) * | 2002-02-23 | 2008-09-23 | 페어차일드코리아반도체 주식회사 | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 |
| US6696731B2 (en) * | 2002-07-26 | 2004-02-24 | Micrel, Inc. | ESD protection device for enhancing reliability and for providing control of ESD trigger voltage |
| US7202114B2 (en) | 2004-01-13 | 2007-04-10 | Intersil Americas Inc. | On-chip structure for electrostatic discharge (ESD) protection |
| US8253197B2 (en) * | 2004-01-29 | 2012-08-28 | Enpirion, Inc. | Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same |
| US7439584B2 (en) * | 2005-05-19 | 2008-10-21 | Freescale Semiconductor, Inc. | Structure and method for RESURF LDMOSFET with a current diverter |
| US20070131965A1 (en) | 2005-12-08 | 2007-06-14 | Electronics And Telecommunications Research Institute | Triple-well low-voltage-triggered ESD protection device |
| US7786504B2 (en) * | 2008-03-20 | 2010-08-31 | Amazing Microelectronic Corp. | Bidirectional PNPN silicon-controlled rectifier |
| US8193560B2 (en) | 2009-06-18 | 2012-06-05 | Freescale Semiconductor, Inc. | Voltage limiting devices |
| US8648419B2 (en) * | 2010-01-20 | 2014-02-11 | Freescale Semiconductor, Inc. | ESD protection device and method |
| US8878284B2 (en) * | 2012-04-30 | 2014-11-04 | Texas Instruments Incorporated | Programmable SCR for LDMOS ESD protection |
| US9831233B2 (en) * | 2016-04-29 | 2017-11-28 | Analog Devices Global | Apparatuses for communication systems transceiver interfaces |
-
2012
- 2012-11-02 US US13/668,022 patent/US9099523B2/en active Active
-
2013
- 2013-11-04 CN CN201380053201.1A patent/CN104704636B/zh active Active
- 2013-11-04 WO PCT/US2013/068276 patent/WO2014071294A1/en active Application Filing
-
2015
- 2015-06-25 US US14/750,339 patent/US10083951B2/en active Active
-
2018
- 2018-08-03 US US16/054,037 patent/US11302688B2/en active Active
- 2018-08-03 US US16/053,985 patent/US11049852B2/en active Active
-
2022
- 2022-03-04 US US17/687,380 patent/US12057443B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5889315A (en) * | 1994-08-18 | 1999-03-30 | National Semiconductor Corporation | Semiconductor structure having two levels of buried regions |
| US6765771B2 (en) * | 2001-03-05 | 2004-07-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | SCR devices with deep-N-well structure for on-chip ESD protection circuits |
| CN101286510A (zh) * | 2007-04-11 | 2008-10-15 | 快捷半导体有限公司 | 无辅助、低触发电压和高维持电压的scr |
| US8283727B1 (en) * | 2008-05-02 | 2012-10-09 | Cypress Semiconductor Corporation | Circuit with electrostatic discharge protection |
| CN102456686A (zh) * | 2010-10-18 | 2012-05-16 | 台湾积体电路制造股份有限公司 | 静电放电保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180350795A1 (en) | 2018-12-06 |
| US20150294967A1 (en) | 2015-10-15 |
| US11302688B2 (en) | 2022-04-12 |
| US20220189946A1 (en) | 2022-06-16 |
| CN104704636A (zh) | 2015-06-10 |
| WO2014071294A1 (en) | 2014-05-08 |
| US20180350794A1 (en) | 2018-12-06 |
| US12057443B2 (en) | 2024-08-06 |
| US10083951B2 (en) | 2018-09-25 |
| US9099523B2 (en) | 2015-08-04 |
| US20140124828A1 (en) | 2014-05-08 |
| US11049852B2 (en) | 2021-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104704636B (zh) | 具有用于负电压操作的隔离式scr的esd保护电路 | |
| US9520488B2 (en) | Silicon-controlled rectifier electrostatic discharge protection device and method for forming the same | |
| US8569836B2 (en) | Semiconductor device | |
| KR100859486B1 (ko) | 고전압용 정전기 방전 보호 소자 및 그 제조 방법 | |
| US8198703B2 (en) | Zener diode with reduced substrate current | |
| US9583603B2 (en) | ESD protection with integrated LDMOS triggering junction | |
| US9177952B2 (en) | ESD protection with asymmetrical bipolar-based device | |
| US9214542B2 (en) | Semiconductor device with integrated electrostatic discharge (ESD) clamp | |
| US10373944B2 (en) | ESD protection circuit with integral deep trench trigger diodes | |
| JP2012104834A (ja) | 高電圧バイポーラベースｅｓｄ保護構造 | |
| TW201021189A (en) | Transistor-type protection device, semiconductor integrated circuit, and manufacturing method of the same | |
| CN104716132B (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
| CN101847633B (zh) | 一种静电保护器件及其制备方法 | |
| EP3591698A1 (en) | Unidirectional esd protection with buried breakdown thyristor device | |
| EP2879182B1 (en) | Transistor, amplifier circuit and integrated circuit | |
| KR101392569B1 (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
| US9947783B2 (en) | P-channel DEMOS device | |
| CN109300895B (zh) | Ldmos-scr结构的esd保护器件 | |
| US9281304B2 (en) | Transistor assisted ESD diode | |
| TWI652768B (zh) | 高靜電放電耐受力之靜電保護元件佈局結構 | |
| US9231120B2 (en) | Schottky diode with leakage current control structures | |
| CN116207090A (zh) | 静电放电保护结构 | |
| JP5463698B2 (ja) | 半導体素子、半導体装置および半導体素子の製造方法 | |
| US20190115456A1 (en) | Horizontal Current Bipolar Transistor with Floating Field Regions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |