CN104701383B - 薄膜晶体管和阵列基板及其制作方法、显示装置 - Google Patents

薄膜晶体管和阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN104701383B
CN104701383B CN201510129225.1A CN201510129225A CN104701383B CN 104701383 B CN104701383 B CN 104701383B CN 201510129225 A CN201510129225 A CN 201510129225A CN 104701383 B CN104701383 B CN 104701383B
Authority
CN
China
Prior art keywords
layer
gate insulating
array substrate
tft
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510129225.1A
Other languages
English (en)
Other versions
CN104701383A (zh
Inventor
刘晓娣
王刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510129225.1A priority Critical patent/CN104701383B/zh
Publication of CN104701383A publication Critical patent/CN104701383A/zh
Priority to US14/905,512 priority patent/US9882060B2/en
Priority to EP15832876.5A priority patent/EP3285303A4/en
Priority to PCT/CN2015/086633 priority patent/WO2016150073A1/zh
Application granted granted Critical
Publication of CN104701383B publication Critical patent/CN104701383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明实施例公开了一种薄膜晶体管和阵列基板及其制作方法、显示装置，涉及显示技术领域，能够改善薄膜晶体管的阈值电压漂移现象，提高阵列基板的稳定性和可靠性。该薄膜晶体管包括有源层和栅极绝缘层，所述有源层的材质为金属氧化物半导体，在所述薄膜晶体管形成过程中，所述栅极绝缘层向所述有源层输氧，以降低所述有源层和所述栅极绝缘层之间的接触界面的界面态密度和可动杂质浓度。

Description

薄膜晶体管和阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管和阵列基板及其制作方法、显示装置。
背景技术
有源矩阵液晶显示器包括阵列基板、彩膜基板以及位于其间的液晶分子层，阵列基板上设置有薄膜晶体管和像素电极等结构，其中，薄膜晶体管包括栅极、有源层、栅极绝缘层、源极和漏极，漏极电连接像素电极。
具体地，有源层的材质可以为多晶硅、单晶硅、非晶硅或者金属氧化物半导体等，当有源层的材质为金属氧化物半导体时(此时，薄膜晶体管称为氧化物薄膜晶体管)，氧化物薄膜晶体管具有高迁移率、低漏电流以及可低温制作等优点，因此，氧化物薄膜晶体管被广泛应用于阵列基板中。栅极绝缘层的材质可以为氧化硅或者氮化硅等。
发明人发现，在显示装置的显示过程中，阵列基板上的氧化物薄膜晶体管的阈值电压容易漂移，进而导致阵列基板的稳定性和可靠性较差，容易使得显示装置出现显示不良。
发明内容
本发明所要解决的技术问题在于提供一种薄膜晶体管和阵列基板及其制作方法、显示装置，能够改善薄膜晶体管的阈值电压漂移现象，提高阵列基板的稳定性和可靠性。
为解决上述技术问题，本发明实施例提供了一种薄膜晶体管，采用如下技术方案：
一种薄膜晶体管，包括有源层和栅极绝缘层，所述有源层的材质为金属氧化物半导体，在所述薄膜晶体管形成过程中，所述栅极绝缘层向所述有源层输氧，以降低所述有源层和所述栅极绝缘层之间的接触界面的界面态密度和可动杂质浓度。
所述栅极绝缘层包括至少一层膜层，所述栅极绝缘层中与所述有源层接触的一层膜层的材质为SiOx、Al2O3、HfO2、ZrO2、TiO2、Y2O3、La2O3、Ta2O5中的一种，其中，1.5≤x≤2.8；
所述有源层的材质为IGZO、ZnON、ITZO、ZTO、ZIO、IGO、AZTO中的一种，在沉积形成所述有源层的过程中，沉积气氛中氧含量低于20％。
所述栅极绝缘层包括至少两层膜层，其中，不与所述有源层接触的一层膜层的材质为SiOx、Al2O3、HfO2、ZrO2、TiO2、Y2O3、La2O3、Ta2O5、SiNx、SiON中的一种，其中，x≤2.8。
所述薄膜晶体管还包括位于所述有源层中用于作为沟道的沟道区上的刻蚀阻挡层。
所述刻蚀阻挡层包括至少一层膜层，每一层膜层的材质为SiOx、SiNx、SiON、Al2O3、TEOS中的一种，其中，x＜1.5。
本发明实施例提供了一种薄膜晶体管，该薄膜晶体管包括有源层和栅极绝缘层，有源层的材质为金属氧化物半导体，在薄膜晶体管形成过程中，栅极绝缘层向有源层输氧，以降低有源层和栅极绝缘层之间的接触界面的界面态密度和可动杂质浓度，从而能够改善薄膜晶体管的阈值电压漂移现象，进而提高阵列基板的稳定性和可靠性，改善显示装置的显示效果。
此外，本发明实施例还提供了一种阵列基板，采用如下技术方案：
一种阵列基板包括以上任一项所述的薄膜晶体管。
所述阵列基板还包括位于所述薄膜晶体管上的钝化层以及位于所述钝化层上的透明导电层，所述钝化层包括至少一层膜层。
所述透明导电层包括像素电极，所述阵列基板还包括贯穿所述钝化层的第一过孔，所述像素电极通过所述第一过孔与所述薄膜晶体管的漏极电连接。
所述钝化层包括三层膜层，所述第一过孔包括上下设置的第一部分和第二部分，所述第一部分贯穿所述钝化层的两层膜层，所述第二部分贯穿所述钝化层的一层膜层，所述第一过孔的第一部分的宽深比比所述第一过孔的第二部分的宽深比大。
所述第一过孔的第一部分的宽深比与所述第一过孔的第二部分的宽深比之比在1.5和5之间。
所述透明导电层包括位于所述阵列基板的周边区域内的第一布线，所述阵列基板还包括位于所述周边区域内的第二布线，以及贯穿所述钝化层和所述栅极绝缘层的第二过孔，所述第二布线和所述薄膜晶体管的栅极同层设置，所述第一布线通过所述第二过孔与所述第二布线电连接。
所述钝化层包括三层膜层，所述第二过孔包括上下设置的第一部分和第二部分，所述第一部分贯穿所述钝化层的两层膜层，所述第二部分贯穿所述钝化层的一层膜层和所述栅极绝缘层，所述第二过孔的第一部分的宽深比比所述第二过孔的第二部分的宽深比大。
所述第二过孔的第一部分的宽深比与所述第二过孔的第二部分的宽深比之比在1.5和5之间。
此外，本发明实施例还提供了一种显示装置，采用如下技术方案：
一种显示装置包括以上任一项所述的阵列基板。
为了进一步解决上述技术问题，本发明实施例提供了一种薄膜晶体管的制作方法，采用如下技术方案：
一种薄膜晶体管的制作方法，包括：
在衬底基板上形成栅极金属层，经过构图工艺，形成包括栅极的图形；
在形成了包括所述栅极的图形的所述衬底基板上，形成栅极绝缘层；
在形成了所述栅极绝缘层的所述衬底基板上，形成金属氧化物半导体层，经过构图工艺，形成包括有源层的图形；
在形成了包括所述有源层的图形的所述衬底基板上，形成源漏极金属层，经过构图工艺，形成包括源极和漏极的图形，以形成薄膜晶体管；
所述栅极绝缘层向所述有源层输氧，以降低所述有源层和所述栅极绝缘层之间的接触界面的界面态密度和可动杂质浓度。
所述栅极绝缘层包括至少一层膜层，所述栅极绝缘层中与所述有源层接触的一层膜层的材质为SiOx、Al2O3、HfO2、ZrO2、TiO2、Y2O3、La2O3、Ta2O5中的一种，其中，1.5≤x≤2.8；
所述有源层的材质为IGZO、ZnON、ITZO、ZTO、ZIO、IGO、AZTO中的一种，通过沉积的方法在形成了所述栅极绝缘层的所述衬底基板上，形成金属氧化物半导体层，其中，沉积气氛中氧含量低于20％。
通过化学气相沉积的方法，在形成了包括所述栅极的图形的所述衬底基板上，形成所述栅极绝缘层，其中，沉积气氛中N2O和SiH4的流量比大于60；
通过溅射沉积的方法，在形成了所述栅极绝缘层的所述衬底基板上，形成金属氧化物半导体层，其中，沉积气氛中O2和Ar的流量比在1/20和1/7之间。
在所述形成包括有源层的图形之后，在所述形成源漏极金属层之前，还包括：在形成了所述有源层的图形的所述衬底基板上，形成一层刻蚀阻挡薄膜，经过构图工艺，在所述有源层中用于作为沟道的沟道区上形成刻蚀阻挡层。
本发明实施例提供了一种薄膜晶体管的制作方法，该制作方法包括在衬底基板上形成栅极，栅极绝缘层，有源层，源极和漏极，以形成薄膜晶体管。其中，有源层的材质为金属氧化物半导体，栅极绝缘层向有源层输氧，以降低有源层和栅极绝缘层之间的接触界面的界面态密度和可动杂质浓度，从而能够改善薄膜晶体管的阈值电压漂移现象，进而提高阵列基板的稳定性和可靠性，改善显示装置的显示效果。
此外，本发明实施例还提供了一种阵列基板的制作方法，采用如下技术方案：
一种阵列基板的制作方法，包括以上任一项所述的薄膜晶体管的制作方法。
所述阵列基板的制作方法还包括：
在形成了所述薄膜晶体管的所述衬底基板上，形成钝化层，所述钝化层包括至少一层膜层；
在形成了所述钝化层的所述衬底基板上，形成透明导电薄膜，经过构图工艺，形成透明导电层。
所述透明导电层包括像素电极，在所述形成钝化层之后，在所述形成透明导电层之前，还包括：形成贯穿所述钝化层的第一过孔，所述像素电极通过所述第一过孔与所述薄膜晶体管的漏极电连接。
所述钝化层包括三层膜层，所述形成贯穿所述钝化层的第一过孔包括：
对所述钝化层进行湿法刻蚀，在所述湿法刻蚀过程中，所述钝化层的两层膜层被刻蚀，形成所述第一过孔的第一部分；
对所述第一过孔的第一部分底部的所述钝化层的一层膜层进行干法刻蚀，形成所述第一过孔的第二部分；
其中，所述第一过孔的第一部分的宽深比比所述第一过孔的第二部分的宽深比大。
所述透明导电层包括位于所述阵列基板的周边区域内的第一布线，在形成所述栅极的同时，形成位于所述阵列基板的周边区域内的第二布线；
在所述形成钝化层之后，在所述形成透明导电层之前，还包括：形成贯穿所述钝化层和所述栅极绝缘层的第二过孔，所述第一布线通过所述第二过孔与所述第二布线电连接。
所述钝化层包括三层膜层，所述形成贯穿所述钝化层和所述栅极绝缘层的第二过孔包括：
对所述钝化层进行湿法刻蚀，在所述湿法刻蚀过程中，所述钝化层的两层膜层被刻蚀，形成所述第二过孔的第一部分；
对所述第二过孔的第一部分底部的所述钝化层的一层膜层和所述栅极绝缘层进行干法刻蚀，形成所述第二过孔的第二部分；
其中，所述第二过孔的第一部分的宽深比比所述第二过孔的第二部分的宽深比大。
在所述形成透明导电层之后，还包括：
对所述阵列基板进行退火。
退火温度在120℃和450℃之间，退火时间在0.5h和3h之间，退火环境为真空、氮气、空气或者氧气。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中的薄膜晶体管的结构示意图；
图2为本发明实施例和现有技术中的薄膜晶体管的阈值电压漂移量与时间之间的关系图；
图3为本发明实施例中的阵列基板的结构示意图；
图4为本发明实施例中的薄膜晶体管的制作流程图。
附图标记说明：
1—衬底基板； 2—栅极； 3—栅极绝缘层；
4—有源层； 5—源极； 6—漏极；
7—刻蚀阻挡层； 8—钝化层； 9—第一过孔；
91—第一过孔的第一部分； 92—第一过孔的第二部分； 10—像素电极；
11—第一布线； 12—第二布线； 13—第二过孔；
131—第二过孔的第一部分； 132—第二过孔的第二部分。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例提供了一种薄膜晶体管，能够改善薄膜晶体管的阈值电压漂移现象，提高阵列基板的稳定性和可靠性。
具体地，如图1所示，该薄膜晶体管包括有源层4和栅极绝缘层3，有源层4的材质为金属氧化物半导体，在薄膜晶体管形成过程中，栅极绝缘层3向有源层4输氧，以降低有源层4和栅极绝缘层3之间的接触界面的界面态密度和可动杂质浓度，从而能够改善薄膜晶体管的阈值电压漂移现象，提高阵列基板的稳定性和可靠性。
具体地，栅极绝缘层3可以包括至少一层膜层，其中，栅极绝缘层3中与有源层4接触的一层膜层的材质为SiOx、Al2O3、HfO2、ZrO2、TiO2、Y2O3、La2O3、Ta2O5中的一种，其中，1.5≤x≤2.8。有源层4的材质为IGZO、ZnON、ITZO、ZTO、ZIO、IGO、AZTO中的一种，在沉积形成有源层4的过程中，沉积气氛中氧含量低于20％。因此，栅极绝缘层3的氧含量较高，有源层4的氧含量较低，栅极绝缘层3和有源层4之间的接触界面为富氧态，界面键合氧和游离态氧含量高，从而能够有效降低界面态密度和可动杂质浓度，有利于提升器件稳定性和可靠性，并且，在后续退火过程中，栅极绝缘层3能够向有源层4输氧，还能够补充有源层4中的氧空位，进一步改善薄膜晶体管的阈值电压漂移现象，进一步提高阵列基板的稳定性和可靠性。
而现有技术中，栅极绝缘层的材质通常为SiOx，其中x＜1.5，有源层的材质为IGZO、ZnON、ITZO、ZTO、ZIO、IGO、AZTO中的一种，在沉积形成有源层4的过程中，沉积气氛中氧含量大于等于20％，因此，现有技术中的有源层的氧含量较高，栅极绝缘层中的氧含量较低，在薄膜晶体管的使用过程中，有源层会向栅极绝缘层输氧，从而使得薄膜晶体管的阈值电压漂移现象严重，阵列基板的稳定性和可靠性不好。
进一步地，栅极绝缘层3包括至少两层膜层，其中，不与有源层4接触的一层膜层的材质为SiOx、Al2O3、HfO2、ZrO2、TiO2、Y2O3、La2O3、Ta2O5、SiNx、SiON中的一种，其中，x≤2.8。
此外，如图1所示，薄膜晶体管还包括位于栅极绝缘层3下方的栅极2，以及与有源层4连接的源极5和漏极6，其中，源极5和漏极6位于有源层4上方，因此，为了防止在构图形成源极5和漏极6的过程中，对有源层4中用于作为沟道的沟道区的性能产生影响，本发明实施例中优选薄膜晶体管还包括位于有源层4中用于作为沟道的沟道区上的刻蚀阻挡层7。
具体地，刻蚀阻挡层7可以包括至少一层膜层，每一层膜层的材质为SiOx、SiNx、SiON、Al2O3、TEOS中的一种，其中，x＜1.5。栅极2、源极5和漏极6的材质可以为Mo、Al/Nd、Al/Nd/Mo、Mo/Al/Nd/Mo、Au/Ti、Pt/Ti等金属或合金。
此外，本发明实施例中的薄膜晶体管还包括用于支撑栅极2、栅极绝缘层3、有源层4、源极5、漏极6和刻蚀阻挡层7的衬底基板1，其中衬底基板1可以为玻璃基板、塑料基板(例如聚酰亚胺基板)、硅基板等。
图2为本发明实施例中的薄膜晶体管(图中称为改善后的薄膜晶体管)和现有技术中的薄膜晶体管(图中称为改善前的薄膜晶体管)在80度高温正压应力测试下的阈值电压漂移量与时间之间的关系图。具体地，如图2所示，对于现有技术中的薄膜晶体管，测试进行2h后，阈值电压正漂3.217V；对于本发明实施例中的薄膜晶体管，测试进行2h后，阈值电压仅正漂0.878V，仅为现有技术中的薄膜晶体管的漂移量的四分之一左右，测试进行10h后，阈值电压正漂4.448V，由图2可以看出，本发明实施例中的薄膜晶体管的可靠性和稳定性明显优于现有技术中的薄膜晶体管。
本发明实施例提供了一种薄膜晶体管，该薄膜晶体管包括有源层4和栅极2绝缘层，有源层的材质为金属氧化物半导体，在薄膜晶体管形成过程中，栅极2绝缘层向有源层输氧，以降低有源层和栅极绝缘层之间的接触界面的界面态密度和可动杂质浓度，从而能够改善薄膜晶体管的阈值电压漂移现象，进而提高阵列基板的稳定性和可靠性，改善显示装置的显示效果。
实施例二
本发明实施例提供了一种阵列基板，如图3所示，该阵列基板包括实施例一中所述的任一种薄膜晶体管。
具体地，如图3所示，该阵列基板还包括位于薄膜晶体管上的钝化层8以及位于钝化层8上的透明导电层，其中，钝化层8包括至少一层膜层。
示例性地，钝化层8包括的每一层膜层的材质可以为SiOx、SiNx、SiON、Al2O3中的一种，其中，x＜1.5。透明导电层的材质为ITO。
可选地，如图3所示，透明导电层包括像素电极10，此时，阵列基板还包括贯穿钝化层8的第一过孔9，像素电极10通过第一过孔9与薄膜晶体管的漏极7电连接。
进一步地，如图3所示，当钝化层8包括三层膜层时，第一过孔9包括上下设置的第一过孔的第一部分91和第一过孔的第二部分92，其中，第一过孔的第一部分91贯穿钝化层8的两层膜层，第一过孔的第二部分92贯穿钝化层8的一层膜层，第一过孔的第一部分91的宽深比(过孔的开口和深度的比值定义为宽深比)比第一过孔9的第二部分92的宽深比大，从而使得第一过孔9的侧壁呈台阶状，侧壁的倾斜角度较小，提高了像素电极10的爬坡能力，从而能够有效减少断线的发生概率，提高阵列基板的性能和良率。
进一步地，第一过孔9的第一部分91的宽深比与第一过孔9的第二部分92的宽深比之比在1.5和5之间。
可选地，如图3所示，透明导电层包括位于阵列基板的周边区域内的第一布线11，阵列基板还包括位于周边区域内的第二布线12，以及贯穿钝化层8和栅极绝缘层3的第二过孔13，第二布线12和薄膜晶体管的栅极2同层设置，第一布线11通过第二过孔13与第二布线12电连接。
进一步地，如图3所示，当钝化层8包括三层膜层时，第二过孔13包括上下设置的第二过孔的第一部分131和第二过孔的第二部分132，第二过孔的第一部分131贯穿钝化层8的两层膜层，第二过孔的第二部分132贯穿钝化层8的一层膜层和栅极绝缘层3，第二过孔的第一部分131的宽深比比第二过孔的第二部分132的宽深比大，从而使得第二过孔13的侧壁呈台阶状，侧壁的倾斜角度较小，提高了第一布线11的爬坡能力，从而能够有效减少断线的发生概率，提高阵列基板的性能和良率。
进一步地，第二过孔的第一部分131的宽深比与第二过孔的第二部分132的宽深比之比在1.5和5之间。
此外，如图3所示，本发明实施例中的阵列基板还可以包括和栅极2同层设置的第一结构以及和源极5和漏极6同层设置的第二结构，示例性地，第一结构和第二结构可以分别为位于阵列基板的周边区域内的走线，或者，第一结构和第二结构存在交叉区域，其交叉位置处可以作为电容使用。
此外，本发明实施例还提供了一种显示装置，该显示装置包括以上所述的阵列基板。具体地，该显示装置可以为：液晶面板、电子纸、有机发光显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
实施例三
本发明实施例提供了一种用于制作实施例一中所述的薄膜晶体管的制作方法，具体地，如图4所示，该薄膜晶体管的制作方法包括：
步骤S401、在衬底基板上形成栅极金属层，经过构图工艺，形成包括栅极的图形。
具体地，在衬底基板1上，使用溅射等方法形成栅极金属层，经过构图工艺，形成包括栅极2的图形。
步骤S402、在形成了包括栅极的图形的衬底基板上，形成栅极绝缘层。
具体地，在形成了包括栅极2的图形的衬底基板1上，使用常压化学气相沉积、低压化学气相沉积、等离子辅助体化学气相淀积、溅射等方法，形成栅极绝缘层3。
步骤S403、在形成了栅极绝缘层的衬底基板上，形成金属氧化物半导体层，经过构图工艺，形成包括有源层的图形。
具体地，在形成了栅极绝缘层3的衬底基板上，使用溅射、溶胶-凝胶、真空蒸镀、喷涂、喷墨打印等方法，形成金属氧化物半导体层，经过构图工艺，形成包括有源层4的图形。
步骤S404、在形成了包括有源层的图形的衬底基板上，形成源漏极金属层，经过构图工艺，形成包括源极和漏极的图形，以形成薄膜晶体管。
具体地，在形成了包括有源层4的图形的衬底基板1上，使用溅射等方法形成源漏极金属层，经过构图工艺，形成包括源极5和漏极6的图形，以形成薄膜晶体管。
在上述制作过程中，栅极绝缘层3向有源层4输氧，以降低有源层4和栅极绝缘层3之间的接触界面的界面态密度和可动杂质浓度，从而能够改善薄膜晶体管的阈值电压漂移现象，进而提高阵列基板的稳定性和可靠性，改善显示装置的显示效果。
具体地，栅极绝缘层3包括至少一层膜层，栅极绝缘层3中与有源层4接触的一层膜层的材质为SiOx、Al2O3、HfO2、ZrO2、TiO2、Y2O3、La2O3、Ta2O5中的一种，其中，1.5≤x≤2.8。有源层4的材质为IGZO、ZnON、ITZO、ZTO、ZIO、IGO、AZTO中的一种，通过沉积的方法在形成了栅极绝缘层3的衬底基板1上，形成金属氧化物半导体层，其中，沉积气氛中氧含量低于20％。因此，本发明实施例中的栅极绝缘层3的氧含量较高，有源层4的氧含量较低，栅极绝缘层3和有源层4之间的接触界面为富氧态，界面键合氧和游离态氧含量高，从而能够有效降低界面态密度和可动杂质浓度，有利于提升器件稳定性和可靠性，并且，在后续退火过程中，栅极绝缘层3能够向有源层4输氧，还能够补充有源层4中的氧空位，进一步改善薄膜晶体管的阈值电压漂移现象，进一步提高阵列基板的稳定性和可靠性。
可选地，本发明实施例通过化学气相沉积的方法，在形成了包括栅极2的图形的衬底基板1上，形成栅极绝缘层3，其中，沉积气氛中N2O和SiH4的流量比大于60，以使得形成的栅极绝缘层3的氧含量较高。
本发明实施例通过溅射沉积的方法，在形成了栅极绝缘层3的衬底基板1上，形成金属氧化物半导体层，以经过构图工艺形成包括有源层4的图形，其中，沉积气氛中O2和Ar的流量比在1/20和1/7之间，以使得形成的有源层4的氧含量较低。
此外，为了防止在构图形成包括源极5和漏极6的图形过程中，对有源层4中用于作为沟道的沟道区的性能产生影响，本发明实施例中优选，在形成包括有源层4的图形之后，在形成源漏极金属层之前，还包括：在形成了有源层4的图形的衬底基板1上，形成一层刻蚀阻挡薄膜，经过构图工艺，在有源层4中用于作为沟道的沟道区上形成刻蚀阻挡层7。
本发明实施例提供了一种薄膜晶体管的制作方法，该制作方法包括在衬底基板上形成栅极，栅极绝缘层，有源层，源极和漏极，以形成薄膜晶体管。其中，有源层的材质为金属氧化物半导体，栅极绝缘层向有源层输氧，以降低有源层和栅极绝缘层之间的接触界面的界面态密度和可动杂质浓度，从而能够改善薄膜晶体管的阈值电压漂移现象，进而提高阵列基板的稳定性和可靠性，改善显示装置的显示效果。
实施例四
此外，本发明实施例还提供了一种用于制作实施例二中所述的阵列基板的制作方法，该阵列基板的制作方法包括实施例三中所述的薄膜晶体管的制作方法。
进一步地，阵列基板的制作方法还包括：
步骤S501、在形成了薄膜晶体管的衬底基板上，形成钝化层，钝化层包括至少一层膜层。
具体地，在形成了薄膜晶体管的衬底基板上，使用热生长、常压化学气相沉积、低压化学气相沉积、等离子辅助体化学气相淀积、溅射等方法，连续生长钝化层8。
需要说明的是，现有技术中，通常在形成了薄膜晶体管的衬底基板1上，形成钝化层8之后，还对阵列基板进行退火，示例性地，退火环境为氧气、氮气或真空，退火温度为200度以上，退火时间为2-3h。然而，发明人发现，当薄膜晶体管采用实施例三中所述的制作方法制作时，形成钝化层8之后，对阵列基板进行和现有技术相比较短时间的退火，或者不进行退火，能够更加有利于控制接触界面氧分布，从而达到提高阵列基板的均匀性、稳定性和可靠性的目的，因此，本发明实施例中优选在形成钝化层8后，不对阵列基板进行退火，一方面提高阵列基板的均匀性、稳定性和可靠性，另一方面，还可以简化阵列基板的制作工艺，节约成本。
步骤S502、在形成了钝化层的衬底基板上，形成透明导电薄膜，经过构图工艺，形成透明导电层。
具体地，在形成了钝化层8的衬底基板1上，使用溅射的方法形成透明导电薄膜，经过构图工艺，形成透明导电层。
可选地，当透明导电层包括像素电极10时，本发明实施例中优选在形成钝化层8之后，在形成透明导电层之前，还包括：形成贯穿钝化层8的第一过孔9，像素电极10通过第一过孔9与薄膜晶体管的漏极6电连接。
当钝化层8包括三层膜层时，形成贯穿钝化层8的第一过孔9具体包括以下步骤：
首先，对钝化层8进行湿法刻蚀，在湿法刻蚀过程中，钝化层8的两层膜层被刻蚀，形成第一过孔的第一部分91。
然后，对第一过孔的第一部分91底部的钝化层8的一层膜层进行干法刻蚀，形成第一过孔的第二部分92。
其中，第一过孔的第一部分91的宽深比比第一过孔的第二部分92的宽深比大，从而使得第一过孔9的侧壁呈台阶状，侧壁的倾斜角度较小，提高了像素电极10的爬坡能力，从而能够有效减少断线的发生概率，提高阵列基板的性能和良率。
可选地，当透明导电层包括位于阵列基板的周边区域内的第一布线11，在形成栅极2的同时，形成位于阵列基板的周边区域内的第二布线12时，本发明实施例中优选在形成钝化层8之后，在形成透明导电层之前，还包括：形成贯穿钝化层8和栅极绝缘层3的第二过孔13，第一布线11通过第二过孔13与第二布线12电连接。
当钝化层8包括三层膜层，形成贯穿钝化层8和栅极绝缘层3的第二过孔13具体包括以下步骤：
首先，对钝化层8进行湿法刻蚀，在湿法刻蚀过程中，钝化层8的两层膜层被刻蚀，形成第二过孔的第一部分131。
然后，对第二过孔的第一部分131底部的钝化层8的一层膜层和栅极绝缘层3进行干法刻蚀，形成第二过孔的第二部分132。
其中，第二过孔的第一部分131的宽深比比第二过孔的第二部分132的宽深比大，从而使得第二过孔13的侧壁呈台阶状，侧壁的倾斜角度较小，提高了第一布线11的爬坡能力，从而能够有效减少断线的发生概率，提高阵列基板的性能和良率。
进一步地，为了简化阵列基板的制作工艺，节约成本，本发明实施例中优选，第一过孔9和第二过孔13同时形成，由于湿法刻蚀的各向异性，以及第一过孔9的深度小于第二过孔13的深度，因此，形成的第一过孔9的开口尺寸大于第二过孔13的开口尺寸。
此外，本发明实施例中的阵列基板的制作方法在形成透明导电层之后，还包括：对阵列基板进行退火，以减少有源层4中的缺陷数量。
示例性地，退火温度在120℃和450℃之间，退火时间在0.5h和3h之间，退火环境为真空、氮气、空气或者氧气。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (24)

1.一种薄膜晶体管，包括有源层和栅极绝缘层，所述有源层的材质为金属氧化物半导体，其特征在于，
在所述薄膜晶体管形成过程中，所述栅极绝缘层向所述有源层输氧，以降低所述有源层和所述栅极绝缘层之间的接触界面的界面态密度和可动杂质浓度；
所述栅极绝缘层包括至少一层膜层，所述栅极绝缘层中与所述有源层接触的一层膜层的材质为SiOx、Al2O3、HfO2、ZrO2、TiO2、Y2O3、La2O3、Ta2O5中的一种，其中，1.5≤x≤2.8；
所述有源层的材质为IGZO、ZnON、ITZO、ZTO、ZIO、IGO、AZTO中的一种，在沉积形成所述有源层的过程中，沉积气氛中氧含量大于零而且小于20％。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
所述栅极绝缘层包括至少两层膜层，其中，不与所述有源层接触的一层膜层的材质为SiOx、Al2O3、HfO2、ZrO2、TiO2、Y2O3、La2O3、Ta2O5、SiNx、SiON中的一种，其中，x≤2.8。
3.根据权利要求1-2任一项所述的薄膜晶体管，其特征在于，还包括位于所述有源层中用于作为沟道的沟道区上的刻蚀阻挡层。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述刻蚀阻挡层包括至少一层膜层，每一层膜层的材质为SiOx、SiNx、SiON、Al2O3、TEOS中的一种，其中，x＜1.5。
5.一种阵列基板，其特征在于，包括如权利要求1-4任一项所述的薄膜晶体管。
6.根据权利要求5所述的阵列基板，其特征在于，还包括位于所述薄膜晶体管上的钝化层以及位于所述钝化层上的透明导电层，所述钝化层包括至少一层膜层。
7.根据权利要求6所述的阵列基板，其特征在于，所述透明导电层包括像素电极，所述阵列基板还包括贯穿所述钝化层的第一过孔，所述像素电极通过所述第一过孔与所述薄膜晶体管的漏极电连接。
8.根据权利要求7所述的阵列基板，其特征在于，所述钝化层包括三层膜层，所述第一过孔包括上下设置的第一部分和第二部分，所述第一部分贯穿所述钝化层的两层膜层，所述第二部分贯穿所述钝化层的一层膜层，所述第一过孔的第一部分的宽深比比所述第一过孔的第二部分的宽深比大。
9.根据权利要求8所述的阵列基板，其特征在于，所述第一过孔的第一部分的宽深比与所述第一过孔的第二部分的宽深比之比在1.5和5之间。
10.根据权利要求6-9任一项所述的阵列基板，其特征在于，所述透明导电层包括位于所述阵列基板的周边区域内的第一布线，所述阵列基板还包括位于所述周边区域内的第二布线，以及贯穿所述钝化层和所述栅极绝缘层的第二过孔，所述第二布线和所述薄膜晶体管的栅极同层设置，所述第一布线通过所述第二过孔与所述第二布线电连接。
11.根据权利要求10所述的阵列基板，其特征在于，所述钝化层包括三层膜层，所述第二过孔包括上下设置的第一部分和第二部分，所述第一部分贯穿所述钝化层的两层膜层，所述第二部分贯穿所述钝化层的一层膜层和所述栅极绝缘层，所述第二过孔的第一部分的宽深比比所述第二过孔的第二部分的宽深比大。
12.根据权利要求11所述的阵列基板，其特征在于，所述第二过孔的第一部分的宽深比与所述第二过孔的第二部分的宽深比之比在1.5和5之间。
13.一种显示装置，其特征在于，包括如权利要求5-12任一项所述的阵列基板。
14.一种薄膜晶体管的制作方法，其特征在于，包括：
在衬底基板上形成栅极金属层，经过构图工艺，形成包括栅极的图形；
在形成了包括所述栅极的图形的所述衬底基板上，形成栅极绝缘层；
在形成了所述栅极绝缘层的所述衬底基板上，形成金属氧化物半导体层，经过构图工艺，形成包括有源层的图形；
在形成了包括所述有源层的图形的所述衬底基板上，形成源漏极金属层，经过构图工艺，形成包括源极和漏极的图形，以形成薄膜晶体管；
所述栅极绝缘层向所述有源层输氧，以降低所述有源层和所述栅极绝缘层之间的接触界面的界面态密度和可动杂质浓度；
所述栅极绝缘层包括至少一层膜层，所述栅极绝缘层中与所述有源层接触的一层膜层的材质为SiOx、Al2O3、HfO2、ZrO2、TiO2、Y2O3、La2O3、Ta2O5中的一种，其中，1.5≤x≤2.8；
所述有源层的材质为IGZO、ZnON、ITZO、ZTO、ZIO、IGO、AZTO中的一种，通过沉积的方法在形成了所述栅极绝缘层的所述衬底基板上，形成金属氧化物半导体层，其中，沉积气氛中氧含量大于零而且小于20％。
15.根据权利要求14所述的薄膜晶体管的制作方法，其特征在于，
通过化学气相沉积的方法，在形成了包括所述栅极的图形的所述衬底基板上，形成所述栅极绝缘层，其中，沉积气氛中N2O和SiH4的流量比大于60；
通过溅射沉积的方法，在形成了所述栅极绝缘层的所述衬底基板上，形成金属氧化物半导体层，其中，沉积气氛中O2和Ar的流量比在1/20和1/7之间。
16.根据权利要求14-15任一项所述的薄膜晶体管的制作方法，其特征在于，在所述形成包括有源层的图形之后，在所述形成源漏极金属层之前，还包括：在形成了所述有源层的图形的所述衬底基板上，形成一层刻蚀阻挡薄膜，经过构图工艺，在所述有源层中用于作为沟道的沟道区上形成刻蚀阻挡层。
17.一种阵列基板的制作方法，其特征在于，包括如权利要求14-16任一项所述的薄膜晶体管的制作方法。
18.根据权利要求17所述的阵列基板的制作方法，其特征在于，还包括：
在形成了所述薄膜晶体管的所述衬底基板上，形成钝化层，所述钝化层包括至少一层膜层；
在形成了所述钝化层的所述衬底基板上，形成透明导电薄膜，经过构图工艺，形成透明导电层。
19.根据权利要求18所述的阵列基板的制作方法，其特征在于，所述透明导电层包括像素电极，在所述形成钝化层之后，在所述形成透明导电层之前，还包括：形成贯穿所述钝化层的第一过孔，所述像素电极通过所述第一过孔与所述薄膜晶体管的漏极电连接。
20.根据权利要求19所述的阵列基板的制作方法，其特征在于，所述钝化层包括三层膜层，所述形成贯穿所述钝化层的第一过孔包括：
对所述钝化层进行湿法刻蚀，在所述湿法刻蚀过程中，所述钝化层的两层膜层被刻蚀，形成所述第一过孔的第一部分；
对所述第一过孔的第一部分底部的所述钝化层的一层膜层进行干法刻蚀，形成所述第一过孔的第二部分；
其中，所述第一过孔的第一部分的宽深比比所述第一过孔的第二部分的宽深比大。
21.根据权利要求18-20任一项所述的阵列基板的制作方法，其特征在于，所述透明导电层包括位于所述阵列基板的周边区域内的第一布线，在形成所述栅极的同时，形成位于所述阵列基板的周边区域内的第二布线；
在所述形成钝化层之后，在所述形成透明导电层之前，还包括：形成贯穿所述钝化层和所述栅极绝缘层的第二过孔，所述第一布线通过所述第二过孔与所述第二布线电连接。
22.根据权利要求21所述的阵列基板的制作方法，其特征在于，所述钝化层包括三层膜层，所述形成贯穿所述钝化层和所述栅极绝缘层的第二过孔包括：
对所述钝化层进行湿法刻蚀，在所述湿法刻蚀过程中，所述钝化层的两层膜层被刻蚀，形成所述第二过孔的第一部分；
对所述第二过孔的第一部分底部的所述钝化层的一层膜层和所述栅极绝缘层进行干法刻蚀，形成所述第二过孔的第二部分；
其中，所述第二过孔的第一部分的宽深比比所述第二过孔的第二部分的宽深比大。
23.根据权利要求18所述的阵列基板的制作方法，其特征在于，在所述形成透明导电层之后，还包括：
对所述阵列基板进行退火。
24.根据权利要求23所述的阵列基板的制作方法，其特征在于，退火温度在120℃和450℃之间，退火时间在0.5h和3h之间，退火环境为真空、氮气、空气或者氧气。
CN201510129225.1A 2015-03-24 2015-03-24 薄膜晶体管和阵列基板及其制作方法、显示装置 Active CN104701383B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510129225.1A CN104701383B (zh) 2015-03-24 2015-03-24 薄膜晶体管和阵列基板及其制作方法、显示装置
US14/905,512 US9882060B2 (en) 2015-03-24 2015-08-11 Thin film transistor and array substrate, manufacturing methods thereof, and display device
EP15832876.5A EP3285303A4 (en) 2015-03-24 2015-08-11 THIN-LAYER TRANSISTOR AND ARRAY SUBSTRATE, MANUFACTURING METHOD AND DISPLAY DEVICE THEREFOR
PCT/CN2015/086633 WO2016150073A1 (zh) 2015-03-24 2015-08-11 薄膜晶体管和阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510129225.1A CN104701383B (zh) 2015-03-24 2015-03-24 薄膜晶体管和阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN104701383A CN104701383A (zh) 2015-06-10
CN104701383B true CN104701383B (zh) 2018-09-11

Family

ID=53348309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510129225.1A Active CN104701383B (zh) 2015-03-24 2015-03-24 薄膜晶体管和阵列基板及其制作方法、显示装置

Country Status (4)

Country Link
US (1) US9882060B2 (zh)
EP (1) EP3285303A4 (zh)
CN (1) CN104701383B (zh)
WO (1) WO2016150073A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102298263B1 (ko) * 2019-12-04 2021-09-06 인하대학교 산학협력단 멤브레인 게이트 박막 트랜지스터 및 그 제조방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701383B (zh) 2015-03-24 2018-09-11 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
CN105572990B (zh) * 2015-12-21 2019-07-12 武汉华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
CN105607365A (zh) * 2015-12-31 2016-05-25 深圳市华星光电技术有限公司 一种coa基板及其制作方法
CN106252359B (zh) * 2016-08-26 2019-06-11 武汉华星光电技术有限公司 阵列基板及液晶显示面板
CN106784012A (zh) * 2016-11-24 2017-05-31 安徽瑞研新材料技术研究院有限公司 一种高迁移率的氧化锡基薄膜材料
CN109103113B (zh) * 2018-08-17 2022-05-31 京东方科技集团股份有限公司 薄膜晶体管制造方法、薄膜晶体管、显示基板及显示面板
CN112635570B (zh) * 2019-09-24 2023-01-10 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板
CN110690118A (zh) * 2019-09-27 2020-01-14 天津大学 非晶铟镓氧化锌薄膜晶体管及其制造方法
CN111524957B (zh) * 2020-05-09 2024-02-23 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN112331722B (zh) * 2020-11-05 2024-05-28 北海惠科光电技术有限公司 薄膜晶体管及其阈值电压的调整方法、显示装置及介质
CN115035854A (zh) * 2022-06-24 2022-09-09 惠科股份有限公司 像素驱动电路、驱动方法和显示装置
CN115312546A (zh) * 2022-10-10 2022-11-08 广州华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544070A (zh) * 2010-12-08 2012-07-04 乐金显示有限公司 微晶薄膜晶体管、包括该晶体管的显示装置及其制造方法
CN102939659A (zh) * 2010-06-11 2013-02-20 株式会社半导体能源研究所 半导体器件及半导体器件的制造方法
CN103231570A (zh) * 2013-04-11 2013-08-07 合肥京东方光电科技有限公司 一种薄膜层及其制作方法、显示用基板、液晶显示器
CN103681488A (zh) * 2013-12-16 2014-03-26 合肥京东方光电科技有限公司 阵列基板及其制作方法，显示装置
CN104122320A (zh) * 2014-07-11 2014-10-29 京东方科技集团股份有限公司 一种气体检测传感器件、显示面板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300779A (ja) * 2007-06-04 2008-12-11 Elpida Memory Inc 半導体装置及びその製造方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR20120063809A (ko) * 2010-12-08 2012-06-18 삼성전자주식회사 박막 트랜지스터 표시판
CN103985764B (zh) * 2014-05-30 2018-07-03 Tcl集团股份有限公司 氧化物tft及其制备方法、阵列基板、显示器件
CN104037233B (zh) * 2014-06-10 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、oled背板和显示装置
CN104701383B (zh) * 2015-03-24 2018-09-11 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102939659A (zh) * 2010-06-11 2013-02-20 株式会社半导体能源研究所 半导体器件及半导体器件的制造方法
CN102544070A (zh) * 2010-12-08 2012-07-04 乐金显示有限公司 微晶薄膜晶体管、包括该晶体管的显示装置及其制造方法
CN103231570A (zh) * 2013-04-11 2013-08-07 合肥京东方光电科技有限公司 一种薄膜层及其制作方法、显示用基板、液晶显示器
CN103681488A (zh) * 2013-12-16 2014-03-26 合肥京东方光电科技有限公司 阵列基板及其制作方法，显示装置
CN104122320A (zh) * 2014-07-11 2014-10-29 京东方科技集团股份有限公司 一种气体检测传感器件、显示面板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102298263B1 (ko) * 2019-12-04 2021-09-06 인하대학교 산학협력단 멤브레인 게이트 박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
US9882060B2 (en) 2018-01-30
US20170104102A1 (en) 2017-04-13
EP3285303A1 (en) 2018-02-21
WO2016150073A1 (zh) 2016-09-29
EP3285303A4 (en) 2019-02-13
CN104701383A (zh) 2015-06-10

Similar Documents

Publication Publication Date Title
CN104701383B (zh) 薄膜晶体管和阵列基板及其制作方法、显示装置
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN105514116B (zh) Tft背板结构及其制作方法
CN105161503B (zh) 非晶硅半导体tft背板结构
CN104701328B (zh) 一种阵列基板及其制造方法、显示装置
CN103855224B (zh) 半导体装置
CN104218094B (zh) 一种薄膜晶体管、显示基板及显示装置
CN101241937A (zh) 薄膜晶体管装置、其制造方法以及显示装置
CN101794819A (zh) 薄膜晶体管、其制备方法和包括它的平板显示装置
WO2020114485A1 (zh) 阵列基板及其制作方法、显示装置
CN101465296A (zh) 薄膜晶体管及其制造方法和显示装置
CN104584200A (zh) 薄膜晶体管和显示装置
CN104620365A (zh) 薄膜晶体管和显示装置
CN105914134B (zh) 电子器件、薄膜晶体管、以及阵列基板及其制作方法
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN104465670B (zh) 一种阵列基板及其制作方法、显示装置
CN104335332B (zh) 半导体装置及其制造方法
CN105981148B (zh) 半导体器件及其制造方法
CN105552035B (zh) 低温多晶硅tft阵列基板的制作方法及其结构
CN104916546A (zh) 阵列基板的制作方法及阵列基板和显示装置
CN106935549B (zh) 薄膜晶体管阵列基板的制作方法及薄膜晶体管阵列基板
CN108258021A (zh) 薄膜晶体管、其制备方法、阵列基板及显示装置
CN107818987A (zh) 半导体装置及其制造方法和显示设备及其制造方法
CN108122991A (zh) 薄膜晶体管及其制作方法
CN104851894B (zh) 阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant