CN104681611B - 具有穿过埋氧层的漏极侧接触件的半导体器件 - Google Patents
具有穿过埋氧层的漏极侧接触件的半导体器件 Download PDFInfo
- Publication number
- CN104681611B CN104681611B CN201410032859.0A CN201410032859A CN104681611B CN 104681611 B CN104681611 B CN 104681611B CN 201410032859 A CN201410032859 A CN 201410032859A CN 104681611 B CN104681611 B CN 104681611B
- Authority
- CN
- China
- Prior art keywords
- electrode
- traps
- regions
- semiconductor devices
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 title claims abstract description 50
- 229910052760 oxygen Inorganic materials 0.000 title claims abstract description 50
- 239000001301 oxygen Substances 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000009933 burial Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 53
- 230000004888 barrier function Effects 0.000 claims description 40
- 239000012212 insulator Substances 0.000 claims description 24
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 238000001816 cooling Methods 0.000 abstract 1
- 230000008569 process Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 9
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001393 microlithography Methods 0.000 description 2
- 238000005329 nanolithography Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种被配置为提供高散热性并提高击穿电压的半导体器件，该半导体器件包括衬底、位于衬底上方的埋氧层、在衬底中位于埋氧层下方的掩埋n+区域以及位于埋氧层上方的外延层。外延层包括p阱、n阱以及介于p阱和n阱之间的漂移区。该半导体器件还包括源极接触件、将源极接触件电连接至p阱的第一电极、以及位于p阱的一部分和漂移区的一部分的上方的栅极。该半导体器件还包括漏极接触件和从漏极接触件延伸穿过n阱并穿过埋氧层到达掩埋n+区域的第二电极。第二电极将漏极接触件电连接至n阱和掩埋n+区域。本发明还提供了具有穿过埋氧层的漏极侧接触件的半导体器件。
Description
技术领域
本发明一般地涉及半导体技术领域，更具体地，涉及半导体器件及其形成方法。
背景技术
器件制造商不断地面临的挑战是通过例如提供具有高品质性能的集成电路给用户创造价值和方便。用于高压应用（具有高击穿电压）的一些金属氧化物半导体场效应晶体管（MOSFET）具有使晶体管能够承受高击穿电压和高电流的结构。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种半导体器件，包括：衬底；埋氧层，位于所述衬底上方；掩埋n+区域，在所述衬底中位于所述埋氧层下面；外延层，位于所述埋氧层上方，所述外延层包括：p阱；n阱；和漂移区，介于所述p阱和所述n阱之间；源极接触件；第一电极，将所述源极接触件电连接至所述p阱；栅极，位于所述p阱的一部分和所述漂移区的一部分上方；漏极接触件；以及第二电极，从所述漏极接触件延伸穿过所述n阱并穿过所述埋氧层，到达所述掩埋n+区域，其中，所述第二电极将所述漏极接触件电连接至所述n阱和所述掩埋n+区域。
该半导体器件进一步包括：源极n+区域，位于所述p阱内；以及源极p+区域，位于所述p阱内，其中，所述第一电极电连接至所述源极n+区域和所述源极p+区域，并且所述第一电极通过所述源极n+区域和所述源极p+区域的方式电连接至所述p阱。
该半导体器件进一步包括：漏极n+区域，位于所述n阱内；其中，所述第二电极进一步电连接至所述漏极接触件和所述n阱内的所述漏极n+区域。
该半导体器件进一步包括：绝缘层，位于所述外延层上方。
在该半导体器件中，所述绝缘层是氧化物层。
在该半导体器件中，所述栅极位于所述绝缘层内。
在该半导体器件中，所述第二电极包括金属材料。
在该半导体器件中，所述第二电极包括多晶硅材料。
在该半导体器件中，所述第二电极与所述外延层绝缘。
在该半导体器件中，所述第二电极通过绝缘层与所述外延层绝缘，所述绝缘层内衬于要形成所述第二电极的开口的一个或多个内壁。
根据本发明的另一方面，提供了一种方法，包括：形成具有衬底上方的埋氧层的绝缘体上硅晶圆；在所述衬底中的所述埋氧层下面形成掩埋n+区域；在所述埋氧层上方的所述绝缘体上硅晶圆的外延层中形成p阱、n阱以及介于所述p阱和所述n阱之间的漂移区；使用第一电极将源极接触件电连接至所述p阱；在所述p阱的一部分和所述漂移区的一部分的上方形成栅极；形成穿过所述n阱和所述埋氧层的开口以露出所述掩埋n+区域；在所述开口中沉积第二电极；以及使用所述第二电极将漏极接触件电连接至所述n阱和所述掩埋n+区域。
该方法进一步包括：在所述p阱中形成源极n+区域；在所述p阱中形成源极p+区域；以及使用所述第一电极将所述源极n+区域和所述源极p+区域电连接至所述源极接触件，其中，所述源极接触件通过所述源极n+区域和所述源极p+区域的方式电连接至所述p阱。
该方法进一步包括：在所述n阱中形成漏极n+区域；以及将所述漏极接触件电连接至所述n阱中的所述n+区域。
该方法进一步包括：在所述外延层上方形成绝缘层。
在该方法中，所述绝缘层是氧化物层。
在该方法中，所述栅极位于所述绝缘层中。
该方法进一步包括：在要沉积所述第二电极的所述开口的一个或多个内壁上形成第二电极绝缘层，以使所述第二电极与所述外延层绝缘。
该方法进一步包括：去除所述第二电极绝缘层的至少一部分以露出所述掩埋n+区域，以有助于使用所述第二电极将所述漏极接触件电连接至所述掩埋n+区域。
根据本发明的又一方面，提供了一种方法，包括：形成穿过绝缘体上硅晶圆的n阱和埋氧层的开口以露出所述绝缘体上硅晶圆的掩埋n+区域，所述掩埋n+区域在所述绝缘体上硅的衬底中位于所述埋氧层下面；使用第一电极将源极接触件电连接至所述绝缘体上硅晶圆的p阱；在所述开口中沉积第二电极；以及使用所述第二电极将漏极接触件电连接至所述绝缘体上硅晶圆的n阱和掩埋n+区域。
该方法进一步包括：在要沉积所述第二电极的所述开口的一个或多个内壁上形成第二电极绝缘层，以使所述第二电极与所述绝缘体上硅晶圆的外延层绝缘；以及去除所述第二电极绝缘层的至少一部分露出所述掩埋n+区域，以有助于使用所述第二电极将所述漏极接触件电连接至所述掩埋n+区域。
附图说明
在附图中。通过的实例方式示出了一个或多个实施例，而没有对其进行限定，在通篇描述中，具有相同参考标号的元件代表相同的元件。应该强调的是，根据工业中的标准实践，各个部件未按比例绘出且仅用于说明的目的。事实上，为了清楚的讨论，附图中各个部件的尺寸可以任意地增大或减小。全文以引用的方式并入本文中的附图包括：
图1是根据一个或多个实施例的半导体器件的示图；
图2是根据一个或多个实施例形成半导体器件的方法的流程图；以及
图3是根据一个或多个实施例的工艺的流程图。
具体实施方式
以下公开内容提供了许多用于实施本发明的不同特征的不同实施例或实例。下文描述了组件和布置的具体实例以简化本发明。这些仅仅是实例，并不旨在限制本发明。而且，在以下描述中，第一部件形成在第二部件上方或者上可以包括以直接接触的方式形成第一部件和第二部件的实施例，并且还可以包括在第一部件和第二部件之间形成附加部件，使得第一部件和第二部件不直接接触的实施例。
为了便于描述，使用诸如“下面”、“下部”、“之上”、“上部”、“上方”等的空间相对位置的术语，以描述如图所示的一个元件或部件与另一个元件或部件的关系。应该理解，除了在图中描述的方位以外，空间相对位置的术语还旨在包括器件在使用或操作期间的不同方位。例如，如果翻转附图中的器件，则描述为在其他元件或部件的“下面”或“之下”的元件将定向为在其它元件或部件的“之上”。因此，示例性术语“下面”可以包括之上和之下两种方位。器件可以以其他方式定向（旋转90度或在其他方位上），并因此对本文中所使用的空间相对位置描述符进行同样的解释。
例如但不限于绝缘体上硅（SOI）功率器件、横向扩散金属氧化物半导体器件（LDMOS）、横向绝缘栅双极晶体管（LIGBT）的普通MOSFET器件的温度增加至有效性能降低并使器件过热的程度，从而损坏器件或造成器件停机。普通MOSFET器件具有击穿电压，如果达到该击穿电压，则因为MOSFET器件中的一层或多层不再起绝缘体的作用，所以会导致MOSFET器件短路。
例如，普通SOI功率MOSFET经历了在MOSFET的上层（例如埋氧层）内部的电势和热的聚集。在截止状态的操作期间，通过MOSFET器件的漏极侧下方的电势聚集来限制击穿电压。
为了提高散热性，一些SOI功率MOSFET器件包括在MOSFET的源极侧上穿过埋氧层到达衬底的接触件（CTBOX），以将源极接地。虽然形成在MOSFET的源极侧上的CTBOX有助于散热，但由于电势聚集仍然会存在于MOSFET器件的漏极的下方，所以这样的结构不能提高击穿电压。其他MOSFET器件包括位于MOSFET的漏极侧上的局部绝缘体上硅（PSOI），以提高散热性和击穿电压。漏极侧的PSOI通过打开至衬底的热传导路径来提高散热性。漏极侧的PSOI也通过将衬底用作消耗路径来提高击穿电压。然而，由于形成PSOI需要复杂的工艺，所以PSOI结构至少就制造时间而言成本高。
图1是根据一个或多个实施例被配置为提供改进的散热性和增大的击穿电压的SOI半导体器件100的示意图。SOI半导体器件100包括衬底101、位于衬底101上方的埋氧层103、在衬底101中位于埋氧层103下面的掩埋n+区域105、以及位于埋氧层103上方的外延层107。外延层107包括p阱109、n阱111以及介于p阱109和n阱111之间的漂移区113。半导体器件100还包括p阱109中的源极n+区域115、p阱109中的源极p+区域117以及n阱111中的漏极n+区域119。源极接触件121通过第一电极123电连接至p阱109。第一电极123包括金属材料和/或多晶硅材料。第一电极123电连接至源极n+区域115和源极p+区域117。因此，源极接触件121通过源极n+区域115和源极p+区域117的方式电连接至p阱109。
半导体器件100进一步包括位于p阱109的一部分和漂移区113的一部分上方的栅极125。漏极接触件127通过第二电极129电连接至漏极n+区域119、n阱111和掩埋n+区域105。第二电极129从漏极接触件127延伸穿过n阱111并穿过埋氧层103，到达掩埋n+区域105。第二电极129包括金属材料和/或多晶硅材料。第二电极129是漏极侧CTBOX。
半导体器件100另外包括位于外延层107上方的绝缘层131。在一些实施例中，绝缘层131是氧化物层。在其它实施例中，绝缘层包括聚合物填充材料。栅极125位于绝缘层131内。
在一些实施例中，半导体器件100包括第二电极绝缘层133，被配置为使第二电极129与外延层107绝缘。第二电极绝缘层133加衬里于形成有第二电极129的开口的一个或多个内壁。
在使用中，因为第二电极129提供了吸热部件（heat sink），所以在半导体器件100内（例如，在靠近半导体器件100的漏极侧的位置135处）所产生的热主要朝向衬底101消散。例如，大量的热量137朝向衬底101向下消散。
此外，在使用中，半导体器件100通过避免在埋氧层103内的电势139的聚集来提高击穿电压。例如，通过由掩埋n+区域105所生成的场会导致电势139从埋氧层103内的半导体器件100的漏极侧被驱走，直到其在衬底101内的一些位置所产生的耗尽边缘141处被耗尽。
图2是根据一个或多个实施例形成具有漏极侧CTBOX的半导体器件的方法200的流程图。方法200开始于步骤201，其中，通过例如晶圆接合和硅回蚀刻工艺来制备绝缘体上硅（SOI）晶圆或衬底。SOI晶圆具有形成在SOI晶圆的衬底上方的埋氧层。在一些实施例中，通过包括低压化学汽相沉积（LPCVD）、常压化学汽相沉积（APCVD）、等离子体增强化学汽相沉积（PECVD）、物理汽相沉积（PVD）和其它合适的沉积技术的多种技术中的任何技术在衬底上生长氧化物来形成埋氧层。可选地，通过热工艺来形成埋氧层。
在步骤203中，在SOI晶圆的外延层内形成p阱、n阱、介于p阱和n阱之间的漂移区、位于p阱内的源极n+区域、位于p阱内的源极p+区域和位于n阱内的漏极n+区域。在一些实施例中，通过包括低压化学汽相沉积（LPCVD）、常压化学汽相沉积（APCVD）、等离子体增强化学汽相沉积（PECVD）、物理汽相沉积（PVD）和其它合适的沉积技术的多种技术中的任何技术来形成外延层。可选地，通过热工艺来形成外延层。在一个或多个实施例中，形成了外延层的p阱、n阱、源极p+区域、漏极p+区域和漏极n+区域，在一些实施例中，通过掺杂或注入（例如通过离子注入）P型掺杂剂（诸如硼、BF2或其它合适的掺杂剂）、N型掺杂剂（诸如磷、砷或其它合适的掺杂剂）或它们的组合来形成第一半导体区域。
在步骤205中，栅极形成于p阱的一部分和漂移区的一部分的上方并且栅极位于绝缘层内。
在步骤207中，绝缘层形成于外延层上方。在一些实施例中，通过包括低压化学汽相沉积（LPCVD）、常压化学汽相沉积（APCVD）、等离子体增强化学汽相沉积（PECVD）、物理汽相沉积（PVD）和其它合适的沉积技术的多种技术中的任何技术来形成绝缘层。可选地，通过热工艺来形成绝缘层。
在步骤209中，源极接触件电连接至源极n+区域和源极p+区域，并通过源极n+区域和源极p+区域的方式电连接至p阱。
在步骤211中，形成穿过绝缘层、n阱和埋氧层的开口。通过例如蚀刻工艺（诸如湿蚀刻或干蚀刻）、微光刻工艺、纳米光刻工艺或用于在半导体器件中的一层或多层内形成开口的任何其它合适的工艺来形成开口。
在步骤213中，在衬底内的埋氧层下面形成掩埋n+区域。在一些实施例中，通过掺杂或注入（通过例如离子注入）N型掺杂剂（诸如磷、砷或其它合适的掺杂剂）或它们的组合来形成掩埋n+区域。
在步骤215中，第二电极绝缘层形成于在其内要沉积第二电极的开口的一个或者多个内壁上，从而使第二电极与外延层绝缘。在一些实施例中，通过包括低压化学汽相沉积（LPCVD）、常压化学汽相沉积（APCVD）、等离子体增强化学汽相沉积（PECVD）、物理汽相沉积（PVD）和其它合适的沉积技术的多种技术中的任何技术来形成第二电极绝缘层。可选地，通过热工艺来形成第二电极绝缘层。
在步骤217中，去除第二电极绝缘层的至少一部分以露出掩埋n+区域，从而有助于使用第二电极将漏极接触件电连接至掩埋n+区域。通过例如蚀刻工艺（诸如湿蚀刻或干蚀刻）、微光刻工艺、纳米光刻工艺或用于在半导体器件的一层或多层内形成开口的任何其他合适的工艺来去除第二电极绝缘层的一部分。
在步骤219中，在开口中沉积第二电极，以将漏极接触件电连接至n阱、漏极n+区域以及掩埋n+区域。
图3是根据一个或多个实施例的示出漏极侧CTBOX的形成的工艺300的流程图。图3示出了前文关于图1所讨论的半导体器件100的多个部件，但是为了清楚省略了参考标号。
工艺开始于步骤301，其中，形成穿过绝缘层131、n阱111和埋氧层103的开口302，以至少露出衬底101的上表面。开口302可选地延伸到衬底101的一部分内。通过例如蚀刻工艺或用于在半导体器件的一层或多层内形成开口的其它合适的工艺形成开口302。
在步骤303中，在开口302底部的衬底101内形成掩埋n+区域105。在一些实施例中，通过掺杂或注入（例如通过离子注入）N型掺杂剂（诸如磷、砷或其它合适的掺杂剂）或它们的组合来形成掩埋n+区域105。
在步骤305中，第二电极绝缘层133形成于在其内要沉积第二电极129的开口302的一个或多个内壁304上，以使第二电极129与外延层107绝缘。在步骤307中，去除第二电极绝缘层133的至少一部分306以露出掩埋n+区域105，从而有助于使用第二电极129将漏极接触件127电连接至掩埋n+区域105。例如，通过蚀刻工艺或用于去除层的一部分的其它合适的工艺来去除掩埋n+区域105的一部分，以在半导体器件的一层或多层内形成开口。在步骤309中，第二电极129的材料沉积到开口301内，将漏极接触件127电连接至n阱111、漏极n+区域119以及掩埋n+区域105。
本说明书的一个方面涉及一种半导体器件，该半导体器件包括衬底、衬底上方的埋氧层、埋氧层下面的衬底内的掩埋n+区域以及埋氧层上方的外延层。外延层包括p阱、n阱和介于p阱和n阱之间的漂移区。该半导体器件还包括源极接触件、将源极接触件电连接至p阱的第一电极、以及位于p阱的一部分和漂移区的一部分的上方的栅极。该半导体器件还包括漏极接触件和第二电极该第二电极从漏极接触件延伸穿过n阱并穿过埋氧层以到达掩埋n+区域。第二电极将漏极接触件电连接至n阱和掩埋n+区域。
本说明书的另一方面涉及一种方法，该方法包括：形成具有位于衬底上方的埋氧层的绝缘体上硅晶圆，在埋氧层下面的衬底内形成掩埋n+区域，以及在埋氧层上方的绝缘体上硅晶圆的外延层内形成p阱、n阱以及介于p阱和n阱之间的漂移区。该方法还包括使用第一电极将源极接触件电连接至p阱，在p阱的一部分和漂移区的一部分的上方形成栅极，以及形成穿过n阱和外延层的开口以露出掩埋n+区域。该方法还包括在开口内沉积第二电极，以及使用第二电极将漏极接触件电连接至n阱和掩埋n+区域。
本说明书的又一方面涉及一种方法，该方法包括：形成穿过绝缘体上硅晶圆的n阱和埋氧层的开口，以露出绝缘体上硅晶圆的掩埋n+区域，掩埋n+区域在绝缘体上硅的衬底中位于埋氧层下面。该方法还包括使用第一电极将源极接触件电连接至绝缘体上硅晶圆的p阱。该方法还包括在开口内沉积第二电极。该方法另外包括使用第二电极将漏极接触件电连接至绝缘体上硅晶圆的n阱以及掩埋n+区域。
本领域的普通技术人员将容易地看出，所公开实施例实现上文所述的一个或多个优点。在阅读了上述说明书之后，本领域普通技术人员能够做出各种改变、等同替换以及本文广义地公开的各种其他实施例。虽然各种实施例的特征被表示为权利要求之间的某些组合，但是可以预期的是这些特征可以以任何组合和顺序进行布置。因此，仅由包含在所附权利要求及其等同范围内的定义来限定本发明所要求授予的保护范围。
Claims (20)
1.一种半导体器件，包括：
衬底；
埋氧层，位于所述衬底上方；
掩埋n+区域，在所述衬底中位于所述埋氧层下面；
外延层，位于所述埋氧层上方，所述外延层包括：
p阱；
n阱；和
漂移区，介于所述p阱和所述n阱之间；
源极接触件；
第一电极，将所述源极接触件电连接至所述p阱；
栅极，位于所述p阱的一部分和所述漂移区的一部分上方；
漏极接触件；以及
第二电极，从所述漏极接触件延伸穿过所述n阱并穿过所述埋氧层，到达所述掩埋n+区域，
其中，所述第二电极将所述漏极接触件电连接至所述n阱和所述掩埋n+区域。
2.根据权利要求1所述的半导体器件，进一步包括：
源极n+区域，位于所述p阱内；以及
源极p+区域，位于所述p阱内，
其中，所述第一电极电连接至所述源极n+区域和所述源极p+区域，并且所述第一电极通过所述源极n+区域和所述源极p+区域的方式电连接至所述p阱。
3.根据权利要求1所述的半导体器件，进一步包括：
漏极n+区域，位于所述n阱内；
其中，所述第二电极进一步电连接至所述漏极接触件和所述n阱内的所述漏极n+区域。
4.根据权利要求1所述的半导体器件，进一步包括：
绝缘层，位于所述外延层上方。
5.根据权利要求4所述的半导体器件，其中，所述绝缘层是氧化物层。
6.根据权利要求4所述的半导体器件，其中，所述栅极位于所述绝缘层内。
7.根据权利要求1所述的半导体器件，其中，所述第二电极包括金属材料。
8.根据权利要求1所述的半导体器件，其中，所述第二电极包括多晶硅材料。
9.根据权利要求1所述的半导体器件，其中，所述第二电极与所述外延层绝缘。
10.根据权利要求9所述的半导体器件，其中，所述第二电极通过绝缘层与所述外延层绝缘，所述绝缘层内衬于要形成所述第二电极的开口的一个或多个内壁。
11.一种形成半导体器件的方法，包括：
形成具有衬底上方的埋氧层的绝缘体上硅晶圆；
在所述衬底中的所述埋氧层下面形成掩埋n+区域；
在所述埋氧层上方的所述绝缘体上硅晶圆的外延层中形成p阱、n阱以及介于所述p阱和所述n阱之间的漂移区；
使用第一电极将源极接触件电连接至所述p阱；
在所述p阱的一部分和所述漂移区的一部分的上方形成栅极；
形成穿过所述n阱和所述埋氧层的开口以露出所述掩埋n+区域；
在所述开口中沉积第二电极；以及
使用所述第二电极将漏极接触件电连接至所述n阱和所述掩埋n+区域。
12.根据权利要求11所述的方法，进一步包括：
在所述p阱中形成源极n+区域；
在所述p阱中形成源极p+区域；以及
使用所述第一电极将所述源极n+区域和所述源极p+区域电连接至所述源极接触件，
其中，所述源极接触件通过所述源极n+区域和所述源极p+区域的方式电连接至所述p阱。
13.根据权利要求11所述的方法，进一步包括：
在所述n阱中形成漏极n+区域；以及
将所述漏极接触件电连接至所述n阱中的所述n+区域。
14.根据权利要求11所述的方法，进一步包括：
在所述外延层上方形成绝缘层。
15.根据权利要求14所述的方法，其中，所述绝缘层是氧化物层。
16.根据权利要求14所述的方法，其中，所述栅极位于所述绝缘层中。
17.根据权利要求11所述的方法，进一步包括：
在要沉积所述第二电极的所述开口的一个或多个内壁上形成第二电极绝缘层，以使所述第二电极与所述外延层绝缘。
18.根据权利要求17所述的方法，进一步包括：
去除所述第二电极绝缘层的至少一部分以露出所述掩埋n+区域，以有助于使用所述第二电极将所述漏极接触件电连接至所述掩埋n+区域。
19.一种形成半导体器件的方法，包括：
形成穿过绝缘体上硅晶圆的n阱和埋氧层的开口以露出所述绝缘体上硅晶圆的掩埋n+区域，所述掩埋n+区域在所述绝缘体上硅的衬底中位于所述埋氧层下面；
使用第一电极将源极接触件电连接至所述绝缘体上硅晶圆的p阱；
在所述开口中沉积第二电极；以及
使用所述第二电极将漏极接触件电连接至所述绝缘体上硅晶圆的n阱和掩埋n+区域。
20.根据权利要求19所述的方法，进一步包括：
在要沉积所述第二电极的所述开口的一个或多个内壁上形成第二电极绝缘层，以使所述第二电极与所述绝缘体上硅晶圆的外延层绝缘；以及
去除所述第二电极绝缘层的至少一部分露出所述掩埋n+区域，以有助于使用所述第二电极将所述漏极接触件电连接至所述掩埋n+区域。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/089,803 | 2013-11-26 | ||
| US14/089,803 US9431531B2 (en) | 2013-11-26 | 2013-11-26 | Semiconductor device having drain side contact through buried oxide |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104681611A CN104681611A (zh) | 2015-06-03 |
| CN104681611B true CN104681611B (zh) | 2017-10-13 |
Family
ID=53181919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410032859.0A Active CN104681611B (zh) | 2013-11-26 | 2014-01-23 | 具有穿过埋氧层的漏极侧接触件的半导体器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9431531B2 (zh) |
| KR (1) | KR101655575B1 (zh) |
| CN (1) | CN104681611B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015116099B3 (de) * | 2015-09-23 | 2017-03-23 | Infineon Technologies Austria Ag | Integrierte schaltung mit einer vielzahl von transistoren und zumindest einer spannungsbegrenzenden struktur |
| US11349025B2 (en) * | 2018-10-31 | 2022-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-channel device to improve transistor speed |
| CN110190121B (zh) * | 2019-05-29 | 2023-04-25 | 电子科技大学 | 具有瞬时剂量率辐射加固结构的横向soi高压器件 |
| CN116848642A (zh) * | 2021-04-29 | 2023-10-03 | 华为技术有限公司 | 半导体器件、集成电路、无线通信设备及制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872044A (en) * | 1994-06-15 | 1999-02-16 | Harris Corporation | Late process method for trench isolation |
| US6013936A (en) * | 1998-08-06 | 2000-01-11 | International Business Machines Corporation | Double silicon-on-insulator device and method therefor |
| US6025237A (en) * | 1997-03-24 | 2000-02-15 | Fairchild Korea Semiconductor, Ltd. | Methods of forming field effect transistors having graded drain region doping profiles therein |
| CN1321340A (zh) * | 1999-08-31 | 2001-11-07 | 皇家菲利浦电子有限公司 | 具有漏极延伸区的横向薄膜硅绝缘体(soi)pmos器件 |
| CN103178107A (zh) * | 2011-12-23 | 2013-06-26 | 台湾积体电路制造股份有限公司 | 具有改进的击穿电压性能的高电子迁移率晶体管结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6521947B1 (en) | 1999-01-28 | 2003-02-18 | International Business Machines Corporation | Method of integrating substrate contact on SOI wafers with STI process |
| US8174070B2 (en) | 2009-12-02 | 2012-05-08 | Alpha And Omega Semiconductor Incorporated | Dual channel trench LDMOS transistors and BCD process with deep trench isolation |
-
2013
- 2013-11-26 US US14/089,803 patent/US9431531B2/en active Active
-
2014
- 2014-01-23 CN CN201410032859.0A patent/CN104681611B/zh active Active
- 2014-11-25 KR KR1020140165526A patent/KR101655575B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872044A (en) * | 1994-06-15 | 1999-02-16 | Harris Corporation | Late process method for trench isolation |
| US6025237A (en) * | 1997-03-24 | 2000-02-15 | Fairchild Korea Semiconductor, Ltd. | Methods of forming field effect transistors having graded drain region doping profiles therein |
| US6013936A (en) * | 1998-08-06 | 2000-01-11 | International Business Machines Corporation | Double silicon-on-insulator device and method therefor |
| CN1321340A (zh) * | 1999-08-31 | 2001-11-07 | 皇家菲利浦电子有限公司 | 具有漏极延伸区的横向薄膜硅绝缘体(soi)pmos器件 |
| CN103178107A (zh) * | 2011-12-23 | 2013-06-26 | 台湾积体电路制造股份有限公司 | 具有改进的击穿电压性能的高电子迁移率晶体管结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9431531B2 (en) | 2016-08-30 |
| CN104681611A (zh) | 2015-06-03 |
| US20150145039A1 (en) | 2015-05-28 |
| KR20150060587A (ko) | 2015-06-03 |
| KR101655575B1 (ko) | 2016-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103531630B (zh) | 高击穿电压ldmos器件 | |
| CN105765718B (zh) | 集成功率技术中的垂直沟槽型mosfet器件 | |
| CN103456791B (zh) | 沟槽功率mosfet | |
| CN103035725B (zh) | 双栅极捆扎的vdmos器件 | |
| JP2007513523A5 (zh) | ||
| CN105448990B (zh) | Ldmos晶体管及其形成方法 | |
| CN107710418A (zh) | 多屏蔽沟槽栅极场效应晶体管 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN104681611B (zh) | 具有穿过埋氧层的漏极侧接触件的半导体器件 | |
| CN106796955A (zh) | 半导体装置 | |
| CN103928514A (zh) | 功率mosfet及其形成方法 | |
| CN109473477A (zh) | 半导体装置 | |
| JP2011124464A (ja) | 半導体装置及びその製造方法 | |
| CN104916637B (zh) | 半导体器件及其制造方法 | |
| JP2020136587A (ja) | 半導体装置 | |
| CN104425612A (zh) | 具有硅化物的半导体器件 | |
| CN105321824A (zh) | 半导体装置的制造方法 | |
| CN105336779B (zh) | Ldmos器件及其形成方法 | |
| CN109216276A (zh) | 一种mos管及其制造方法 | |
| CN102148164B (zh) | Vdmos器件的形成方法 | |
| CN109979936A (zh) | 一种集成半导体器件和电子装置 | |
| WO2019109924A1 (zh) | Ldmos器件及其制备方法 | |
| CN105409006A (zh) | 半导体装置 | |
| CN103928345B (zh) | 离子注入形成n型重掺杂漂移层台面的umosfet制备方法 | |
| CN103377927B (zh) | 悬浮纳米线场效应晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |