CN104681544A - 多芯片qfn封装结构 - Google Patents

多芯片qfn封装结构 Download PDF

Info

Publication number
CN104681544A
CN104681544A CN201310631682.1A CN201310631682A CN104681544A CN 104681544 A CN104681544 A CN 104681544A CN 201310631682 A CN201310631682 A CN 201310631682A CN 104681544 A CN104681544 A CN 104681544A
Authority
CN
China
Prior art keywords
chip
packaging structure
encapsulating structure
qfn
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310631682.1A
Other languages
English (en)
Inventor
陆宇
张玥
程玉华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Research Institute of Microelectronics of Peking University
Original Assignee
Shanghai Research Institute of Microelectronics of Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Research Institute of Microelectronics of Peking University filed Critical Shanghai Research Institute of Microelectronics of Peking University
Priority to CN201310631682.1A priority Critical patent/CN104681544A/zh
Publication of CN104681544A publication Critical patent/CN104681544A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明以QFN(QuadFlatNoLead，方形扁平无引脚)封装结构为整体框架，提出了一种多芯片Flipchip(倒装芯片)封装结构。其中包括矩形的封装体；矩形的芯片基岛；芯片基岛底部的导热焊盘为矩形；引线框架底部的导电焊盘在导热焊盘周围环形排布，形状为一边为弧形的矩形；芯片以倒装的形式焊接在导电介质基板上，焊凸通过介质基岛以导电线路与引线框架相连结。这种多芯片封装结构的优点有：采用QFN整体封装结构，内部芯片以Flipchip形式进行连接，不仅克服了单纯使用Flipchip封装结构时由于基板热膨胀系数的限制而带来的焊接可靠性的问题，同时也提高了QFN封装结构的电气性能，还体现出芯片尺寸上的优越性，为***化封装SIP(SysteminaPackage)提供了一种可能。

Description

多芯片QFN封装结构
技术领域
本发明涉及半导体器件封装技术领域，具体为一种以QFN封装结构为整体框架的多芯片Flip chip封装结构。
背景技术
电子工程的发展方向，从一个组件的开发，逐渐进入到了集结多个组件成为一个***的阶段，再随着产品高效能及外观轻薄的要求的带动下，不同功能的芯片迈向整合的阶段。在此期间，封装技术的不断发展和突破，成为推动整合的力量之一。SIP封装概念随即被提出，SIP的封装形态多样化，不同的芯片排列方式及内部接合技术可依照客户或产品的需求加以克制化或弹性生产，适用于敏感性高的通讯用及消费性产品市场。
随着信息相关应用产品对于引脚数增加的需求，主流封装型态也由双边引脚的DIP（Double In-line Package，双列直插式封装），演变为***引脚以表面粘合技术(Surface Mount Technology，SMT)为基础的LCC (Leaded/Leadless Chip Carrier，带引脚的陶瓷芯片载体)及后来发展的QFN封装。QFN封装是一种无引脚封装，其外观多为矩形，元件底部具有水平焊端，在中央有一个用来导热的焊盘，围绕大焊盘的***四周有实现电气连接的 I/O 焊端，它有利于降低引脚间的自感应系数，在高频领域的应用优势明显。但对于多芯片的封装，QFN采用的打线接合(Wire Bonding)技术将使线路过于繁杂，且不利于信号的抗干扰及封装体积的减小，所以需要在此方面进行改进。
在消费类可携式电子产品高性能小型化的驱动下，覆晶接合技术逐渐取代传统打线技术封装技术，Flip Chip封装结构得到了很好的发展，它是一种封装后体积等同于晶粒大小的晶圆级封装，以更好的达到SIP的要求，同时倒装芯片具有优良的电气性能，在功率及电信号的分配，降低信号噪音方面都有一定的优势，同时又能满足高密度封装或装配的要求。由此应用越来越广泛。
Flip Chip封装的型式可分为FCIP(Flip Chip in Package)与FCOB(Flip Chip on Board)二种，其中FCIP利用覆晶作为晶粒与基板的接合技术，具有更高I/O密度的特性，将可满足未来高阶产品在高引脚数的需求。FCOB则可直接将晶粒接合于印刷电路板(Printed Circuit Board，PCB)上，为一种直接芯片接合(Direct Chip Attachment，DCA)的技术，主要使用于较低I/O的应用产品上。然而在芯片与基板的接合时，如果其热膨胀系数与基板不同，就会在接合处产生反应，从而影响连接的可靠性，因此在封装时对基板和电路板都有一定的限制。所以可以采用多种封装方式的结合来克服其缺点。
发明内容
为了契合SIP封装发展的趋势，本发明提出了一种以QFN封装结构为整体框架的多芯片Flip chip封装结构。其目的是在实现多芯片整合的前提之下打破QFN封装结构的局限性及Flip Chip封装结构在接合技术方面的不足，同时本发明提高了封装的抗干扰能力及导热性，缩小了封装体积，增强了可焊性。
为了实现上述目的，本发明以QFN封装结构为整体框架，提出了一种多芯片Flip chip封装结构。所述结构包括塑封体，芯片，芯片基岛，导电介质基板，导电线路，焊凸，引线框架，导热焊盘以及导电焊盘。
所述的矩形塑封体为绝缘材质，填充在整个封装结构的空间内部。
所述芯片的芯片基岛为矩形，芯片基岛底部为导热焊盘，所述导热焊盘为矩形。
所述导电焊盘环形排布于所述导热焊盘外侧四周，导电焊盘为一边为弧形的矩形。
所述的芯片以倒装的形式通过焊凸接合在导电介质板上。
所述的所述的焊凸为金或其他合金材料，焊凸通过所述导电线路与引线框架连接。
本发明中的封装结构为SIP封装提供了一种参考，其优点在于：首先，对QFN封装结构进行了优化，实现了多芯片的整合，增强了抗干扰能力。
进一步地，一边为弧形的矩形导电焊盘使得芯片的可焊性有所提高，在焊接时焊锡不易外溢而造成短路，克服了单纯使用Flip chip封装结构时由于基板热膨胀系数的限制而带来的焊接可靠性的问题。
进一步地，使用Flip chip封装结构实现多层芯片的封装，减小了封装体的体积，提高了抗干扰能力，增加了导热能力。
附图说明
图1是本发明中多芯片Flip chip封装结构的仰视图；
图2是芯片A焊凸连接图；
图3是芯片B焊凸连接图；
图4是图3沿C-C直线的剖面图；
图5是图2沿D-D直线的剖面图；
以上附图中：1.塑封体2.芯片（A和B）3. 焊凸4.导电介质板5.导电连线6.芯片基岛7.引线框架8.导热焊盘9.导电焊盘。
具体实施方式
为使本发明的上述特征、目的和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。由于本发明重在解释原理，因此，未按比例制图，未给出工艺步骤及所用材料。
实施例：一种多芯片Flip chip封装结构。
一种多芯片Flip chip封装结构，参照附图1-5所示，包括1.塑封体2.芯片（A和B）3. 焊凸4.导电介质板5.导电连线6.芯片基岛7.引线框架8.导热焊盘9.导电焊盘。其特征在于：塑封体1为绝缘材质，填充在整个封装结构的空间内部，其外形为矩形。芯片A通过焊凸3电气接合于导电介质板4上，同样芯片B通过焊凸3接合于导电介质板4上。基岛6为矩形，其底部为矩形的导热焊盘8。导电连线5连接焊凸3及引线框架7。引线框架7底部为导电焊盘9。导电焊盘9环形排布于塑封体1内侧四周，其形状为一边为弧线的矩形。
上述实施例只为对本发明的内容做一个详细的说明，其目的在于让本领域的技术人员熟悉本发明的具体内容并据以实施。凡未脱离本发明的精神实质所做的任何等效变化或修饰，都应属于本发明的保护范围之内。

Claims (10)

1.本发明以QFN封装结构为整体框架，提出了一种多芯片Flip chip封装结构;所述结构包括塑封体，芯片，芯片基岛，导电介质基板，导电线路，焊凸，引线框架，导热焊盘以及导电焊盘。
2.如权利要求1所述的多芯片Flip chip封装结构，其特征在于，所述塑封体为矩形。
3.如权利要求1所述的多芯片Flip chip封装结构，其特征在于，所述芯片基岛为矩形。
4.如权利要求1所述的多芯片Flip chip封装结构，其特征在于，所述芯片基岛底部为导热焊盘，导热焊盘为矩形。
5.如权利要求1所述的多芯片Flip chip封装结构，其特征在于，所述的导电焊盘为一边为弧形的矩形。
6.如权利要求5所述的导电焊盘，其特征在于，导电焊盘在导热焊盘周围环形排布。
7.如权利要求1所述的多芯片Flip chip封装结构，其特征在于，所述引线框架底部为导电焊盘。
8.如权利要求1所述的多芯片Flip chip封装结构，其特征在于，所述的芯片电气面朝下。
9.如权利要求8所述的芯片电气面，其特征在于，电气面表面有相应数量的导电焊凸。
10.如权利要求9所述的焊凸，其特征在于，焊接在导电介质基板上，通过所述导电线路与引线框架连接。
CN201310631682.1A 2013-12-03 2013-12-03 多芯片qfn封装结构 Pending CN104681544A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310631682.1A CN104681544A (zh) 2013-12-03 2013-12-03 多芯片qfn封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310631682.1A CN104681544A (zh) 2013-12-03 2013-12-03 多芯片qfn封装结构

Publications (1)

Publication Number Publication Date
CN104681544A true CN104681544A (zh) 2015-06-03

Family

ID=53316400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310631682.1A Pending CN104681544A (zh) 2013-12-03 2013-12-03 多芯片qfn封装结构

Country Status (1)

Country Link
CN (1) CN104681544A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298698A (zh) * 2016-08-31 2017-01-04 广东美的制冷设备有限公司 一种智能功率模块及其制造方法
CN107403735A (zh) * 2016-05-20 2017-11-28 无锡天芯互联科技有限公司 一种eMCP模块结构及制作方法
CN112435974A (zh) * 2019-02-22 2021-03-02 西安航思半导体有限公司 高强度dfn封装半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070201215A1 (en) * 2006-02-27 2007-08-30 Denso Corporation Electronic device
CN101241904A (zh) * 2008-02-20 2008-08-13 日月光半导体制造股份有限公司 四方扁平无接脚型的多芯片封装结构
CN202153510U (zh) * 2011-07-27 2012-02-29 联钢精密科技(苏州)有限公司 一种模组化qfn封装结构
CN102446882A (zh) * 2011-12-30 2012-05-09 北京工业大学 一种半导体封装中封装***结构及制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070201215A1 (en) * 2006-02-27 2007-08-30 Denso Corporation Electronic device
CN101241904A (zh) * 2008-02-20 2008-08-13 日月光半导体制造股份有限公司 四方扁平无接脚型的多芯片封装结构
CN202153510U (zh) * 2011-07-27 2012-02-29 联钢精密科技(苏州)有限公司 一种模组化qfn封装结构
CN102446882A (zh) * 2011-12-30 2012-05-09 北京工业大学 一种半导体封装中封装***结构及制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107403735A (zh) * 2016-05-20 2017-11-28 无锡天芯互联科技有限公司 一种eMCP模块结构及制作方法
CN106298698A (zh) * 2016-08-31 2017-01-04 广东美的制冷设备有限公司 一种智能功率模块及其制造方法
CN112435974A (zh) * 2019-02-22 2021-03-02 西安航思半导体有限公司 高强度dfn封装半导体器件

Similar Documents

Publication Publication Date Title
US7723836B2 (en) Chip stack structure having shielding capability and system-in-package module using the same
US9449941B2 (en) Connecting function chips to a package to form package-on-package
CN101800215B (zh) 无线通讯模组封装构造
KR102517779B1 (ko) 리드 프레임 및 이를 포함하는 반도체 패키지, 반도체 패키지의 제조 방법
TWI438885B (zh) 半導體封裝件及其製法
US20100270667A1 (en) Semiconductor package with multiple chips and substrate in metal cap
TWI594390B (zh) 半導體封裝件及其製法
WO2018224051A1 (zh) 一种防电磁干扰的射频模块及其实现方法
JP2017037911A (ja) 半導体装置およびその製造方法
KR20070076084A (ko) 스택 패키지와 그 제조 방법
CN101533814B (zh) 芯片级倒装芯片封装构造
CN104681544A (zh) 多芯片qfn封装结构
CN101183673A (zh) 堆叠式多芯片半导体封装结构及封装方法
CN105374805A (zh) 一种多芯片封装结构
CN106449551A (zh) 半导体结构及其形成方法、封装结构及其形成方法
TW201446089A (zh) 半導體封裝件及其製法
CN104241209A (zh) 一种室外用电源专用功率模块
CN103400826A (zh) 半导体封装及其制造方法
TWM540449U (zh) 多功能系統級封裝的堆疊結構（一）
CN102751203A (zh) 半导体封装结构及其制作方法
KR20080067891A (ko) 멀티 칩 패키지
KR101096440B1 (ko) 듀얼 다이 패키지
CN105097747A (zh) 智能卡芯片封装结构及封装方法
CN109920766A (zh) 带有散热结构的大尺寸芯片***级封装结构及其制作方法
CN202178252U (zh) 多圈排列无载体双ic芯片封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150603