CN104681405B - 电性匹配的对称电路的获取方法 - Google Patents
电性匹配的对称电路的获取方法 Download PDFInfo
- Publication number
- CN104681405B CN104681405B CN201310616533.8A CN201310616533A CN104681405B CN 104681405 B CN104681405 B CN 104681405B CN 201310616533 A CN201310616533 A CN 201310616533A CN 104681405 B CN104681405 B CN 104681405B
- Authority
- CN
- China
- Prior art keywords
- circuit
- symmetric
- wafer
- degree
- acquisition methods
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供两种电性匹配的对称电路的获取方法。第一种方法为在对具有对称电路的晶圆进行激光热退火时，使得激光束平行晶圆表面，且控制激光束的方向与所述晶圆的晶向的夹角范围为60度到90度。第二种方法为形成逻辑电路区的栅极氧化层与***电路区的栅极氧化层时，先在逻辑电路区与***电路区的晶圆表面形成厚度一致的氧化层，然后遮盖所述***电路区，湿法去除逻辑电路区的所述氧化层，所述湿法去除过程中，腐蚀液的流向与所述对称电路的对称轴之间的夹角范围为0度到30度。上述方案都可以改善对称电路的电性不匹配。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及电性匹配的对称电路的获取方法。
背景技术
在半导体工艺中，有些器件需设置成对称结构以完成一些功能，具有上述功能的器件组成的电路为对称电路。
现有技术中，由于制造工艺的精度，在制作对称电路工艺中，实现各器件的性能完全相同比较困难，基于上述原因，造成制作的对称电路的电性不匹配，这使得对称电路在实际使用中电性无法控制。
针对上述问题，现有技术一般采用补偿电路对上述电性不匹配问题进行改善。然而，这会造成电路器件的增多，故障率增大。
有鉴于此，本发明提供两种新的电性匹配的对称电路的获取方法，从工艺角度对上述问题加以改善。
发明内容
本发明解决的问题是改善对称电路的电性不匹配问题。
为解决上述问题，本发明提供两种电性匹配的对称电路的获取方法，第一种方法包括：
对具有对称电路的晶圆进行激光热退火，其中，激光束平行晶圆表面，且激光束的方向与所述晶圆的晶向的夹角范围为60度到90度。
可选地，所述激光束的方向与所述晶圆的晶向的夹角为90度。
可选地，所述对称电路位于晶圆的逻辑电路区，所述晶圆还具有***电路区，所述***电路区的晶体管栅极氧化层厚度大于逻辑电路区的晶体管的栅极氧化层厚度；所述获取方法还包括：在形成逻辑电路区的栅极氧化层与***电路区的栅极氧化层时，先在逻辑电路区与***电路区的晶圆表面形成厚度一致的氧化层，然后遮盖所述***电路区，湿法去除逻辑电路区的所述氧化层，所述湿法去除过程中，腐蚀液的流向与所述对称电路的对称轴之间的夹角范围为0度到30度。
可选地，所述湿法去除过程中，腐蚀液的流向与所述对称电路的对称轴之间的夹角为0度。
可选地，所述对称电路为双通道数模转换电路或电流镜。
可选地，当所述对称电路为电流镜时，所述电流镜为多倍放大，电流源晶体管与多个电流复制晶体管之间设置哑元。
此外，本发明还提供了另一种电性匹配的对称电路的获取方法，所述对称电路位于晶圆的逻辑电路区，所述晶圆还具有***电路区，所述***电路区的晶体管栅极氧化层厚度大于逻辑电路区的晶体管的栅极氧化层厚度；所述获取方法包括：在形成逻辑电路区的栅极氧化层与***电路区的栅极氧化层时，先在逻辑电路区与***电路区的晶圆表面形成厚度一致的氧化层，然后遮盖所述***电路区，湿法去除逻辑电路区的所述氧化层，所述湿法去除过程中，腐蚀液的流向与所述对称电路的对称轴之间的夹角范围为0度到30度。
可选地，所述湿法去除过程中，腐蚀液的流向与所述对称电路的对称轴之间的夹角为0度。
可选地，所述对称电路为双通道数模转换电路或电流镜。
可选地，当所述对称电路为电流镜时，所述电流镜为多倍放大。
与现有技术相比，本发明的技术方案具有以下优点：1）晶体管制作过程中，多处涉及热退火，例如源、漏区掺杂离子的激活，金属互连结构热应力的释放等等，研究发现，热沿晶圆（例如单晶硅或单晶锗）的晶向方向的传热速率大于沿其它方向的传热速率，本发明利用上述规律，在对具有对称电路的晶圆进行激光热退火时，使得激光束平行晶圆表面，且控制激光束的方向与所述晶圆的晶向的夹角范围为60度到90度，如此，避免在晶圆晶向上上述热量扩散矢量分量过大，从而实现晶圆表面受热均匀，对称电路各器件被均匀加热，性能得到均等提升。
2）可选方案中，所述激光束的方向与所述晶圆的晶向的夹角为90度，此种方案使得在晶圆晶向上上述热量扩散矢量分量为0，进一步实现晶圆表面受热均匀，从而对称电路各器件被均匀加热，性能得到均等提升。
3）可选方案中，除了控制晶圆表面受热均匀，还提供一种方案：具体地，某一芯片要实现一定功能，一般除了对称电路所在的逻辑电路区，还需配合输入/输出电路，上述输入输出电路所在的区域为***电路区，一般来讲，***电路区的晶体管为高压晶体管，因而，***电路区的晶体管的栅极氧化层厚度大于逻辑电路区的晶体管的栅极氧化层厚度，即晶圆表面需形成两种厚度的栅极氧化层（Dual gate oxide）。上述两种厚度的栅极氧化层的一种形成方法为：先在逻辑电路区与***电路区的晶圆表面形成一层厚度均等的氧化层，然后去除逻辑电路区的氧化层，保留***电路区的氧化层，然后，再在逻辑电路区与***电路区的晶圆表面形成一层厚度均等的氧化层，如此，由于***电路区的氧化层为两层氧化层厚度的叠加，逻辑电路区只有第二次所形成的氧化层的厚度，因而，上述形成了逻辑电路区与***电路区的栅极氧化层，其中，***电路区的栅极氧化层的厚度较大。然而，研究发现，由于逻辑电路区各晶体管之间采用浅沟槽隔离结构（STI）隔离，浅沟槽隔离结构内的材质一般为起绝缘作用的氧化物，因而在去除逻辑电路区的氧化层时，会对该浅沟槽隔离结构具有一定腐蚀，形成凹槽；此时若腐蚀液的流向为沿垂直对称电路的对称轴时，由于STI腐蚀后凹槽的存在，会对一晶体管的用于形成源的晶圆衬底与另一晶体管的用于形成漏的晶圆衬底施加压应力，或对一晶体管的用于形成漏的晶圆衬底与另一晶体管的用于形成源的晶圆衬底施加压应力，这造成两晶体管制作完毕后，各自晶体管的源漏应力不均等。本方案利用上述规律，湿法去除过程中，控制腐蚀液的流向与所述对称电路的对称轴之间的夹角范围为0度到30度。如此，避免对称电路的两晶体管在垂直对称电路的对称轴方向上上述压应力矢量分量过大，从而实现对称电路的两晶体管源、漏区应力均等，性能得到均等提升。
4）可选方案中，针对3）可选方案，腐蚀液的流向与所述对称电路的对称轴之间的夹角为0度。如此，使得对称电路的两晶体管在垂直对称电路的对称轴方向上上述压应力矢量分量为0，进一步使得对称电路的两晶体管源、漏区应力均等，从而实现对称电路的电学性能得到均等提升。
5）可选方案中，上述对称电路可以为双通道数模转换电路，也可以为电流镜。
6）可选方案中，针对5）可选方案中的电流镜，该电流镜为多倍放大。换言之，同时对三个及其以上的晶体管进行热退火处理或腐蚀液处理，不限于同时对两个晶体管进行上述处理。此外，电流源晶体管与多个电流复制晶体管之间设置哑元，使得源晶体管、电流复制晶体管在热退火过程中，均等程度受周围其它晶体管的影响。
7）上述3）可选方案单独使用，也可以起到使得对称电路的电学性能得到均等提升的作用。
附图说明
图1是本发明一个实施例提供的电性匹配的对称电路的获取方法中的装置结构示意图；
图2是以双通道数模转换电路的源、漏区掺杂离子的激活为例，采用图1所示装置进行的实验验证结果图；
图3是另一种对称电路的结构示意图；
图4至图6是本发明另一个实施例提供的电性匹配的对称电路的获取方法的示意图；
图7是以双通道数模转换电路为例，采用另一个实施例提供的电性匹配的对称电路的获取方法进行的实验验证结果图。
具体实施方式
晶体管制作过程中，多处涉及热退火，例如源、漏区掺杂离子的激活，金属互连结构热应力的释放等等，研究发现，热沿晶圆（例如单晶硅或单晶锗）的晶向方向的传热速率大于沿其它方向的传热速率，本发明利用上述规律，在对具有对称电路的晶圆进行激光热退火时，使得激光束平行晶圆表面，且控制激光束的方向与所述晶圆的晶向的夹角范围为60度到90度，如此，避免在晶圆晶向上上述热量扩散矢量分量过大，从而实现晶圆表面受热均匀，对称电路各器件被均匀加热，性能得到均等提升。
此外，某一芯片要实现一定功能，一般除了对称电路所在的逻辑电路区，还需配合输入/输出电路，上述输入输出电路所在的区域为***电路区，一般来讲，***电路区的晶体管为高压晶体管，因而，***电路区的晶体管的栅极氧化层厚度大于逻辑电路区的晶体管的栅极氧化层厚度，即晶圆表面需形成两种厚度的栅极氧化层（Dual gate oxide）。上述两种厚度的栅极氧化层的一种形成方法为：先在逻辑电路区与***电路区的晶圆表面形成一层厚度均等的氧化层，然后去除逻辑电路区的氧化层，保留***电路区的氧化层，然后，再在逻辑电路区与***电路区的晶圆表面形成一层厚度均等的氧化层，如此，由于***电路区的氧化层为两层氧化层厚度的叠加，逻辑电路区只有第二次所形成的氧化层的厚度，因而，上述形成了逻辑电路区与***电路区的栅极氧化层，其中，***电路区的栅极氧化层的厚度较大。然而，研究发现，由于逻辑电路区各晶体管之间采用浅沟槽隔离结构（STI）隔离，浅沟槽隔离结构内的材质一般为起绝缘作用的氧化物，因而在去除逻辑电路区的氧化层时，会对该浅沟槽隔离结构具有一定腐蚀，形成凹槽；此时若腐蚀液沿垂直对称电路的对称轴流向时，由于STI腐蚀后凹槽的存在，会对一晶体管的用于形成源的晶圆衬底与另一晶体管的用于形成漏的晶圆衬底施加压应力，或对一晶体管的用于形成漏的晶圆衬底与另一晶体管的用于形成源的晶圆衬底施加压应力，这造成两晶体管制作完毕后，各自晶体管的源漏应力不均等。本方案利用上述规律，湿法去除过程中，控制腐蚀液的流向与所述对称电路的对称轴之间的夹角范围为0度到30度。如此，避免对称电路的两晶体管在垂直对称电路的对称轴方向上上述压应力矢量分量过大，从而实现对称电路的两晶体管源、漏区应力均等，性能得到均等提升。
上述两种方法可以单独使用，也可以同时使用，都可改善对称电路的电性匹配性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1所示为一个实施例提供的电性匹配的对称电路的获取方法中的装置结构示意图。参照图1所示，获取方法包括：对具有对称电路的晶圆1进行激光热退火，其中，激光束2平行晶圆1表面，且激光束2的方向与所述晶圆1的晶向11的夹角α范围为60度到90度。
上述激光热退火方法能改善对称电路的电性匹配原理如下：热沿晶圆1（例如单晶硅或单晶锗）的晶向11方向的传热速率大于沿其它方向的传热速率，利用上述规律，在对具有对称电路的晶圆1进行激光热退火时，使得激光束2平行晶圆表面，且控制激光束2的方向与所述晶圆1的晶向11的夹角α越接近90度，越能避免在晶圆晶向上上述热量扩散矢量分量过大，热量大部分或全部沿扩散速率均等的方向，从而晶圆表面受热基本均匀，因而对称电路各器件被均匀加热，电学性能能得到均等提升。
具体地，上述晶圆1中的对称电路为双通道数模转换电路，例如双通道分别为I通道与Q通道，两通道具有共用区域。
上述的激光热退火可以为源、漏区掺杂离子的激活，或金属互连结构热应力的释放等等。
图2为以双通道数模转换电路的源、漏区掺杂离子的激活为例，进行的实验验证结果图。其中，双通道数模转换电路的电性匹配测试方法为：对I通道与Q通道施加同样的电压，测试两通道各自的输出电流。电性匹配率的计算方法为：1-（I通道输出电流-Q通道输出电流）/Q通道输出电流。可以看出，随着激光束2的方向与所述晶圆1的晶向11的夹角α逐渐增大，双通道数模转换电路的电性匹配性能逐渐得到提升，在90度达到顶峰。其中，α范围为60度到90度之间，相对于其它角度，两通道电学性能匹配程度较高，均可作为改善对称电路的激光热退火优选角度。
除了图1所示的双通道数模转换电路，对称电路还可以如图3所示的电流镜。该电流镜一般为多倍放大，图3中显示了一个电流源晶体管31，四个电流复制晶体管32，因而为4倍放大。换言之，同时对三个及其以上的晶体管进行上述方案的激光热退火处理，不限于同时对两个晶体管进行上述处理。此外，电流源晶体管31与多个电流复制晶体管32之间还可以设置哑元33（dummy），使得源晶体管31、电流复制晶体管32在热退火过程中，均等程度受周围其它晶体管的影响。
上述哑元33的设置位置优选使得相邻的源晶体管31、哑元33、每个电流复制晶体管32之间的距离都相等。
在实施过程中，平行晶圆1表面的激光束2优选距离晶圆的距离为1-1.4米。上述距离结合激光束2的角度控制，能进一步提升对称电路的电性匹配性能。
除了上述激光热处理方法，本发明还提供另外一种方案，以提高对称电路的电性匹配性能。
具体地，如图4所示的截面图与图5所示的俯视图，所述对称电路位于晶圆1的逻辑电路区Ⅰ，所述晶圆1还具有***电路区Ⅱ，所述***电路区Ⅱ的晶体管栅极氧化层厚度大于逻辑电路区Ⅰ的晶体管的栅极氧化层厚度；所述获取方法包括：在形成逻辑电路区Ⅰ的栅极氧化层与***电路区Ⅱ的栅极氧化层时，先在逻辑电路区Ⅰ与***电路区Ⅱ的晶圆1表面形成厚度一致的氧化层4，然后遮盖所述***电路区Ⅱ，湿法去除逻辑电路区Ⅰ的所述氧化层4，所述湿法去除过程中，腐蚀液的流向5与所述对称电路的对称轴6之间的夹角β范围为0度到30度。
上述控制腐蚀液流向5能改善对称电路的电性匹配原理如下：某一芯片要实现一定功能，一般除了对称电路所在的逻辑电路区Ⅰ，还需配合输入/输出电路，上述输入输出电路所在的区域为***电路区Ⅱ，一般来讲，***电路区Ⅱ的晶体管为高压晶体管，因而，***电路区Ⅱ的晶体管的栅极氧化层厚度大于逻辑电路区Ⅰ的晶体管的栅极氧化层厚度，即晶圆1表面需形成两种厚度的栅极氧化层。上述两种厚度的栅极氧化层的一种形成方法为：先在逻辑电路区Ⅰ与***电路区Ⅱ的晶圆表面形成一层厚度均等的氧化层4；然后去除逻辑电路区Ⅰ的氧化层4，保留***电路区Ⅱ的氧化层4，上述去除步骤通过在***电路区Ⅱ的氧化层4上遮盖光刻胶等加以保护，然后在晶圆1表面喷入腐蚀液（例如HF酸）湿法腐蚀实现；之后，再在逻辑电路区Ⅰ与***电路区Ⅱ的晶圆1表面形成一层厚度均等的氧化层（未图示），如此，由于***电路区Ⅱ的氧化层为两层氧化层厚度的叠加，逻辑电路区Ⅰ只有第二次所形成的氧化层的厚度，因而，上述形成了逻辑电路区Ⅰ与***电路区Ⅱ的栅极氧化层，其中，***电路区Ⅱ的栅极氧化层的厚度较大。然而，逻辑电路区Ⅰ的晶体管呈对称设置以构成对称电路，即对称电路的对称轴两边至少部分器件为结构完全相同的晶体管，因而一个晶体管的源极与另一个晶体管的源极相邻，或一个晶体管的漏极与另一个晶体管的漏极相邻。
研究发现，由于逻辑电路区Ⅰ各晶体管之间采用浅沟槽隔离结构7（STI）隔离，浅沟槽隔离结构7内的材质一般为起绝缘作用的氧化物，因而在去除逻辑电路区Ⅰ的氧化层4时，会对该浅沟槽隔离结构Ⅰ具有一定腐蚀，形成凹槽71，如图6所示；此时若腐蚀液的流向5为沿垂直对称电路的对称轴6时，由于STI腐蚀后凹槽71的存在，会对一晶体管的用于形成源极12（也可以为漏极）的晶圆1衬底与另一晶体管的用于形成漏极13（也可以为源极）的晶圆1衬底施加压应力；当流向5反向时，会对一晶体管的用于形成漏极14（也可以为源极）的晶圆1衬底与另一晶体管的用于形成源极15（也可以为漏极）的晶圆1衬底施加压应力，这造成两晶体管制作完毕后，各自晶体管的源漏极应力不均等。本方案利用上述规律，湿法去除过程中，控制腐蚀液的流向5与所述对称电路的对称轴6之间的夹角β尽可能小，以尽可能减小对称电路的两晶体管源、漏极在垂直对称电路的对称轴6方向上的压应力矢量分量，从而实现对称电路的两晶体管源、漏极应力均等，使其性能得到均等提升。
为验证上述方案，以对称电路为双通道数模转换电路为例，发明人在一晶圆上制作了1700个上述对称轴方向平行的对称电路，控制腐蚀液的流向5与对称电路的对称轴6夹角β分别为45度，90度，0度，随机四种情况，电性匹配性能测试实验结果分别为沿图7的从左至右顺序所示。其中，按电性匹配性能程度从好至差灰度值逐渐变低（白色为255，黑色为0），即颜色逐渐变深。其中，双通道数模转换电路的电性匹配测试方法为：对I通道与Q通道施加同样的电压，测试两通道各自的输出电流。电性匹配率的计算方法为：1-（I通道输出电流-Q通道输出电流）/Q通道输出电流。电性匹配率越高，电性匹配性能越好。可以看出，采用腐蚀液的流向5与对称电路的对称轴6夹角β为0度处理对称电路时，所统计的结果电性匹配性能最佳，不符合要求的对称电路最少。实验发现，具体实施过程中，上述夹角β的范围为0度到30度，可以基本符合对称电路的电性匹配性能要求。
可以理解的是，上述控制腐蚀液流向的方法也可以用于电流镜这种对称电路，所述电流镜为多倍放大时，电流源晶体管与每个电流复制晶体管呈对称。由于电流源晶体管与每个电流复制晶体管形成的对称轴都平行，因而可以同时对三个及其以上的晶体管进行腐蚀液处理，不限于同时对两个晶体管进行上述处理。
一个实施例中，结合使用上述控制腐蚀液流向的方案处理对称电路的栅极氧化层与控制激光热退火中的激光束方向与晶圆晶向之间的夹角大小。上述两种方法无先后顺序，可以根据工艺需要进行选择。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种电性匹配的对称电路的获取方法，其特征在于，包括：对具有对称电路的晶圆进行激光热退火，其中，激光束平行晶圆表面，且激光束的方向与所述晶圆的晶向的夹角范围为60度到90度；
所述对称电路位于晶圆的逻辑电路区，所述晶圆还具有***电路区，所述***电路区的晶体管栅极氧化层厚度大于逻辑电路区的晶体管的栅极氧化层厚度；所述获取方法还包括：在形成逻辑电路区的栅极氧化层与***电路区的栅极氧化层时，先在逻辑电路区与***电路区的晶圆表面形成厚度一致的氧化层，然后遮盖所述***电路区，湿法去除逻辑电路区的所述氧化层，所述湿法去除过程中，腐蚀液的流向与所述对称电路的对称轴之间的夹角范围为0度到30度；然后，在所述逻辑电路区与所述***电路区的晶圆表面形成一层厚度均等的氧化层。
2.根据权利要求1所述的电性匹配的对称电路的获取方法，其特征在于，所述激光束的方向与所述晶圆的晶向的夹角为90度。
3.根据权利要求1所述的电性匹配的对称电路的获取方法，其特征在于，所述湿法去除过程中，腐蚀液的流向与所述对称电路的对称轴之间的夹角为0度。
4.根据权利要求1所述的电性匹配的对称电路的获取方法，其特征在于，所述对称电路为双通道数模转换电路或电流镜。
5.根据权利要求4所述的电性匹配的对称电路的获取方法，其特征在于，当所述对称电路为电流镜时，所述电流镜为多倍放大，电流源晶体管与多个电流复制晶体管之间设置哑元。
6.一种电性匹配的对称电路的获取方法，其特征在于，所述对称电路位于晶圆的逻辑电路区，所述晶圆还具有***电路区，所述***电路区的晶体管栅极氧化层厚度大于逻辑电路区的晶体管的栅极氧化层厚度；所述获取方法包括：在形成逻辑电路区的栅极氧化层与***电路区的栅极氧化层时，先在逻辑电路区与***电路区的晶圆表面形成厚度一致的氧化层，然后遮盖所述***电路区，湿法去除逻辑电路区的所述氧化层，所述湿法去除过程中，腐蚀液的流向与所述对称电路的对称轴之间的夹角范围为0度到30度；然后，在所述逻辑电路区与所述***电路区的晶圆表面形成一层厚度均等的氧化层。
7.根据权利要求6所述的电性匹配的对称电路的获取方法，其特征在于，所述湿法去除过程中，腐蚀液的流向与所述对称电路的对称轴之间的夹角为0度。
8.根据权利要求6或7所述的电性匹配的对称电路的获取方法，其特征在于，所述对称电路为双通道数模转换电路或电流镜。
9.根据权利要求8所述的电性匹配的对称电路的获取方法，其特征在于，当所述对称电路为电流镜时，所述电流镜为多倍放大。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310616533.8A CN104681405B (zh) | 2013-11-27 | 2013-11-27 | 电性匹配的对称电路的获取方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310616533.8A CN104681405B (zh) | 2013-11-27 | 2013-11-27 | 电性匹配的对称电路的获取方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104681405A CN104681405A (zh) | 2015-06-03 |
| CN104681405B true CN104681405B (zh) | 2019-03-12 |
Family
ID=53316303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310616533.8A Active CN104681405B (zh) | 2013-11-27 | 2013-11-27 | 电性匹配的对称电路的获取方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104681405B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4482395A (en) * | 1980-02-01 | 1984-11-13 | Ushio Denki Kabushikikaisha | Semiconductor annealing device |
| CN1267917A (zh) * | 1994-12-15 | 2000-09-27 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN1845296A (zh) * | 2005-04-08 | 2006-10-11 | 中国科学院半导体研究所 | 一种利用激光对准晶片晶向的方法及装置 |
| CN101866842A (zh) * | 2010-05-07 | 2010-10-20 | 武汉理工大学 | 硅基三维结构磁场辅助电化学腐蚀的方法 |
| CN102097318A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
| CN102169815A (zh) * | 2011-03-09 | 2011-08-31 | 清华大学 | 一种高产率的真空激光处理装置及处理方法 |
| CN102315108A (zh) * | 2011-09-15 | 2012-01-11 | 清华大学 | 一种用于复杂结构半导体器件的激光退火方法 |
| JP2013074246A (ja) * | 2011-09-29 | 2013-04-22 | Sumitomo Heavy Ind Ltd | レーザアニール装置、レーザアニール方法、及び、ステージ |
-
2013
- 2013-11-27 CN CN201310616533.8A patent/CN104681405B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4482395A (en) * | 1980-02-01 | 1984-11-13 | Ushio Denki Kabushikikaisha | Semiconductor annealing device |
| CN1267917A (zh) * | 1994-12-15 | 2000-09-27 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN1845296A (zh) * | 2005-04-08 | 2006-10-11 | 中国科学院半导体研究所 | 一种利用激光对准晶片晶向的方法及装置 |
| CN102097318A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
| CN101866842A (zh) * | 2010-05-07 | 2010-10-20 | 武汉理工大学 | 硅基三维结构磁场辅助电化学腐蚀的方法 |
| CN102169815A (zh) * | 2011-03-09 | 2011-08-31 | 清华大学 | 一种高产率的真空激光处理装置及处理方法 |
| CN102315108A (zh) * | 2011-09-15 | 2012-01-11 | 清华大学 | 一种用于复杂结构半导体器件的激光退火方法 |
| JP2013074246A (ja) * | 2011-09-29 | 2013-04-22 | Sumitomo Heavy Ind Ltd | レーザアニール装置、レーザアニール方法、及び、ステージ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104681405A (zh) | 2015-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9647085B2 (en) | CMOS device with double-sided terminals and method of making the same | |
| US20150132922A1 (en) | Ion reduced, ion cut-formed three-dimensional (3d) integrated circuits (ic) (3dics), and related methods and systems | |
| US9576914B2 (en) | Inducing device variation for security applications | |
| EP2965359A1 (en) | Monolithic three dimensional integration of semiconductor integrated circuits | |
| TW201351654A (zh) | 場效電晶體結構及其製造方法 | |
| US9466729B1 (en) | Etch stop region based fabrication of bonded semiconductor structures | |
| CN103681355A (zh) | 制备准soi源漏场效应晶体管器件的方法 | |
| CN105448984B (zh) | 一种FinFET及其制备方法 | |
| CN106158957B (zh) | 横向扩散金属氧化物半导体场效应管及其制造方法 | |
| CN103227111B (zh) | 半导体器件的制造方法 | |
| US9490315B2 (en) | Power semiconductor device and method of fabricating the same and cutoff ring | |
| US9947538B2 (en) | Semiconductor device manufacturing method including heat treatment | |
| CN103700631A (zh) | 无结mos fet器件的制备方法 | |
| CN104681405B (zh) | 电性匹配的对称电路的获取方法 | |
| CN106971977B (zh) | 半导体装置及其制造方法 | |
| CN104599972B (zh) | 一种半导体器件及其形成方法 | |
| US20150303246A1 (en) | Systems and methods for fabricating a polycrystaline semiconductor resistor on a semiconductor substrate | |
| US10068966B2 (en) | Semiconductor channel-stop layer and method of manufacturing the same | |
| CN103928348A (zh) | 双栅极的分离方法 | |
| CN108470680A (zh) | 半导体结构的制作方法 | |
| JPH04186746A (ja) | 半導体装置およびその製造方法 | |
| CN102194684B (zh) | 栅极介质层制造方法 | |
| US20170125397A1 (en) | Semiconductor device and related manufacturing method | |
| TW201611095A (zh) | 具有自對準背側特徵之半導體裝置 | |
| CN105529322B (zh) | 化学机械抛光工艺后光刻对准标记的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |