CN104572562A - 用于高速串行通信中的时钟发生的***和方法 - Google Patents

用于高速串行通信中的时钟发生的***和方法 Download PDF

Info

Publication number
CN104572562A
CN104572562A CN201410573687.8A CN201410573687A CN104572562A CN 104572562 A CN104572562 A CN 104572562A CN 201410573687 A CN201410573687 A CN 201410573687A CN 104572562 A CN104572562 A CN 104572562A
Authority
CN
China
Prior art keywords
phase place
oscillator
clock
clock signal
transmission system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410573687.8A
Other languages
English (en)
Other versions
CN104572562B (zh
Inventor
M·R·埃里奥特
B·P·杰弗里斯
M·D·科尼
J·H·曼森
A·Z·皮特森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Global ULC
Analog Devices International ULC
Original Assignee
Analog Devices Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Technology filed Critical Analog Devices Technology
Publication of CN104572562A publication Critical patent/CN104572562A/zh
Application granted granted Critical
Publication of CN104572562B publication Critical patent/CN104572562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明涉及用于高速串行通信中的时钟发生的***和方法。一种传输***可包括振荡器、并串行转换器和驱动器。振荡器可产生至少两个时钟信号。并串行转换器可根据该至少两个时钟信号和数据的多个通道来调制多个数据流。驱动器可接收多个数据流并且将多个数据流组合成单个输出数据流，其中单个输出数据流的时钟频率高于该至少两个时钟信号中的每个的频率。

Description

用于高速串行通信中的时钟发生的***和方法
背景技术
串行发送器允许在给定通道上逐比特地依次发送数据。由于快速数据转换通常是必要的，高速串行发送器必须被实现成实现了各种速度要求。例如，串行发送器可包括处于一个级中的驱动器组件之后的另一个级中的并串行转换器。构建并串行转换器的常见实现方式可以是通过多路复用器对进行诸如半速比特流之类部分流比特流的组合以实现全速比特流。然而，串行发送器的速度受到并串行转换器和驱动器组件的实现方式的影响，这是因为串行发送器的速度受制于对电路的实现方式及设计的选择。并串行转换器可产生全速时钟信号，该全速时钟信号被转换成用于对两个半速比特流进行并串行转换的两个半速时钟信号。传输速度随着科技的发展而得到提高，而并串行转换器中的全速时钟信号的产生变成了性能瓶颈。
由此，本领域中仍期望一种能够克服其各个组件的速度限制的高速串行发送器。本领域中还仍期望一种有效的、高速的电流模式驱动器，其能够在更低的功率下操作的同时在单个级中组合驱动器和多路复用功能。
附图说明
图1图示出根据实施例的示例性传输***。
图2图示出根据实施例的示例性传输***。
图3图示出根据实施例的示例性调节器。
图4图示出根据实施例的示例性XOR门。
图5图示出根据实施例的示例性XNOR门。
图6图示出根据实施例的示例性方法。
具体实施方式
图1图示出根据实施例的示例性传输***100。根据实施例，传输***100可包括振荡器110、并串行转换器120和驱动器130。振荡器110可产生至少两个时钟信号(例如I和Q)。并串行转换器120可根据该至少两个时钟信号和多个通道(例如分别为D1和D2)来调制多个数据流(例如S1和S2)。驱动器130可接收多个数据流并将其组合成单个输出数据流，其中该单个输出数据流的时钟频率高于该至少两个时钟信号中的每个的频率。
根据实施例，传输***100可包括补偿器112，其可包含在振荡器110中。并串行转换器120可根据该至少两个时钟信号和多个通道(例如分别为D1和D2)来调制多个数据流(例如S1和S2)，例如，通过利用时钟信号I根据来自通道D1的数据对数据流S1重新采样，以及利用时钟信号Q根据来自通道D2的数据对数据流S2重新采样。
时钟信号I和Q每个都可包括一对相反的时钟信号，例如，I可包括相反的时钟信号i和ib，Q可包括相反的时钟信号q和qb。时钟信号I和Q可正交或彼此成90度相差。例如，q可以是比i早或晚90度的时钟信号，而且qb可以是比ib早或晚90度的时钟信号。利用这些半时钟频率时钟信号，数据流S1和S2也可处于半时钟频率，但是S1和S2可彼此正交(彼此成90度相差)。S1和S2可被看作是正交信号。
根据实施例，例如，通过利用XOR类逻辑门和诸如功率放大器之类的其它组件对数据流S1和S2进行XOR操作以得到输出，驱动器130可将正交的数据流(例如S1和S2)组合成全时钟频率输出数据流。
根据实施例，振荡器110可包括配置在锁相环(PLL)中的环振荡器电路，以产生时钟信号I和Q，时钟信号I和Q可正交或彼此成90度相差。可替换地，振荡器110可包括其它配置，例如延迟锁相环(DLL)，以产生时钟信号I和Q，时钟信号I和Q可正交或彼此成90度相差。实现类似的I和Q时钟信号的振荡器110的各种实施方式是可行的。
根据实施例，补偿器112可调节时钟信号I和Q以补偿任意相位误差来保持时钟信号I和Q彼此正交。PLL可基于例如配置成通过设计产生正交时钟信号的多级压控振荡器(VCO)架构。例如，在其中每个级包括差分反相器的四级差分VCO中，反相器的四个级可形成一个环以在受控的时钟频率下振荡。反相器的四个级可被调谐以调节振荡时钟频率。可针对正交时钟信号I和Q(具有90度的时钟频率相移)抽取该环。通过该配置，正交时钟信号可直接由PLL配置的振荡器产生，并且被传递至并串行转换器120。
在上述配置中，传输***100中产生并使用的时钟信号仅仅包括半时钟频率信号(包含数据流)，以在驱动器130中的全时钟速度下产生最终输出。因此，精确度、噪声性能和功率性能可被改善。
图2图示出示例性传输***200。根据实施例，传输***200可包括振荡器210、并串行转换器220和驱动器230，类似于图1中的***100。振荡器210可包括补偿器212和压控振荡器(VCO)214。
VCO 214可包括环振荡器电路。
补偿器212可包括调节器213.1和213.2以调节时钟信号I和Q的相位。时钟信号I和Q可被连接至XOR门215和XNOR门216的输入以产生正好彼此相反的输出。随后，XOR门215和XNOR门216的输出被馈入低通滤波器，例如所示的那样包括电阻器217.1和217.2和电容器218以及放大器219。放大器219可产生过滤的电压作为调节器213.1的控制信号CTRL.1。如果时钟信号I和Q未对齐成彼此正交，该反馈控制回路可使得CTRL.1增大或减小以通过调节器213.1调节时钟信号I的延迟。此外，调节器213.2可根据控制信号CTRL.2使得时钟信号Q延迟，控制信号CTRL.2可由类似于CTRL.1的另一反馈回路产生，或者可固定至特定电压水平。
在图2中的上述配置中，即使从VCO 214产生的时钟信号未对齐为彼此正交，补偿器212可补偿并调节时钟信号成正交，随后将调节后的时钟信号馈入至并串行转换器220.
时钟信号需要在***维度上精确，因为上升沿和下降沿将控制输出质量。时钟信号的一个潜在问题是相对于期望的90度的任意相位不对齐可能会在输出上导致周期性的抖动噪声。当振荡器更远离输出驱动器时，这可能更严重。因此，可在***和/或硅片级上更接近并串行转换器和驱动器布置的补偿器212可被用来补偿并串行转换器和驱动器附近的任意相位不对齐以产生最对齐的正交时钟信号I和Q.
图3图示出根据实施例的示例性调节器300。调节器300可被用作图2中的调节器213.1或调节器213.2。调节器300可包括差分放大器电路，其中电阻器302.1和晶体管304.1形成第一分支，电阻器302.2和晶体管304.2形成第二分支。电阻器302.1和302.2可被连接至电压电源VCC，而且每个经由电容器306.1和306.2连接至各个相反的输出OUT和OUTB。晶体管304.1和304.2可接收它们的门上的各个相反的输入IN和INB。
调节器300可包括电流源控制晶体管(例如308.1和308.2)。至少一个电流源控制晶体管(例如308.2)可连接至门上的控制信号CTRL。其它电流源控制晶体管(例如308.1)可连接至门上的预设的控制信号。在该配置中，通过改变控制信号CTRL的电压水平，晶体管304.1和304.2的公共电流可增大或减小，这继而调节了用于通过调节器300传播信号IN和INB以输出OUT和OUTB的延迟。
根据实施例，IN和INB可被连接至时钟信号I的未调节版本的i和ib，或连接至时钟信号Q的未调节版本的q和qb。OUT和OUTB可变成时钟信号I的调节版本的i和ib，或者时钟信号Q的调节版本的q和qb。CTRL可被连接至图2中的CTRL.1或CTRL.2。
根据上述配置，传输***可具有下述优势：
A)来自传输***的随机噪声可由来自PLL内的VCO的噪声支配。在高速串行通信标准(例如JESD204B)中，随机噪声(随机抖动)必须很低(在8Gbps的数据速率下，一般<1ps抖动)。在0.18um CMOS工艺中，例如，为了满足高速以及低噪声的要求，VCO设计变得非常有挑战性。高速的目标要求非常小的器件，但是低噪声的目标要求VCO中的大器件以抑制噪声。通过使得传输***中的最大频率减半，速度和噪声要求被满足。
B)由于自然的正交时钟信号发生中的更低的时钟频率，所以可能更容易设计PLL和振荡器。
C)PLL和振荡器以及传输***中的时钟信号分布/传输电路所需的更低的功率，这是由于更低的时钟频率。
图4图示出根据实施例的示例性XOR门。所示的XOR门包括多个PMOS和NMOS晶体管，接收时钟信号I和Q的i和ib以及时钟信号Q的qb，以产生XOR_OUT。
图5图示出根据实施例的示例性XNOR门。所示的XNOR门包括多个PMOS和NMOS晶体管，接收时钟信号I和Q的i和ib以及时钟信号Q的qb，以产生XNOR_OUT，其可与XOR_OUT相反。
图6图示出根据实施例的示例性方法600。
在块610，振荡器110可产生至少两个时钟信号(例如I和Q)。
在块620，并串行转换器120可根据该至少两个时钟信号和多个通道(例如分别为D1和D2)调节多个数据流(例如S1和S2)。
在块630，驱动器130可接收多个数据流并将其组合成单个输出数据流，其中单个输出数据流的时钟频率高于该至少两个时钟信号中的每个的频率。
应该理解的是，本发明并不局限于上述特定实施方式，而且其中存在冲突分配的任意数量的场合和实施例可被解决。
虽然已经参考多个示例实施例描述了本发明，应该理解的是已经使用的词汇是说明和解释的词汇，而不是限制的词汇。可以在不脱离当前陈述的或修改的权利要求的范围的情况下做出改变，而不脱离它的方面内的公开的范围和精神。虽然已经参考具体方式、材料和实施例描述了本发明，但是本发明并不限于具体公开；实际上本发明扩展到所附权利要求范围内的所有功能等同的结构、方法和用途。
本发明的说明书描述了可参考标准和协议实现在具体实施例中的组件和功能，本发明并不限于该标准和协议。这些标准周期性地被更快或更有效的具有基本上相同的功能的等同物淘汰。由此，具有相同或类似功能的替换标准和协议被看作是其等同物。
所述实施例的说明旨在提供对各种实施例的总体理解。说明不是用作对采样在此描述的设备或方法的设备和***的元素和特征的完整解释。在阅读本说明书之后，多个其它实施例对于本领域技术任意来说变得明显。其它实施例可被采样并且可从公开文本中得到，由此在不脱离本发明的范围的情况下可以在结构上和逻辑上做出替换和变化。此外，图示仅仅是代表性的而不是被按比例绘制。图示中的特定比例可能被放大，而其它比例可被最小化。由此，公开和附图被认为是示意性的而不是限制性的。
在此，仅仅出于方便的原因而不是主动地将本申请的范围限定至任意具体公开或发明构思，本发明的一个或多个实施例可单独地和/或集合地被指为术语“公开”。而且，虽然在此已经图示并描述了具体实施例，应该理解的是，用于实现相同或类似目的的任意后续布置可被替换用于所示的具体实施例。本发明旨在覆盖各种实施例的任意及所有后续调整或变化。在阅读本说明书之后，上述实施例的组合以及在此未具体描述的其它实施例对于本领域技术任意来说变得明显。
此外，在前面的具体实施例中，各种特征可组合在一起或在单个实施例中被描述以简化本发明的描述。本发明不应该被解释为反映了这样的意图，即请求保护的实施例要求比每个权利要求中清楚地表述的特征更多的特征。实际上，如所附权利要求所反映，本发明的主题可被指导为少于任意所公开的实施例的所有特征。因此，所附权利要求被并入说明书，其中每个权利要求单独地限定了所要求保护的主题。
上述公开的主题应该被看作是示意性的而不是限制性的，而且所附权利要求旨在覆盖落入本发明的真实精神和范围内的所有修改、改进和其它实施例。因此，在法律允许的最大程度上，本发明的范围由所附权利要求及其等价形式的最宽的可允许的解释来确定，而且不被前述详细说明所限制或局限。

Claims (20)

1.一种传输***，包括：
振荡器，用于产生至少两个时钟信号；
并串行转换器，用于根据该至少两个时钟信号和数据的多个通道来调制多个数据流；以及
驱动器，用于接收多个数据流并且将多个数据流组合成单个输出数据流，
其中单个输出数据流的时钟频率高于该至少两个时钟信号中的每个的频率。
2.根据权利要求1所述的传输***，其中振荡器包括VCO，用于产生在相位上彼此正交的两个时钟信号。
3.根据权利要求1所述的传输***，其中振荡器包括PLL。
4.根据权利要求1所述的传输***，其中振荡器包括在相位上彼此正交的至少两个时钟信号的时钟频率下振荡的环振荡器。
5.根据权利要求1所述的传输***，其中振荡器包括补偿器，用于调节时钟信号中的至少一个的相位将使得该至少两个时钟信号对齐成在相位上彼此正交。
6.根据权利要求5所述的传输***，其中补偿器至少包括调节器，用于根据控制信号调节时钟信号中的至少一个的相位。
7.根据权利要求5所述的传输***，其中补偿器至少包括调节器，用于调节时钟信号中的至少一个的相位。
8.根据权利要求5所述的传输***，其中补偿器至少包括感测电路，用于根据时钟信号的相位产生控制信号以控制调节器来调节时钟信号中的至少一个的相位。
9.根据权利要求8所述的传输***，其中感测电路包括XOR门、XNOR门和低通滤波器中的至少一个。
10.根据权利要求5所述的传输***，其中驱动器包括XOR门，用于对多个数据流进行组合以产生单个输出数据流。
11.一种方法，包括：
通过振荡器产生至少两个时钟信号；
通过并串行转换器根据该至少两个时钟信号和数据的多个通道来调制多个数据流；以及
通过驱动器接收多个数据流并且将多个数据流组合成单个输出数据流，
其中单个输出数据流的时钟频率高于该至少两个时钟信号中的每个的频率。
12.根据权利要求11所述的方法，其中振荡器包括VCO，用于产生在相位上彼此正交的两个时钟信号。
13.根据权利要求11所述的方法，其中振荡器包括PLL。
14.根据权利要求11所述的方法，其中振荡器包括在相位上彼此正交的至少两个时钟信号的时钟频率下振荡的环振荡器。
15.根据权利要求11所述的方法，其中振荡器包括补偿器，用于调节时钟信号中的至少一个的相位将使得该至少两个时钟信号对齐成在相位上彼此正交。
16.根据权利要求15所述的方法，其中补偿器至少包括调节器，用于根据控制信号调节时钟信号中的至少一个的相位。
17.根据权利要求15所述的方法，其中补偿器至少包括调节器，用于调节时钟信号中的至少一个的相位。
18.根据权利要求15所述的方法，其中补偿器至少包括感测电路，用于根据时钟信号的相位产生控制信号以控制调节器来调节时钟信号中的至少一个的相位。
19.根据权利要求18所述的方法，其中感测电路包括XOR门、XNOR门和低通滤波器中的至少一个。
20.根据权利要求11所述的方法，其中驱动器包括XOR门，用于对多个数据流进行组合以产生单个输出数据流。
CN201410573687.8A 2013-10-24 2014-10-24 用于高速串行通信中的时钟发生的***和方法 Active CN104572562B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/062,368 2013-10-24
US14/062,368 US8854096B1 (en) 2013-10-24 2013-10-24 System and method of clock generation in high speed serial communication

Publications (2)

Publication Number Publication Date
CN104572562A true CN104572562A (zh) 2015-04-29
CN104572562B CN104572562B (zh) 2018-08-10

Family

ID=51626949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410573687.8A Active CN104572562B (zh) 2013-10-24 2014-10-24 用于高速串行通信中的时钟发生的***和方法

Country Status (3)

Country Link
US (1) US8854096B1 (zh)
EP (1) EP2866348B1 (zh)
CN (1) CN104572562B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107590093A (zh) * 2017-09-15 2018-01-16 中国科学院长春光学精密机械与物理研究所 一种基于可变相位时钟模块的异步图像数据接收方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1486534A (zh) * 2001-01-16 2004-03-31 �Ҵ���˾ 具有相位旋转器的锁相环
US20050093591A1 (en) * 2003-10-29 2005-05-05 International Business Machines Corporation Semidigital delay-locked loop using an analog-based finite state machine
US20060067452A1 (en) * 2004-09-24 2006-03-30 Intel Corporation Clock and data recovery circuit
US7307558B1 (en) * 2005-12-20 2007-12-11 National Semiconductor Corporation Dual shift register data serializer
US7821343B1 (en) * 2008-08-27 2010-10-26 Altera Corporation Transmitter with multiple phase locked loops
CN102023945A (zh) * 2009-09-22 2011-04-20 鸿富锦精密工业（深圳）有限公司 基于串行***设备接口总线的设备及其数据传输方法
CN102594337A (zh) * 2010-12-17 2012-07-18 Nxp股份有限公司 多相位时钟和数据恢复***

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530377A (en) * 1995-07-05 1996-06-25 International Business Machines Corporation Method and apparatus for active termination of a line driver/receiver
JP4623546B2 (ja) * 2003-05-30 2011-02-02 株式会社リコー 電圧制御発振器、ｐｌｌ回路、パルス変調信号生成回路、半導体レーザ変調装置及び画像形成装置
US8432954B2 (en) * 2006-09-01 2013-04-30 Semtech Canada Inc. Video serializer/deserializer having selectable multi-lane serial interface
US7719334B2 (en) * 2008-05-28 2010-05-18 Micron Technology, Inc. Apparatus and method for multi-phase clock generation
US8242802B2 (en) * 2009-04-14 2012-08-14 Via Technologies, Inc. Location-based bus termination for multi-core processors
US8626474B2 (en) * 2010-04-19 2014-01-07 Altera Corporation Simulation tool for high-speed communications links
JP2012175172A (ja) * 2011-02-17 2012-09-10 Sony Corp 信号処理装置、及び、信号処理方法
US8832487B2 (en) * 2011-06-28 2014-09-09 Microsoft Corporation High-speed I/O data system
US8547134B1 (en) * 2012-07-24 2013-10-01 Analog Devices, Inc. Architecture for high speed serial transmitter

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1486534A (zh) * 2001-01-16 2004-03-31 �Ҵ���˾ 具有相位旋转器的锁相环
US20050093591A1 (en) * 2003-10-29 2005-05-05 International Business Machines Corporation Semidigital delay-locked loop using an analog-based finite state machine
US20060067452A1 (en) * 2004-09-24 2006-03-30 Intel Corporation Clock and data recovery circuit
US7307558B1 (en) * 2005-12-20 2007-12-11 National Semiconductor Corporation Dual shift register data serializer
US7821343B1 (en) * 2008-08-27 2010-10-26 Altera Corporation Transmitter with multiple phase locked loops
CN102023945A (zh) * 2009-09-22 2011-04-20 鸿富锦精密工业（深圳）有限公司 基于串行***设备接口总线的设备及其数据传输方法
CN102594337A (zh) * 2010-12-17 2012-07-18 Nxp股份有限公司 多相位时钟和数据恢复***

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107590093A (zh) * 2017-09-15 2018-01-16 中国科学院长春光学精密机械与物理研究所 一种基于可变相位时钟模块的异步图像数据接收方法
CN107590093B (zh) * 2017-09-15 2020-05-05 中国科学院长春光学精密机械与物理研究所 一种基于可变相位时钟模块的异步图像数据接收方法

Also Published As

Publication number Publication date
CN104572562B (zh) 2018-08-10
EP2866348B1 (en) 2019-04-24
US8854096B1 (en) 2014-10-07
EP2866348A1 (en) 2015-04-29

Similar Documents

Publication Publication Date Title
US8238508B2 (en) Clock extraction device with digital phase lock, requiring no external control
US8081706B2 (en) Lane-to-lane skew reduction in multi-channel, high-speed, transceiver circuitry
JP5022575B2 (ja) クロック信号復元のための回路及び方法
US7545188B1 (en) Multiphase clock generator
US7321269B2 (en) High frequency ring oscillator with feed-forward paths
JP5090324B2 (ja) 非常に高い周波数で動作するデュアル・モジューラス・プリスケーラ回路
US9608523B1 (en) Regulator, serializer, deserializer, serializer/deserializer circuit, and method of controlling the same
CN101291148A (zh) 用于可编程逻辑集成电路器件的低功率收发器结构
US8229053B2 (en) Low-jitter spread-spectrum clock generator
US6259295B1 (en) Variable phase shifting clock generator
CN104052504A (zh) 低功率无电流模式逻辑的发射机结构
US7095816B2 (en) Clock/data recovery circuit
US7983361B2 (en) Clock data recovery circuit
JP2006166049A (ja) スペクトラム拡散クロック発生装置
JP2947937B2 (ja) クロック信号の形成方法および形成回路
US9300304B2 (en) Self-biased delay locked loop with delay linearization
CN104572562A (zh) 用于高速串行通信中的时钟发生的***和方法
US10483989B2 (en) Phase-locked loop, phase-locking method, and communication unit
US9742413B2 (en) Electronic device and information processing apparatus
JP2004208152A (ja) 遅延回路
US20040240599A1 (en) Half-rate clock and data recovery circuit
KR20010084970A (ko) 클럭동기회로 및 내부전압회로를 갖는 반도체회로 및 장치
US9203601B2 (en) CDR circuit and serial communication interface circuit
KR100990610B1 (ko) 위상 검출기
KR20140117938A (ko) 링형 전압 제어 발진기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Limerick

Patentee after: Analog Devices Global Unlimited Co.

Address before: Bermuda (UK) Hamilton

Patentee before: Analog Devices Global

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210727

Address after: Limerick

Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Limerick

Patentee before: Analog Devices Global Unlimited Co.