CN104571240B - 一种高精度带隙基准电压源 - Google Patents
一种高精度带隙基准电压源 Download PDFInfo
- Publication number
- CN104571240B CN104571240B CN201310465689.0A CN201310465689A CN104571240B CN 104571240 B CN104571240 B CN 104571240B CN 201310465689 A CN201310465689 A CN 201310465689A CN 104571240 B CN104571240 B CN 104571240B
- Authority
- CN
- China
- Prior art keywords
- pmos
- nmos tube
- resistance
- voltage
- pnp triode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
一种高精度带隙基准电压源。它由运算放大器OP,多个PMOS管PM与多个NMOS管NM及多个PNP三极管Q以及若干个电阻R连接组成,采用在正负温度区间内分别实行温度补偿的方法,分别在电阻和三极管上用NMOS管分流电流实现这一目的,通过在运算放大器OP和电源VCC之间引入负反馈以提高带隙基准电压源的电压抑制比,从而是带隙基准电压源获得高精度基准电压;在‑40‑120℃温度范围内具有8.20ppm/℃以下的温度系数和在低频下具83.0dB的电源电压抑制比,可广泛用于要求提供高精度参考电位的民用或军用集成电路中。
Description
技术领域:
本发明属于集成电路中的带隙基准电压源领域。
背景技术:
带隙基准电压源是诸多芯片的重要组成电路之一,在需要高精度参考电位的场合有很多应用,比如:比较器、ADC和DAC等,其性能的好坏对芯片性能有很大影响。衡量带隙基准电压源性能的主要指标是温度系数和电源电压抑制比,随着技术的发展和应用的更加苛刻,带隙基准电压源的高精度性能指标要求越来越高。
现有的传统带隙基准电压源的电路结构如图2所示,它多采用一阶温度补偿方式,它是由第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、运算放大器OP1、第五PNP三级管Q5、第六PNP三级管Q6、第七PNP三级管Q7、第五电阻R5、第六电阻R6以及电源VCC1和接地端GND1、基准电压输出端Vref1连接成带隙基准电压源。这种结构很难在民用(-20-85℃)和军用(-40-120℃)的应用场合下达到10ppm/℃以下的温度系数,并且其电源电压抑制比特性也不理想。
发明内容:
为了克服现有传统带隙基准电压源的温度系数和电源电压抑制比不能满足高精度应用场合要求的不足之处,本发明提出了一种高精度带隙准电压源,参见附图1,它由正温度系数产生电路1、正温度系数补偿电压产生电路2、基准电压输出电路3连接构成;由运算放大器OP、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第一NMOS管NM1、第一PNP三级管Q1、第二PNP三级管Q2、第一电阻R1、第二电阻R2、电源VCC、接地GND连接成正温度系数电流产生电路1;第四PMOS管PM4、第五PMOS管PM5、第二NMOS管NM2、第三NMOS管NM3、第三PNP三级管Q3、第三电阻R3连接成正温度系数补偿电流产生电路2;由第六PMOS管PM6、第七PMOS管PM7、第四NMOS管NM4、第五NMOS管NM5、第四个PNP三级管Q4、、第四电阻R4、基准电压输出端Vref连接成基准电压输出电路;上述三个电路之间的连接是:第一PMOS管PM1至第七PMOS管PM7的电源供接至电源VCC;第三PMOS管PM3至第七PMOS管PM7的栅极相共接;第一PNP三级管Q1至第四个PNP三级管Q4的基极、发射极相共接;正温度系数补偿电流产生电路中的第五PMOS管PM5的漏极与第二NMOS管NM2的栅极及第二电阻R2的共接点连接至基准电路输出电路3中的第四NMOS管NM4的栅极。
本发明一种高精度带隙基准电压源的优点是提高了电源电压抑制比,改善了温度系数,适用于高精度要求的场合。
附图说明:
图1是本发明一种高精度带隙基准电压源电路结构图
图2是现有技术传统的带隙基准电压源电路结构图
具体实施例:发明结合具体实施例参见附图进一步说明如下:
一种高精度带隙基准电压源电路结构如图1所示,它由如下几部分构成:由正温度系数电流产生电路1、正温度系数补偿电压产生电路2以及基准输出支路电路3组成。
正温度系数电流产生电路1由运算放大器OP,第一PMOS管PM1、第二PMOS管PM2,第一NMOS管NM1,第一PNP三极管Q1、第二PNP三极管Q2和第一电阻R1、第二电阻R2连接构成;第一PNP管Q1和第二PNP管Q2的基级均接地,以二极管方式连接,运放通过负反馈作用使A、B两点的电位相等,在第一电阻R1上产生正温度系数电压,进而产生正温度系数电流通过PMOS电流镜复制到其他支路做温度补偿之用;为了改善传统带隙基准源电源电压抑制比的不足,引入了第一NMOS管NM1和第一PMOS管PM1构成的有源负载反相放大器和第二电阻R2构成的负反馈环路来抑制电源电压的波动的影响;第一NMOS管NM1的栅极接在运算放大器OP的输出端,漏极接在第一PMOS管PM1的漏极,第一PMOS管PM1管的栅、漏共极连接于PMOS管电流镜对PM2、PM3的栅极,第二电阻R2接在第一电阻R1 和第二PMOS管PM2之间;该反馈环路的工作机理如下:当电源电压发生了改变,比如电源电压增大时,这回会引起PMOS电流镜支路的电流也增大,而A点的电位变化会因第一电阻R1的存在而大于B点,运算放大器的输出会因此而下降第一NMOS管NM1和第一PMOS管PM1组成的反相放大器之后会使第一PM1和第三PM3管的栅极电位随之升高,栅源电压的下降使支路电流也减小,实现了电源电压波动的负反馈过程,同时其强度也由于第二电阻R2的引入而变得可以灵活调节,避免了出现负反馈强度过强或过弱的问题,以上措施大大提高了带隙基准源的电源电压抑制比。
正温度系数补偿电压产生电路2和基准输出支路电路3构成了本带隙基准电压源的温度补偿核心部分。正温度系数补偿电压产生电路由第四、第五PMOS管PM4、PM5,第二至第三NMOS管NM2、NM3,第三电阻R3,第三PNP三极管Q3组成;其中,第二NMOS管NM2的漏极和源极分别接在第二电阻R3的两端,栅极接在第五PMOS管PM5和第三电阻R3之间,第二NMOS管NM2的作用是分流流过第三电阻R3的PMOS电流镜复制而来的正温度系数电流,第三NMOS管NM3的漏极和源极分别接在第三PNP三极管Q3的两端,栅极接在第五PMOS管PM5和第三电阻R3之间,该NMOS管NM3的作用是分流流过PNP管Q3的正温度系数电流;基准输出支路电路由第六、第七PMOS管PM6、PM7,第四、第五NMOS管NM4、NM5,第四电阻R4,第四PNP三极管Q4连接组成;其中,第四NMOS管NM4的漏极和源极分别接在第四电阻R4的两端,栅极接在第五PMOS管PM5和第三电阻R3之间,第四NMOS管NM4的作用是分流流过第四电阻R4的正温度系数电流,第五NMOS管NM5的漏极和源极分别接在第四PNP三极管Q4的两端,栅极接在第七PMOS管PM7和第四电阻R4之间,第五NMOS管NM5的作用是分流流过第四PNP三极管Q4的正温度系数电流;本带隙基准源温度补偿核心部分的工作原理和机制如下:为了实现温度的分段线性补偿,考虑到当带隙基准源处于负温度系数占优的状态时,此时跨接在第四PNP三极管Q4两端的第五NMOS管NM5在栅极电压的控制下会漏掉相应的一部分电流,流过第四PNP三极管Q4的电流就会减小,其上的压降也会降低,由于其上的压降具有负温度系数,此时就相当于削弱了其负温度系数影响,因而使得带隙基准源的输出电压在负温度系数占优的温度区间(低温段)内的变化更为平缓,从而实现了负温度系数区间内的温度分段线性补偿。考虑到当带隙基准源处于正温度系数占优的状态时,此时跨接在第四电阻R4两端的第四NMOS管NM4在栅极电压的控制下也会分流掉一部分电流,流过第四电阻R4的正温度系数电流就会减小,因此第四电阻R4上的正温度系数电压也会因此降低,此时就相当于削弱了其正温度系数占优影响,因而使得带隙基准源的输出电压在正温度系数占优的温度区间(高温段)内的变化更为平缓,从而实现了正温度系数区间内的温度分段线性补偿。第四NMOS管NM4的栅极电压由正温度系数补偿电压产生电路提供,这是因为四NMOS管NM4是补偿高温段正温度系数占优时的分流NMOS管,当温度较高时,由于NMOS管阈值电压的降低,流过四NMOS管NM4的电流会增大很多,为了避免由此引入的高温段的负温度系数,第四NMOS管NM4的栅极控制电压必须满足如下条件:a)当电路进入正温度系数电流占优的温度区间时,第四NMOS管NM4的栅极必须有足够的电压以确保此时可以漏掉可观的电流来降低第四电阻R4上的正温度系数电压;b)进入较高温度后,第四NMOS管NM4栅极电压必须下降来保证不会漏掉过多的电流使带隙基准源呈现负的温度系数。为此,正温度系数补偿电压产生电路用于提供第四NMOS管NM4的栅极电压,其中第三电阻R3阻值较大以确保正温度系数补偿电压在低温段是足够的,同时第二NMOS管较大的宽长比会使其输出控制电压在高温段会下降,以满足条件b。采用以上分段温度补偿措施的带隙基准源具有非常好的温度特性。
上面设计的利用负反馈提高带隙基准源的电源电压抑制比和通过NMOS管分流实现分段温度线性补偿的方法,能非常有效改善现用带隙基准源电源电压抑制比与其温度系数方面的不足之处,具有电路简单明了,而且性能卓越,二是改善效果明显。在参照CSMC0.5μm标准下,在Cadence Spectre仿真器下本带隙基准源在低频下具有83.0dB的电源电压抑制比,在-40-120℃的温度范围内具有8.20ppm/℃的温度系数,这些仿真结果很好的验证了以上措施的有效性。
Claims (1)
1.一种高精度带隙基准电压源,其特征在于,它是由正温度系数电流产生模块(1)、正温度系数补偿电压产生模块(2)、基准输出支路模块(3)连接构成;由运算放大器OP、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第一NMOS管NM1、第一PNP三级管Q1、第二PNP三级管Q2、第一电阻R1、第二电阻R2、电源VCC、接地GND连接成正温度系数电流产生模块(1);由第四PMOS管PM4、第五PMOS管PM5、第二NMOS管NM2、第三NMOS管NM3、第三PNP三级管Q3、第三电阻R3连接成正温度系数补偿电压产生模块(2);由第六PMOS管PM6、第七PMOS管PM7、第四NMOS管NM4、第五NMOS管NM5、第四PNP三级管Q4、第四电阻R4、基准电压输出端Vref连接成基准输出支路模块(3);上述三个模块之间的连接是:第一PMOS管PM1至第七PMOS管PM7的源级共接至电源VCC;第一PMOS管PM1至第七PMOS管PM7的栅极相共接;第一PNP三级管Q1至第四PNP三级管Q4的基极、集电极共接至接地GND;正温度系数补偿电压产生模块(2)中的第五PMOS管PM5的漏极与第二NMOS管NM2的栅极及第三电阻R3一端的共接点连接至基准输出支路模块(3)中的第四NMOS管NM4的栅极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310465689.0A CN104571240B (zh) | 2013-10-09 | 2013-10-09 | 一种高精度带隙基准电压源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310465689.0A CN104571240B (zh) | 2013-10-09 | 2013-10-09 | 一种高精度带隙基准电压源 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104571240A CN104571240A (zh) | 2015-04-29 |
CN104571240B true CN104571240B (zh) | 2017-01-04 |
Family
ID=53087556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310465689.0A Expired - Fee Related CN104571240B (zh) | 2013-10-09 | 2013-10-09 | 一种高精度带隙基准电压源 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104571240B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107272796B (zh) * | 2016-04-07 | 2018-11-16 | 中芯国际集成电路制造(上海)有限公司 | 一种带隙基准电路 |
JP6873827B2 (ja) * | 2017-01-18 | 2021-05-19 | 新日本無線株式会社 | 基準電圧生成回路 |
CN107943192A (zh) * | 2018-01-05 | 2018-04-20 | 天津工业大学 | 一种超高精度的带隙基准源电路 |
CN110908426B (zh) * | 2019-10-30 | 2022-04-22 | 西安空间无线电技术研究所 | 一种总剂量防护带隙基准源电路 |
CN111245432B (zh) * | 2020-04-21 | 2024-06-14 | 成都启英泰伦科技有限公司 | 环形振荡器 |
CN113885641B (zh) * | 2021-10-26 | 2022-09-13 | 西安微电子技术研究所 | 一种用于带隙基准源的高低温补偿电路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100790476B1 (ko) * | 2006-12-07 | 2008-01-03 | 한국전자통신연구원 | 저전압 밴드갭 기준전압 발생기 |
CN101216718B (zh) * | 2007-12-27 | 2011-07-20 | 电子科技大学 | 分段线性温度补偿电路及温度补偿电压基准源 |
CN101763136A (zh) * | 2009-11-09 | 2010-06-30 | 天津南大强芯半导体芯片设计有限公司 | 一种非对称带隙基准电路 |
US8461912B1 (en) * | 2011-12-20 | 2013-06-11 | Atmel Corporation | Switched-capacitor, curvature-compensated bandgap voltage reference |
CN203552114U (zh) * | 2013-10-09 | 2014-04-16 | 长沙学院 | 一种高精度带隙基准电压源 |
-
2013
- 2013-10-09 CN CN201310465689.0A patent/CN104571240B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN104571240A (zh) | 2015-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104571240B (zh) | 一种高精度带隙基准电压源 | |
CN104238611B (zh) | 电流模带隙基准电流源 | |
CN105242734B (zh) | 一种无外置电容的大功率ldo电路 | |
CN108037791B (zh) | 一种无运放的带隙基准电路 | |
CN104111682B (zh) | 低功耗、低温度系数基准源电路 | |
CN100559688C (zh) | 带温度补偿的欠压锁定电路 | |
CN107992156B (zh) | 一种亚阈值低功耗无电阻式基准电路 | |
CN107340796A (zh) | 一种无电阻式高精度低功耗基准源 | |
CN102096436B (zh) | 采用mos器件实现的低压低功耗带隙基准电压源 | |
CN202083976U (zh) | 一种高精度cmos带隙基准电路 | |
CN104156025B (zh) | 一种高阶温度补偿基准源 | |
CN105320199A (zh) | 一种具有高阶补偿的基准电压源 | |
CN106291062B (zh) | 一种高精度电流检测电路 | |
CN109710017B (zh) | 一种低压差线性稳压器*** | |
CN110347203A (zh) | 宽带低功耗的带隙基准电路 | |
CN108594924A (zh) | 一种超低功耗全cmos亚阈工作的带隙基准电压电路 | |
CN207352505U (zh) | 一种无电阻式高精度低功耗基准源 | |
CN103792982A (zh) | 一种无外接电容的低压差线性稳压器 | |
CN203552114U (zh) | 一种高精度带隙基准电压源 | |
CN109343641A (zh) | 一种高精度的电流基准电路 | |
CN108549455A (zh) | 一种具有宽输入范围的降压电路 | |
CN104300949A (zh) | 物联网射频芯片用低电压复位电路 | |
CN102645950A (zh) | 一种应用于低压差调整器的缓冲器 | |
CN203720695U (zh) | 一种抗单粒子效应的带隙基准 | |
CN103677052B (zh) | 一种抗单粒子效应的带隙基准 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170104 Termination date: 20171009 |
|
CF01 | Termination of patent right due to non-payment of annual fee |