CN104517951A - 通过晶圆级堆叠的双面bsi图像传感器 - Google Patents

通过晶圆级堆叠的双面bsi图像传感器 Download PDF

Info

Publication number
CN104517951A
CN104517951A CN201410385345.3A CN201410385345A CN104517951A CN 104517951 A CN104517951 A CN 104517951A CN 201410385345 A CN201410385345 A CN 201410385345A CN 104517951 A CN104517951 A CN 104517951A
Authority
CN
China
Prior art keywords
substrate
metal laminated
bsi
metal
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410385345.3A
Other languages
English (en)
Other versions
CN104517951B (zh
Inventor
刘丙寅
杜友伦
蔡嘉雄
陈晓萌
曾炳南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104517951A publication Critical patent/CN104517951A/zh
Application granted granted Critical
Publication of CN104517951B publication Critical patent/CN104517951B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种器件包括两个BSI图像传感器元件和第三元件。第三元件使用元件级堆叠方法接合在两个BSI图像传感器元件之间。每个BSI图像传感器元件都包括衬底和设置在衬底的第一侧面上方的金属叠层。BSI图像传感器元件的衬底包括光电二极管区，光电二极管区用于响应于入射到衬底的第二侧面上的辐射累积图像电荷。第三元件也包括衬底和设置在衬底的第一侧面上方的金属叠层。两个BSI图像传感器元件和第三元件的金属叠层电耦合。本发明还提供了具有晶圆级堆叠的双面BSI图像传感器。

Description

通过晶圆级堆叠的双面BSI图像传感器
技术领域
本发明一般地涉及半导体技术领域，更具体地，涉及半导体器件及其制造方法。
背景技术
当前的趋势是，移动电子设备提供图像拍摄能力。诸如便携式电话的一些移动电子设备可以通过前面和背面设备拍摄图像。存在用于这样的双面相机能力的很多解决方案。解决方案通常使用设备的相对面上的两个图像传感器。
图像传感器是用于探测和测量由传感器器件所接收的诸如光的辐射的集成电路(IC)。前照式(FSI)图像传感器通常具有设置在衬底的前面上的像素电路和金属叠层，其中，感光或光电二极管(“PD”)区域位于该衬底的前面上。为了在PD区域中形成图像，辐射通过金属叠层。另一方面，背照式(BSI)图像传感器通常形成在薄衬底上，从而允许辐射穿过衬底到达PD区域。BSI图像传感器提供优于FSI图像传感的很多优点，诸如，更短的光程、更高的量子效率(QE)、更高的图像分辨率、更小的管芯尺寸等。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种器件，包括：第一BSI图像传感器，其中，所述第一BSI图像传感器包括第一衬底和设置在所述第一衬底的第一侧面上方的第一金属叠层，所述第一衬底包括光电二极管区，所述光电二极管区用于响应于入射到所述第一衬底的第二侧面上的辐射累积图像电荷，所述第一金属叠层可操作地耦合至所述第一衬底，用于从所述第一衬底接收图像数据，并且所述第一金属叠层包括位于所述第一金属叠层的第一侧面处的第一材料层；第二BSI图像传感器，其中，所述第二BSI图像传感器包括第二衬底和设置在所述第二衬底的第一侧面上方的第二金属叠层，所述第二衬底包括光电二极管区，所述光电二极管区用于响应于入射到所述第二衬底的第二侧面上的辐射累积图像电荷，所述第二金属叠层可操作地耦合至所述第二衬底，用于从所述第二衬底接收图像数据，并且所述第二金属叠层包括位于所述第二金属叠层的第一侧面处的第二材料层；以及第三元件，其中，所述第三元件包括第三衬底和设置在所述第三衬底的第一侧面上方的第三金属叠层，所述第三衬底包括有源区，并且所述第三金属叠层包括位于所述第三金属叠层的第一侧面处的第三材料层；其中：所述第一金属叠层的所述第一侧面接合至所述第三金属叠层的所述第一侧面，并且所述第一金属叠层电耦合至所述第三金属叠层；以及所述第二金属叠层的所述第一侧面接合至所述第三衬底的第二侧面，并且所述第二金属叠层电耦合至所述第三金属叠层。
在该器件中，所述第一金属叠层包括所述第一材料层中的第一多个导电焊盘；所述第三金属叠层包括所述第三材料层中的第三多个导电焊盘；以及所述第一多个导电焊盘电耦合至所述第三多个导电焊盘。
在该器件中，所述第一多个导电焊盘和所述第三多个导电焊盘使用铜；所述第一材料层包括以下材料之一：硅、氧化硅以及氮氧化硅；以及所述第三材料层包括以下材料之一：硅、氧化硅以及氮氧化硅。
在该器件中，所述第一金属叠层电耦合至形成在所述第一衬底的所述第二侧面上方的导电部件，并且所述导电部件使用通孔电耦合至所述第三金属叠层。
在该器件中，所述第三衬底包括位于所述第三衬底的所述第二侧面处的钝化层；所述钝化层包括电耦合至所述第三金属叠层的第四多个导电焊盘；所述第二金属叠层包括所述第二材料层中的第二多个导电焊盘；以及所述第二金属叠层接合至所述钝化层，并且所述第二多个导电焊盘电耦合至所述第四多个导电焊盘。
在该器件中，所述第二多个导电焊盘和所述第四多个导电焊盘使用铜；所述第二材料层包括以下材料之一：硅、氧化硅以及氮氧化硅；以及所述钝化层包括以下材料之一：硅、氧化硅以及氮氧化硅。
在该器件中，所述第二金属叠层电耦合至形成在所述第二衬底的所述第二侧面上方的导电部件，并且所述导电部件使用通孔电耦合至所述第三金属叠层。
在该器件中，所述第二材料层包括以下材料之一：硅、氧化硅、氮化硅以及氮氧化硅；以及所述第三衬底的所述第二侧面包括以下材料之一：硅、氧化硅、氮化硅以及氮氧化硅。
所述第一衬底、所述第二衬底、和所述第三衬底是硅衬底。
根据本发明的另一方面，提供了一种用于制造双面BSI图像传感器组件的方法，包括：接收第一BSI图像传感器元件、第二BSI图像传感器元件以及第三元件，其中：所述第一BSI图像传感器元件包括第一衬底和形成在所述第一衬底的第一侧面上方的第一金属叠层，所述第一衬底包括用于感测入射到所述第一衬底的第二侧面上的辐射的光电二极管区，并且所述第一金属叠层的第一侧面包括第一多个导电部件；所述第二BSI图像传感器元件包括第二衬底和形成在所述第二衬底的第一侧面上方的第二金属叠层，所述第二衬底包括用于感测入射到所述第二衬底的第二侧面上的辐射的光电二极管区，并且所述第二金属叠层的第一侧面包括第二多个导电部件；以及所述第三元件包括第三衬底和形成在所述第三衬底的第一侧面上方的第三金属叠层，并且所述第三金属叠层的第一侧面包括第三多个导电部件；使用第一混合接合工艺，将所述第一金属叠层的所述第一侧面接合至所述第三金属叠层的所述第一侧面；从所述第一衬底的所述第二侧面使所述第一衬底减薄至第一厚度；在所述第三衬底的第二侧面上方形成钝化层，其中，所述钝化层的第一侧面包括电耦合至所述第三金属叠层的第四多个导电部件；使用第二混合接合工艺，将所述第二金属叠层的所述第一侧面接合至所述钝化层的所述第一侧面；以及从所述第二衬底的所述第二侧面使所述第二衬底减薄至第二厚度。
该方法进一步包括：在所述第二衬底的所述第二侧面上方形成第五多个导电部件，其中，所述第五多个导电部件电耦合至所述第二金属叠层。
在该方法中，所述第一混合接合工艺和所述第二混合接合工艺包括直接接合工艺和退火工艺；所述直接接合工艺使用第一温度；所述退火工艺包括第一阶段和第二阶段；所述第一阶段使用高于所述第一温度的第二温度；以及所述第二阶段使用高于所述第二温度的第三温度。
在该方法中，减薄所述第一衬底和所述第二衬底包括：机械研磨工艺和化学减薄工艺。
在该方法中，所述第一衬底、所述第二衬底和所述第三衬底包括硅。
该方法进一步包括：在将所述第一金属叠层的所述第一侧面接合至所述第三金属叠层的所述第一侧面之前，在所述第三金属叠层的所述第一侧面上方形成再分布层，用于延伸所述第三多个导电部件的表面区域。
根据本发明的又一方面，提供了一种用于制造具有双面BSI图像传感器的集成相机模块的方法，包括：接收第一BSI图像传感器元件、第二BSI图像传感器元件以及第三元件，其中，所述第一BSI图像传感器元件包括第一衬底和形成在所述第一衬底的第一侧面上方的第一金属叠层，并且所述第一衬底包括用于感测入射到所述第一衬底的第二侧面上的辐射的光电二极管区；所述第二BSI图像传感器元件包括第二衬底和形成在所述第二衬底的第一侧面上方的第二金属叠层，并且所述第二衬底包括用于感测入射到所述第二衬底的第二侧面上的辐射的光电二极管区；以及所述第三元件包括第三衬底和形成在所述第三衬底的第一侧面上方的第三金属叠层；将所述第一金属叠层的第一侧面接合至所述第三金属叠层的第一侧面；从所述第一衬底的所述第二侧面使所述第一衬底减薄至第一厚度；使用第一熔融接合工艺，将所述第二金属叠层的第一侧面接合至第三衬底层的第二侧面；从所述第二衬底的所述第二侧面使所述第二衬底减薄至第二厚度；以及在所述第二衬底的所述第二侧面上方形成导电部件，其中，所述导电部件将所述第二金属叠层电耦合至所述第三金属叠层。
在该方法中，所述第一熔融接合工艺包括直接接合工艺和退火工艺；所述直接接合工艺使用第一温度；以及所述退火工艺使用高于所述第一温度的第二温度。
在该方法中，所述第一金属叠层的所述第一侧面包括第一多个导电焊盘；所述第三金属叠层的所述第一侧面包括第二多个导电焊盘；以及使用混合接合工艺，将所述第一金属叠层的所述第一侧面接合至所述第三金属叠层的所述第一侧面。
在该方法中，将所述第一金属叠层的所述第一侧面接合至所述第三金属叠层的所述第一侧面使用第二熔融接合工艺。
该方法进一步包括：在所述第一衬底的所述第二侧面上方形成导电部件，其中，所述导电部件将所述第一金属叠层电耦合至所述第三金属叠层。
附图说明
当结合附图进行阅读时，通过以下详细描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，多种部件未按比例绘制并且仅用于说明的目的。实际上，为了论述的清楚起见，多种部件的尺寸可以被任意地增大或减小。
图1示出具有双面BSI图像传感器的集成相机模块的一个实施例。
图2示出具有双面BSI图像传感器的集成相机模块的另一个实施例。
图3是根据一个实施例的用于制造诸如图1所示的具有双面BSI图像传感器的集成相机模块的流程图。
图4A至图4H是根据一个实施例的根据图3的方法形成具有双面BSI图像传感器的集成相机模块的截面图。
图5是根据一个实施例的用于制造诸如图2所示的具有双面BSI图像传感器的集成相机模块的流程图。
图6A至图6H是根据一个实施例的根据图5的方法形成具有双面BSI图像传感器的集成相机模块的截面图。
图7A和图7B示出根据本发明的多个方面的集成BSI图像传感器晶圆与处理器晶圆的一个实施例。
图8是根据一个实施例的用于制造具有双面BSI图像传感器的集成相机模块的流程图。
图9A至图9H是根据一个实施例的根据图8的方法形成具有双面BSI图像传感器的集成相机模块的截面图。
具体实施方式
以下公开内容提供用于实现本发明的不同特征的多个不同实施例或实例。下面描述了组件和布置的特定实例以简化本发明。当然，这些仅是实例，并且不旨在进行限定。此外，本发明可以在多个实例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所论述的多个实施例和/或配置之间的关系。而且，以下描述中，在第二工艺之前执行第一工艺可以包括在第一工艺之后立即执行第二工艺的实施例，并且还可以包括在第一工艺和第二工艺之间可以执行附加工艺的实施例。为了简单和清楚起见，多种部件可以按不同比例任意绘制。而且，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且还可以包括在第一部件和第二部件之间可以形成附加部件，使得第一部件和第二部件可以不直接接触的实施例。
而且，为了便于描述，诸如“下面”、“之下”、“下部”、“之上”、“上部”等的空间相对术语在此可以用于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的定向之外，空间相对术语旨在包括器件在使用或操作过程中的不同定向。例如，如果附图中的器件进行翻转，则描述为在其他元件或部件“之下”或“下面”的元件将被定向为在其他元件或部件“之上”。因此，示例性术语“之下”可以包括之上和之下的定向。器件可以以其他方式定向(旋转90度或为其他定向)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
本发明的多个实施例通常涉及两个BSI图像传感器晶圆与处理器晶圆的集成，以使用晶圆级堆叠方法形成双面相机模块。然而，特定实施例被提供为实例，以教导更广泛的发明构思，并且本领域普通技术人员可以将本发明的教导容易地应用于其他方法或器件。
图1示出根据本发明的多个方面的集成相机模块100。相机模块100包括接合在两个BSI图像传感器110a和110b之间的处理器120。处理器120包括：有源层122，其包括诸如晶体管的有源电路部件；以及金属叠层124，其包括用于在处理器120内通信以及在处理器120和BSI图像传感器110a和110b之间通信的互连结构。BSI图像传感器110a、110b在以下方面类似：它们均包括其背面上的PD层112a、112b和其前面上的金属叠层114a、114b。在该实施例中，处理器120通过它们的接合表面处的导电部件152、154、156和158与BSI图像传感器110a和110b接触。相机模块100还包括设置在相应的BSI图像传感器的背面上方的用于收集和过滤光的滤色镜和透镜模块104a和104b。相机模块100进一步包括设置在滤色镜和透镜模块104a和104b上方的护罩玻璃元件102a和102b以及阻挡元件(dam element)106a和106b。相机模块100进一步包括凸块元件108和109，用于进一步提供与衬底(未示出)集成的相机模块100。通过如图1所示的这样的配置，相机模块100能够拍摄入射到两个侧面(双面)上的辐射(诸如光)。
图2示出根据本发明的多个方面的另一个集成的相机模块200。相机模块200包括与相机模块100基本上相同的元件，其中，处理器220接合在两个BSI图像传感器210a和210b之间。在相机模块200中，凸块元件208和209使用硅通孔(TSV)230和232电耦合至处理器220(图2)，而相机模块100的凸块元件108和109通过处理器120和BSI图像传感器110b的接合表面处的导电部件154和152电耦合至处理器120(图1)。
图3示出根据本发明的多个方面用于制造诸如相机模块100(图1)的具有双面BSI图像传感器的集成的相机模块的工艺流程300。结合图4A至图4H可以更好地理解图3。
工艺流程300(图3)接收处理器晶圆(操作302)和第一BSI图像传感器晶圆(操作304)。参考图4A，示例性处理器晶圆420包括衬底421和形成在衬底421上方的金属叠层424。衬底421包括有源区422。处理器晶圆420具有两个表面444和446。表面444位于金属叠层424的前面处，而表面446位于衬底421的背面处。表面444包括由介电材料层间隔开的导电焊盘426和428。导电焊盘426和428可以包含金属，诸如铜。介电材料层可以包括氧化硅、氮化硅、氮氧化硅、低-k材料或另一种合适的介电材料。介电材料层的厚度被选择为使得在随后接合工艺期间介电材料层有效地阻挡施加至表面444的金属的迁移率。将在下面更详细地对其进行描述。在一个实施例中，衬底421包括硅。可选地，衬底421可以包括另一种合适的半导体材料。有源区422包括有源和无源电路组件，诸如场效应晶体管(FET)、互补金属氧化物半导体(COMS)晶体管、FinFET、高压晶体管、高频晶体管、双极结型晶体管、电阻器、电容器、二极管、熔丝、其他合适的器件、和/或它们的组合。金属叠层424包括用于电耦合有源区422中的电路部件的多层互连结构。互连结构包括多种导电部件，诸如接触件、通孔和/或导线。多种导电部件包括诸如铜、铝、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅化物和/或它们的组合的材料。处理器晶圆420仅提供作为一个实例，并且其确切成分和/或功能不限制本发明的发明原理。
再次参考图4A，第一BSI图像传感器晶圆410a包括衬底411a和形成在衬底411a上方的金属叠层414a。衬底411a包括感光或光电二极管(“PD”)区412a。BSI晶圆410a具有两个表面404a和406a。表面404a位于金属叠层414a的前面处，并且表面406a位于衬底411a的背面处。表面404a包括由与表面444的介电材料基本相同的介电材料间隔开的导电焊盘416a和418a。导电焊盘416a和418a使用与导电焊盘426和428基本相同的材料。金属叠层414a可以包括由层间介电(ILD)层间隔开的一个或多个金属层。
衬底411a具有初始厚度413a。在一些实施例中，初始厚度413a在约100微米(μm)至约3000μm的范围内，例如，在约500μm和约1000μm之间。诸如光的辐射从背面投射，并且穿过表面406a进入衬底411a。
在一些实施例中，衬底411a包括诸如硅或锗的元素半导体和/或诸如硅锗、碳化硅、砷化镓、砷化铟、氮化镓以及磷化铟的化合物半导体。其他示例性衬底材料包括合金半导体，诸如碳化硅锗、磷砷化镓以及磷化铟镓。衬底411a还可以包括非半导体材料，包括钠钙玻璃、石英玻璃、熔融石英、氟化钙(CaF2)和/或其他合适材料。在一些实施例中，衬底411a在其内限定有一个或多个层，诸如外延层。例如，在一个这样的实施例中，衬底411a包括覆盖块状半导体的外延层。其他分层衬底包括绝缘体上半导体(SOI)衬底。在一个这样的SOI衬底中，衬底411a包括通过诸如注氧隔离(SIMOX)的工艺所形成的掩埋氧化物(BOX)层。在多个实施例中，衬底411a可以采用平面衬底、鳍、纳米线的形式和/或其他形式。
衬底411a可以包括一个或多个掺杂区。例如，衬底411a可以掺杂有p型掺杂剂。合适的p型掺杂剂包括硼、镓、铟、其他合适的p型掺杂剂、和/或它们的组合。可选地，衬底411a可以包括掺杂有诸如磷、砷的n型掺杂剂、其他合适的n型掺杂剂和/或它们的组合的一个或多个区域。在多种步骤和技术中，可以使用诸如离子注入或扩散的工艺实现掺杂。
PD区域412a包括一个或多个传感器元件，其可以是独立的或者是较大像素阵列的主要部分，诸如，通常在数码相机传感器中找到的阵列。传感器元件探测入射到衬底411a的背面406a上的辐射的强度(亮度)。在一些实施例中，入射的辐射是可见光。可选地，入射的辐射可以是红外线(IR)、紫外线(UV)、x射线、微波、其他合适的辐射和/或它们的组合。传感器元件可以被配置成响应于特定波长或波长范围，诸如可见光谱内的红、绿和蓝色波长。PD区域412a中的传感器元件可以通过诸如扩散和/或离子注入的方法形成在衬底411a中。
虽然未示出，但是衬底411a包括其他结构或器件，诸如用于控制并且与图像采集的PD区域412a通信的像素电路、用于隔离传感器元件的浅沟槽隔离件(STI)、以及其他无源或有源器件。
工艺流程300(图3)进行至操作306，其中，处理器晶圆420与BSI晶圆410a对准并且使用混合接合工艺与BSI晶圆410a接合。参考图4B，表面444与表面404a直接接合，导电焊盘428和426分别与导电焊盘418a和416a接合。混合接合工艺是指两个表面的接合，其中，每个表面都包括至少两种基本不同的材料(混合表面)。在本实施例中，导电焊盘426、428、416a和418a包含诸如铜的金属，而表面444和404a包含诸如氧化物、氧化硅、氮化硅或氮氧化硅的介电材料层。在一个实施例中，表面444和404a包含厚度至少为30纳米(nm)的氮氧化硅层，以使如果两个表面未对准，则有效地阻挡铜的迁移率。在另一个实施例中，表面444和404a包含厚度至少为5nm的氮化硅层，以使如果两个表面未对准，则有效地阻挡铜的迁移率。
在本实施例中，混合接合工艺包括在较低温度下的初始接合工艺和之后在提高的温度下的退火工艺。初始接合工艺可以使用诸如直接接合的技术或其他接合技术。通常，形成初始接合花费较长时间，例如，几个小时。因此，在初始接合工艺期间使用较低温度，以避免晶圆420和410a的不期望改变或分解。在一个实施例中，初始接合工艺可能发生在室温或者低于200摄氏度的另一个温度下。在一个实施例中，向晶圆420和410施加压力，以用于形成初始接合。在初始接合工艺之后施加退火工艺，以加强两个混合表面404a和444之间的接合。在本实施例中，退火工艺在高于初始接合温度的温度下经历接合形成的至少两个阶段。在第一阶段期间，在诸如约200摄氏度的第一温度下，在表面420和410a的介电材料之间(例如，在两种氧化物之间)形成共价接合。在一个实施例中，第一阶段花费约一个半小时。在第二阶段期间，在高于第一温度的第二温度(诸如约350摄氏度)下，例如通过铜的相互扩散形成金属接合。在一个实施例中，第二阶段花费约半个小时。退火工艺的温度通常在约450摄氏度下，因为更高温度会导致晶圆420和410a的损坏。然而，以上公开的特定温度和持续时间仅是实例，并且不限于本发明的发明范围。而且，在本实施例中，导电焊盘426/416a和428/418a的接合仅用于说明的目的，并且没有指定BSI晶圆410a关于处理器晶圆420的特定定向。
工艺流程300(图3)进行至操作308，其中，减薄第一BSI晶圆410a。参考图4C，施加减薄工艺以从其背面表面406a减薄BSI晶圆衬底411a。减薄工艺可以包括机械研磨工艺和化学减薄工艺。在机械研磨工艺期间，可以首先从衬底411a去除大量的衬底材料。此后，化学减薄工艺可以将蚀刻化学物质施加至衬底411a的背面，以进一步将衬底411a减薄至厚度415a，厚度415a可以为约几微米(μm)的数量级。厚度415a会影响晶圆410a中的BSI图像传感器的量子效率。在一些实施例中，选择厚度415a，以改进BSI图像传感器的量子效率。在一些实施例中，厚度415a大于约1μm但是小于约5μm。本发明中公开的特定厚度仅是实例，并且可以根据集成相机模块100(图1)的应用和设计的类型来实现其他厚度。
工艺流程300(图3)进行至操作310，其中，衬底421的背面经历金属化工艺。参考图4D，使用合适的工艺(诸如包括沉积工艺和化学机械抛光(CMP)工艺的工艺)在衬底421上方形成钝化层430。在一个实施例中，钝化层430包括介电材料，诸如氧化物或氧化硅。导电部件426、428、432和434进一步形成到钝化层430中并且穿过衬底421，用于将金属叠层424耦合至钝化层430。形成导电部件的工艺包括：蚀刻多个层，以形成通孔层或硅通孔和/或接触沟槽；将诸如铜的导电材料沉积到通孔和/或沟槽中；以及对导电材料执行CMP工艺。
工艺流程300(图3)进行至操作312，其中，接收第二BSI晶圆410b。参考图4E，第二BSI晶圆410b包括衬底411b和形成在衬底411b上方的金属叠层414b。衬底411b具有厚度413b，并且包括感光或光电二极管(“PD”)区412b。BSI晶圆410b具有两个表面404b和406b。表面404b位于金属叠层414b的前面处，并且表面406b位于衬底411b的背面处。表面404b包括由与表面446的介电材料基本相同的介电材料间隔开的导电焊盘416b和418b。导电焊盘416b和418b使用与导电焊盘436和438基本相同的材料。金属叠层414b可以包括由层间介电(ILD)层间隔开的一个或多个金属层。BSI晶圆410b可以使用类似于或不同于BSI晶圆410a的成分。而且，BSI晶圆410a和410b可以包含相同或不同数量的成像像素。
工艺流程300(图3)进行至操作314，其中，第二BSI晶圆410b与处理器晶圆420对准并且使用混合接合工艺与处理器晶圆420接合。参考图4F，BSI晶圆410b的表面404b与处理器晶圆420的表面446直接接合，并且BSI晶圆410b上的导电焊盘418b和416b分别与处理器晶圆420上的导电焊盘438和436接合。该操作中的混合接合工艺可以基本类似于操作306中的混合接合工艺，其中，温度和持续时间适用于表面446和404b的材料/成分。从而，操作314产生具有接合在BSI晶圆410a和410b之间的处理器晶圆420的组件400。
工艺流程300(图3)进行至操作316，其中，减薄第二BSI晶圆410b。参考图4G，施加减薄工艺，以从其背表面406b减薄BSI晶圆衬底411b。该操作中的减薄工艺可以基本类似于操作308中的减薄工艺。衬底411b减薄至厚度415b，该厚度可以为约几微米(μm)的数量级。在一些实施例中，厚度415b大于约1μm但是小于约5μm。根据集成相机模块100(图1)的应用和设计的类型，厚度415b可以类似于或不同于厚度415a。
工艺流程300(图3)进行至操作318，其中，在BSI晶圆410b(或410a)的背面上形成导电部件，使得组件400可以进一步与集成相机模块100(图1)的其他部件集成。参考图4H，导电部件458和456形成在衬底411b中并且耦合至金属叠层414b和/或金属叠层424。形成导电部件458和456的工艺包括：蚀刻衬底411b，以形成层通孔或硅通孔和/或接触沟槽；将诸如铜的导电材料沉积到通孔和/或沟槽中；以及对导电材料执行抛光工艺。BSI晶圆410b的背面或者BSI晶圆410a的背面可以用于操作318。
工艺流程300(图3)进行至操作320，以完成集成相机模块100(图1)。操作320可以包括在组件400的两侧上方形成滤色镜和透镜，在滤色镜和透镜上方安装玻璃盖，在导电焊盘448和446上方安装用于进一步集成的封装球等。
图5示出根据本发明的多个方面的用于制造诸如相机模块200(图2)的具有双面BSI图像传感器的集成相机模块的工艺流程500。结合图6A至图6H可更好地理解图5。为了简单的目的，其中，工艺流程500中的操作类似于工艺流程300中的操作，参考工艺流程300，并且突出不同之处。
工艺流程500(图5)接收处理器晶圆(操作502)和第一BSI图像传感器晶圆(操作504)。参考图6A，示例性处理器晶圆620包括衬底621和形成在衬底621上方的金属叠层624。衬底621包括有源区622。处理器晶圆620具有两个表面644和646。表面644位于金属叠层624的前面处，并且表面646位于衬底621的背面处。表面644包括由介电材料间隔开的导电焊盘626和628。处理器晶圆620的结构和成分类似于处理器晶圆420(图4A)。在图6A中还示出示例性BSI图像传感器晶圆610a。BSI晶圆610a包括衬底611a和形成在衬底611a上方的金属叠层614a。衬底611a包括感光或光电二极管(“PD”)区612a。BSI晶圆610a具有两个表面604a和606a。表面604a位于金属叠层614a的前面处，并且表面606a位于衬底611a的背面处。表面604a包括由与表面644的介电材料基本相同的介电材料间隔开的导电焊盘616a和618a。衬底611a具有初始厚度613a。BSI晶圆610a的结构和成分类似于BSI晶圆410a(图4A)。
工艺流程500(图5)进行至操作506，其中，处理器晶圆620与BSI晶圆610a对准并且使用混合接合工艺与BSI晶圆610a接合。参考图6B，表面644与表面604a直接接合，并且导电焊盘628和626分别与导电焊盘618a和616a接合。该操作中的混合接合工艺类似于操作306(图3)中的混合接合工艺。
工艺流程500(图5)进行至操作508，其中，减薄第一BSI晶圆610a。参考图6C，施加类似于操作308(图3)中的减薄工艺的减薄工艺，以将BSI晶圆衬底611a从其背面表面606a减薄至厚度615a，该厚度可以为约几微米(μm)的数量级。在一些实施例中，厚度615a大于约1μm但是小于约5μm。本发明中公开的特定厚度仅是实例，并且根据集成相机模块200(图2)的应用和设计的类型，可以实现其他厚度。
工艺流程500(图5)进行至操作512，其中，接收第二BSI晶圆610b。参考图6D，第二BSI晶圆610b包括衬底611b和形成在衬底611b上方的金属叠层614b。衬底611b具有厚度613b并且包括PD区域612b。BSI晶圆610b具有两个表面604b和606b。表面604b位于金属叠层614b的前面处，并且表面606b位于衬底611b的背面处。BSI晶圆610b与在工艺流程300(图3)中接收的第二BSI晶圆410b(图4E)的不同之处在于，表面604b不包括导电部件，并且仅包括与处理器晶圆衬底621的背面上的表面646的材料基本相同的材料。BSI晶圆610a和610b可以包含相同或不同数量的成像像素。
工艺流程500(图5)进行至操作514，其中，第二BSI晶圆610b与处理器晶圆620对准，并且使用熔融接合工艺与处理器晶圆620接合。参考图6E，表面646与表面604b直接接合。熔融接合工艺是指两个表面的接合，其中，两个表面具有基本相同的材料。在一个实施例中，两个表面646和604b包括硅或氧化硅。在另一个实施例中，两个表面646和604b包括氮氧化硅或氮化硅。适用于直接接合的其他材料或组合可以用于两个表面646和604b。熔融接合工艺包括初始接合工艺和之后的退火工艺。初始接合工艺可以使用直接接合技术或其他接合技术，并且在诸如低于200摄氏度的合适温度下执行该初始接合工艺。退火工艺用于加强两个表面646和604b之间的接合。在一个实施例中，退火工艺用于在诸如约200摄氏度的合适温度下，将在初始接合工艺中形成的氢键转变为共价键。从而，操作514产生具有接合在BSI晶圆610a和610b之间的处理器晶圆620的组件600。
工艺流程500(图5)进行至操作516，其中，减薄第二BSI晶圆610b。参考图6F，施加减薄工艺，以从其背面表面606b减薄BSI晶圆衬底611b。该操作中的减薄工艺类似于操作316(图3)中的减薄工艺。衬底611b减薄至厚度615b，该厚度可以为约几微米(μm)的数量级。在一些实施例中，厚度615b大于约1μm，但是小于约5μm。根据集成相机模块200(图2)的应用和设计需求的类型，厚度615b可以类似于或不同于厚度615a。
工艺流程500(图5)进行至操作518，其中，在表面606b上方形成导电焊盘，并且形成通孔层和/或硅通孔，以将导电焊盘电耦合至第二BSI晶圆610b和处理器晶圆620。参考图6G，在本实施例中，操作518蚀刻衬底611b的背面，用于限定导电焊盘的开口；蚀刻穿过衬底611b，用于限定与金属叠层614b接触的通孔的开口；并且蚀刻穿过第二BSI晶圆610b和衬底621，用于限定与金属叠层624接触的通孔的开口。参考图6H，操作518进行至通过诸如沉积的工艺在开口中形成隔离层；蚀刻隔离层；将导电材料沉积到蚀刻的隔离层中；以及对导电材料执行诸如CMP工艺的抛光工艺，以形成导电焊盘662和672以及硅通孔664、666、674和676。形成导电焊盘662和672并且将它们电耦合至金属叠层614b和624的其他实施例是可能的。
工艺流程500(图5)进行至操作520，以完成集成相机模块200(图2)。操作520可以包括在组件600的两侧上方形成滤色镜和透镜；将玻璃盖安装在滤色镜和透镜上方；将封装球安装在用于进一步集成的导电焊盘662和672上方等等。
在工艺流程300和500中，诸如图4B、图4F和图6B所示，混合接合工艺用于将BSI晶圆接合至处理器晶圆。图7A和图7B示出在这样的混合接合工艺期间使用再分布层的方法。
参考图7A，在处理器晶圆720的金属叠层724上方形成再分布层752。再分布层752包括电耦合至导电焊盘726和728并且分别基本延伸导电焊盘726和728的表面区域的导电焊盘756和758。导电焊盘756和758由诸如氧化物的介电材料间隔开。形成再分布层752的工艺包括：在金属叠层724上方沉积介电材料；蚀刻介电材料，用于限定导电焊盘756和758的开口；用诸如铜的导电材料填充开口；以及对导电材料执行诸如CMP工艺的抛光工艺。图7A还示出具有接合表面704a和接合表面704a上的两个导电焊盘716a和718a的BSI晶圆710a。
参考图7B，BSI晶圆710a与处理器晶圆720(具有提供另一个接合表面的再分布层752)对准，并且接合至处理器晶圆720。由于导电焊盘756(或758)具有远大于导电焊盘716a(或718a)的表面区域，所以使用再分布层752通常提供用于增加导电焊盘716a(或718a)的设计容限以及增加在混合接合工艺期间的对准操作的设计容限的益处。当诸如在操作302(图3)和操作502(图5)中接收处理器晶圆720时，诸如层752的再分布层可以是处理器晶圆720的一部分。可选地，在接收处理器晶圆720之后并且在处理器晶圆720与BSI晶圆接合之前，可以处理处理器晶圆720以包括再分布层752。可选地，在再分布层接合至处理器晶圆的金属叠层之前，再分布层可以形成在BSI晶圆的金属叠层上方。
图8示出根据本发明的多个方面用于制造具有双面BSI图像传感器的集成相机模块的工艺流程800。工艺流程800类似于工艺流程500(图5)，下面论述不同之处。一种不同之处在于，BSI传感器使用工艺流程800中熔融接合工艺与处理器晶圆接合。当通过如图9A至图9H所示的示例性器件进行论述时，可以更好地理解图8。为了简单的目的，其中，工艺流程800中的操作类似于工艺流程500中的操作，参考工艺流程500，并且突出不同之处。
工艺流程800接收处理器晶圆(操作802)和第一BSI图像传感器晶圆(操作804)。参考图9A，示例性处理器晶圆920包括衬底921和形成在衬底921上方的金属叠层924。衬底921包括有源区922。处理器晶圆920具有两个表面944和946。表面944位于金属叠层924的前面处，并且表面946位于衬底921的背面处。表面944包括介电材料。处理器晶圆920的结构和成分类似于处理器晶圆620(图6A)。不同之处在于，表面944不包括导电焊盘。图9A中还示出示例性BSI图像传感器晶圆910a。BSI晶圆910a包括衬底911a和形成在衬底911a上方的金属叠层914a。衬底911a包括感光或光电二极管(“PD”)区域912a。BSI晶圆910a具有两个表面904a和906a。表面904a位于金属叠层914a的前面处，并且表面906a位于衬底911a的背面处。表面904a包括与表面944的介电材料基本相同的介电材料。衬底911a具有初始厚度913a。BSI晶圆910a的结构和成分类似于BSI晶圆610a(图6A)。不同之处在于，表面904a不包括导电焊盘。
工艺流程800(图8)进行至操作806，其中，处理器晶圆920与BSI晶圆910a对准，并且使用熔融接合工艺与BSI晶圆910a接合。参考图9B，表面944与表面904a直接接合。该操作中的熔融接合工艺类似于操作514(图5)中的熔融接合工艺。
工艺流程800(图8)进行至操作808，其中，减薄第一BSI晶圆910a。参考图9C，施加类似于操作508(图5)中的减薄工艺的减薄工艺，以使BSI晶圆衬底911a从其背面表面906a减薄至厚度915a，该厚度可以为约几微米(μm)的数量级。在一些实施例中，厚度915a大于约1μm，但是小于约5μm。本发明中公开的特定厚度仅是实例，并且根据将被制造的集成相机模块的应用和设计的类型，可以实现其他厚度。
工艺流程800(图8)进行至操作812，其中，接收第二BSI晶圆910b。参考图9D，第二BSI晶圆910b包括衬底911b和形成在衬底911b上方的金属叠层914b。衬底911b具有厚度913b，并且包括PD区域912b。BSI晶圆910b具有两个表面904b和906b。表面904b位于金属叠层914b的前面处，并且表面906b位于衬底911b的背面处。表面904b包括的材料与表面946的材料基本相同。BSI晶圆910a和910b可以包含相同或不同数量的成像像素。
工艺流程800(图8)进行至操作814，其中，第二BSI晶圆910b与处理器晶圆920对准，并且使用混合接合工艺与处理器晶圆920接合。参考图9E，表面946与表面904b直接接合。在该操作中的熔融接合工艺类似于操作514(图5)中的熔融接合工艺。
工艺流程800(图8)进行至操作816，其中，减薄第二BSI晶圆910b。参考图9F，施加减薄工艺，以从其背面表面906b减薄BSI晶圆衬底911b。该操作中的减薄工艺类似于操作516(图5)中的减薄工艺。衬底911b减薄至厚度915b，该厚度可以为约几微米(μm)的数量级。在一些实施例中，厚度915b大于约1μm，但是小于约5μm。根据将被制造的集成相机模块的应用和设计需求的类型，厚度915b可以类似于或不同于厚度915a。
工艺流程800(图8)进行至操作818，其中，形成导电焊盘和通孔层和/或硅通孔，以将BSI晶圆910a和910b电耦合至处理器晶圆920。图9G示出晶圆910a、910b和920被蚀刻。图9H示出形成导电部件962、964、966、972和976，以耦合三个晶圆中的金属叠层。蚀刻晶圆和形成导电部件的工艺类似于操作518(图5)中的那些工艺。
工艺流程800(图8)进行至操作820，以完成集成相机模块。操作820可以包括：在组件900的两侧上方形成滤色镜和透镜；将玻璃盖安装在滤色镜和透镜上方等。
以上概述了多个实施例的特征，使得本领域普通技术人员可以更好地理解本发明的多个方面。本领域普通技术人员应该想到，他们可以容易地使用本发明作为基础来设计或修改用于实现与在此介绍的实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域技术人员还应该认识到，这样的等同构造不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此可以作出多种改变、替换和更改。
在一个示例性方面，本发明涉及包括第一BSI图像传感器、第二BSI图像传感器以及第三元件的器件。第一BSI图像传感器包括第一衬底和设置在第一衬底的第一侧面上方的第一金属叠层。第一衬底包括光电二极管区，用于响应于入射到第一衬底的第二侧面上的辐射累积图像电荷。第一金属叠层可操作地耦合至第一衬底，用于从第一衬底接收图像数据。第一金属叠层包括位于第一金属叠层的第一侧面处的第一材料层。第二BSI图像传感器包括第二衬底和设置在第二衬底的第一侧面上方的第二金属叠层。第二衬底包括光电二极管区，用于响应于入射到第二衬底的第二侧面上的辐射累积图像电荷。第二金属叠层可操作地耦合至第二衬底，用于从第二衬底接收图像数据。第二金属叠层包括位于第二金属叠层的第一侧面处的第二材料层。第三元件包括第三衬底和设置在第三衬底的第一侧面上方的第三金属叠层。第三衬底包括有源区。第三金属叠层包括位于第三金属叠层的第一侧面处的第三材料层。第一金属叠层的第一侧面接合至第三金属叠层的第一侧面，并且第一金属叠层电耦合至第三金属叠层。第二金属叠层的第一侧面接合至第三衬底的第二侧面，并且第二金属叠层电耦合至第三金属叠层。
在另一个示例性方面，本发明涉及用于制造双面BSI图像传感器组件的方法。该方法包括：接收第一BSI图像传感器元件、第二BSI图像传感器元件以及第三元件。第一BSI图像传感器元件包括第一衬底和形成在第一衬底的第一侧面上方的第一金属叠层。第一衬底包括用于感测入射到第一衬底的第二侧面上的辐射的光电二极管区。第一金属叠层的第一侧面包括第一多个导电部件。第二BSI图像传感器元件包括第二衬底和形成在第二衬底的第一侧面上方的第二金属叠层。第二衬底包括用于感测入射到第二衬底的第二侧面上的辐射的光电二极管区。第二金属叠层的第一侧面包括第二多个导电部件。第三元件包括第三衬底和形成在第三衬底的第一侧面上方的第三金属叠层。第三金属叠层的第一侧面包括第三多个导电部件。该方法进一步包括：使用第一混合接合工艺将第一金属叠层的第一侧面接合至第三金属叠层的第一侧面，并且从第一衬底的第二侧面使第一衬底减薄至第一厚度。该方法进一步包括：在第三衬底的第二侧面上方形成钝化层，其中，钝化层的第一侧面包括电耦合至第三金属叠层的第四多个导电部件。该方法进一步包括：使用第二混合接合工艺将第二金属叠层的第一侧面接合至钝化层的第一侧面，并且从第二衬底的第二侧面使第二衬底减薄至第二厚度。
在另一个示例性方面，本发明涉及用于制造具有双面BSI图像传感器的集成相机模块的方法。该方法包括：接收第一BSI图像传感器元件、第二BSI图像传感器元件以及第三元件。第一BSI图像传感器元件包括第一衬底和形成在第一衬底的第一侧面上方的第一金属叠层。第一衬底包括用于感测入射到第一衬底的第二侧面上的辐射的光电二极管区。第二BSI图像传感器元件包括第二衬底和形成在第二衬底的第一侧面上方的第二金属叠层。第二衬底包括用于感测入射到第二衬底的第二侧面上的辐射的光电二极管区。第三元件包括第三衬底和形成在第三衬底的第一侧面上方的第三金属叠层。该方法进一步包括：将第一金属叠层的第一侧面接合至第三金属叠层的第一侧面，并且从第一衬底的第二侧面使第一衬底减薄至第一厚度。该方法进一步包括：使用第一熔融接合工艺将第二金属叠层的第一侧面接合至第三衬底层的第二侧面；从第二衬底的第二侧面使第二衬底减薄至第二厚度；以及在第二衬底的第二侧面上方形成导电部件，其中，导电部件将第二金属叠层电耦合至第三金属叠层。

Claims (10)

1.一种器件，包括：
第一BSI图像传感器，其中，所述第一BSI图像传感器包括第一衬底和设置在所述第一衬底的第一侧面上方的第一金属叠层，所述第一衬底包括光电二极管区，所述光电二极管区用于响应于入射到所述第一衬底的第二侧面上的辐射累积图像电荷，所述第一金属叠层可操作地耦合至所述第一衬底，用于从所述第一衬底接收图像数据，并且所述第一金属叠层包括位于所述第一金属叠层的第一侧面处的第一材料层；
第二BSI图像传感器，其中，所述第二BSI图像传感器包括第二衬底和设置在所述第二衬底的第一侧面上方的第二金属叠层，所述第二衬底包括光电二极管区，所述光电二极管区用于响应于入射到所述第二衬底的第二侧面上的辐射累积图像电荷，所述第二金属叠层可操作地耦合至所述第二衬底，用于从所述第二衬底接收图像数据，并且所述第二金属叠层包括位于所述第二金属叠层的第一侧面处的第二材料层；以及
第三元件，其中，所述第三元件包括第三衬底和设置在所述第三衬底的第一侧面上方的第三金属叠层，所述第三衬底包括有源区，并且所述第三金属叠层包括位于所述第三金属叠层的第一侧面处的第三材料层；
其中：
所述第一金属叠层的所述第一侧面接合至所述第三金属叠层的所述第一侧面，并且所述第一金属叠层电耦合至所述第三金属叠层；以及
所述第二金属叠层的所述第一侧面接合至所述第三衬底的第二侧面，并且所述第二金属叠层电耦合至所述第三金属叠层。
2.根据权利要求1所述的器件，其中：
所述第一金属叠层包括所述第一材料层中的第一多个导电焊盘；
所述第三金属叠层包括所述第三材料层中的第三多个导电焊盘；以及
所述第一多个导电焊盘电耦合至所述第三多个导电焊盘。
3.根据权利要求2所述的器件，其中：
所述第一多个导电焊盘和所述第三多个导电焊盘使用铜；
所述第一材料层包括以下材料之一：硅、氧化硅以及氮氧化硅；以及
所述第三材料层包括以下材料之一：硅、氧化硅以及氮氧化硅。
4.根据权利要求1所述的器件，其中，所述第一金属叠层电耦合至形成在所述第一衬底的所述第二侧面上方的导电部件，并且所述导电部件使用通孔电耦合至所述第三金属叠层。
5.根据权利要求1所述的器件，其中：
所述第三衬底包括位于所述第三衬底的所述第二侧面处的钝化层；
所述钝化层包括电耦合至所述第三金属叠层的第四多个导电焊盘；
所述第二金属叠层包括所述第二材料层中的第二多个导电焊盘；以及
所述第二金属叠层接合至所述钝化层，并且所述第二多个导电焊盘电耦合至所述第四多个导电焊盘。
6.根据权利要求5所述的器件，其中：
所述第二多个导电焊盘和所述第四多个导电焊盘使用铜；
所述第二材料层包括以下材料之一：硅、氧化硅以及氮氧化硅；以及
所述钝化层包括以下材料之一：硅、氧化硅以及氮氧化硅。
7.根据权利要求1所述的器件，其中，所述第二金属叠层电耦合至形成在所述第二衬底的所述第二侧面上方的导电部件，并且所述导电部件使用通孔电耦合至所述第三金属叠层。
8.根据权利要求7所述的器件，其中：
所述第二材料层包括以下材料之一：硅、氧化硅、氮化硅以及氮氧化硅；以及
所述第三衬底的所述第二侧面包括以下材料之一：硅、氧化硅、氮化硅以及氮氧化硅。
9.一种用于制造双面BSI图像传感器组件的方法，包括：
接收第一BSI图像传感器元件、第二BSI图像传感器元件以及第三元件，其中：
所述第一BSI图像传感器元件包括第一衬底和形成在所述第一衬底的第一侧面上方的第一金属叠层，所述第一衬底包括用于感测入射到所述第一衬底的第二侧面上的辐射的光电二极管区，并且所述第一金属叠层的第一侧面包括第一多个导电部件；
所述第二BSI图像传感器元件包括第二衬底和形成在所述第二衬底的第一侧面上方的第二金属叠层，所述第二衬底包括用于感测入射到所述第二衬底的第二侧面上的辐射的光电二极管区，并且所述第二金属叠层的第一侧面包括第二多个导电部件；以及
所述第三元件包括第三衬底和形成在所述第三衬底的第一侧面上方的第三金属叠层，并且所述第三金属叠层的第一侧面包括第三多个导电部件；
使用第一混合接合工艺，将所述第一金属叠层的所述第一侧面接合至所述第三金属叠层的所述第一侧面；
从所述第一衬底的所述第二侧面使所述第一衬底减薄至第一厚度；
在所述第三衬底的第二侧面上方形成钝化层，其中，所述钝化层的第一侧面包括电耦合至所述第三金属叠层的第四多个导电部件；
使用第二混合接合工艺，将所述第二金属叠层的所述第一侧面接合至所述钝化层的所述第一侧面；以及
从所述第二衬底的所述第二侧面使所述第二衬底减薄至第二厚度。
10.一种用于制造具有双面BSI图像传感器的集成相机模块的方法，包括：
接收第一BSI图像传感器元件、第二BSI图像传感器元件以及第三元件，其中：
所述第一BSI图像传感器元件包括第一衬底和形成在所述第一衬底的第一侧面上方的第一金属叠层，并且所述第一衬底包括用于感测入射到所述第一衬底的第二侧面上的辐射的光电二极管区；
所述第二BSI图像传感器元件包括第二衬底和形成在所述第二衬底的第一侧面上方的第二金属叠层，并且所述第二衬底包括用于感测入射到所述第二衬底的第二侧面上的辐射的光电二极管区；以及
所述第三元件包括第三衬底和形成在所述第三衬底的第一侧面上方的第三金属叠层；
将所述第一金属叠层的第一侧面接合至所述第三金属叠层的第一侧面；
从所述第一衬底的所述第二侧面使所述第一衬底减薄至第一厚度；
使用第一熔融接合工艺，将所述第二金属叠层的第一侧面接合至第三衬底层的第二侧面；
从所述第二衬底的所述第二侧面使所述第二衬底减薄至第二厚度；以及
在所述第二衬底的所述第二侧面上方形成导电部件，其中，所述导电部件将所述第二金属叠层电耦合至所述第三金属叠层。
CN201410385345.3A 2013-09-27 2014-08-07 通过晶圆级堆叠的双面bsi图像传感器 Active CN104517951B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/039,640 US9711555B2 (en) 2013-09-27 2013-09-27 Dual facing BSI image sensors with wafer level stacking
US14/039,640 2013-09-27

Publications (2)

Publication Number Publication Date
CN104517951A true CN104517951A (zh) 2015-04-15
CN104517951B CN104517951B (zh) 2017-08-08

Family

ID=52739283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410385345.3A Active CN104517951B (zh) 2013-09-27 2014-08-07 通过晶圆级堆叠的双面bsi图像传感器

Country Status (3)

Country Link
US (5) US9711555B2 (zh)
KR (1) KR101649797B1 (zh)
CN (1) CN104517951B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140251A (zh) * 2015-07-03 2015-12-09 豪威科技(上海)有限公司 一种背照式图像传感器晶圆、芯片及其制造方法
CN105609513A (zh) * 2015-10-29 2016-05-25 上海集成电路研发中心有限公司 双面cmos图像传感器芯片及其制造方法
CN106505074A (zh) * 2016-11-24 2017-03-15 南通沃特光电科技有限公司 一种图像传感器的制造方法
CN107665900A (zh) * 2017-05-31 2018-02-06 上海华力微电子有限公司 Uts图像传感器的制备方法
CN107978614A (zh) * 2017-12-22 2018-05-01 德淮半导体有限公司 一种图像传感器及其制备方法
CN108292666A (zh) * 2015-12-21 2018-07-17 高通股份有限公司 具有经扩展光谱响应的固态图像传感器
CN109346491A (zh) * 2018-10-10 2019-02-15 德淮半导体有限公司 半导体装置及其制造方法
CN110931428A (zh) * 2018-09-19 2020-03-27 半导体组件工业公司 分割多个半导体管芯的方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711555B2 (en) 2013-09-27 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dual facing BSI image sensors with wafer level stacking
EP3270411A1 (en) * 2015-07-08 2018-01-17 IMEC vzw Method for producing an integrated circuit device with enhanced mechanical properties
KR102500813B1 (ko) 2015-09-24 2023-02-17 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10014271B2 (en) * 2015-11-20 2018-07-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
JP2018163970A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 半導体装置及びその製造方法
KR102545846B1 (ko) * 2017-04-04 2023-06-21 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치, 및 전자 기기
WO2018186191A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
KR102430496B1 (ko) 2017-09-29 2022-08-08 삼성전자주식회사 이미지 센싱 장치 및 그 제조 방법
KR102467845B1 (ko) 2017-10-24 2022-11-16 삼성전자주식회사 적층형 씨모스 이미지 센서
DE102018125106B4 (de) 2017-11-23 2023-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Hybridgebondete Struktur und Verfahren zu deren Herstellung
US10672820B2 (en) * 2017-11-23 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonded structure
US11387145B2 (en) 2018-09-19 2022-07-12 Semiconductor Components Industries, Llc Jet ablation die singulation systems and related methods
CN110931454B (zh) * 2018-09-19 2023-11-10 铠侠股份有限公司 半导体装置及其制造方法
US11201106B2 (en) 2020-01-24 2021-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with conductors embedded in a substrate
US11342413B2 (en) 2020-04-24 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Selective liner on backside via and method thereof
DE102020121223A1 (de) 2020-04-24 2021-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Selektive Auskleidung auf Rückseitendurchkontaktierung und deren Verfahren
US11670692B2 (en) 2020-05-13 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-all-around devices having self-aligned capping between channel and backside power rail
US11996409B2 (en) 2020-05-20 2024-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking CMOS structure
US11443987B2 (en) 2020-05-29 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with backside air gap dielectric
US11631736B2 (en) 2020-06-15 2023-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial source/drain feature with enlarged lower section interfacing with backside via
US11233005B1 (en) 2020-07-10 2022-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing an anchor-shaped backside via
US11532524B2 (en) 2020-07-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test method and structure thereof
US11482594B2 (en) 2020-08-27 2022-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with backside power rail and method thereof
US11658119B2 (en) 2020-10-27 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Backside signal interconnection
US11972980B2 (en) 2020-11-25 2024-04-30 Semiconductor Components Industries, Llc Singulation systems and related methods
US11784228B2 (en) 2021-04-09 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Process and structure for source/drain contacts
US11848372B2 (en) 2021-04-21 2023-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for reducing source/drain contact resistance at wafer backside
US20230082312A1 (en) * 2021-09-16 2023-03-16 Magvision Semiconductor (Beijing) Inc. Image Sensor Pixel with Deep Trench Isolation Structure
US20230089511A1 (en) * 2021-09-17 2023-03-23 Magvision Semiconductor (Beijing) Inc. Deep trench isolation structure for image sensor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200717747A (en) * 2005-10-26 2007-05-01 Ind Tech Res Inst Wafer-to-wafer stacking with supporting pedestals
CN101473440A (zh) * 2006-06-19 2009-07-01 （株）赛丽康 使用背照式光电二极管的图像传感器及其制造方法
US20110096215A1 (en) * 2009-10-22 2011-04-28 Choi Sang-Jun Image Sensors and Methods of Manufacturing Image Sensors
CN102177585A (zh) * 2008-10-16 2011-09-07 全视科技有限公司 具有多个感测层的图像传感器及其操作与制作方法
CN102201418A (zh) * 2010-03-25 2011-09-28 索尼公司 半导体装置、其制造方法和设计方法、以及电子装置
CN102867847A (zh) * 2011-07-05 2013-01-09 索尼公司 半导体器件、半导体器件制造方法及电子装置
TW201316502A (zh) * 2011-09-22 2013-04-16 Omnivision Tech Inc 具有堆疊式光偵測器陣列之影像感測器
CN103066081A (zh) * 2011-09-16 2013-04-24 全视科技有限公司 双向相机组合件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100157117A1 (en) * 2008-12-18 2010-06-24 Yu Wang Vertical stack of image sensors with cutoff color filters
JP5868575B2 (ja) 2010-04-15 2016-02-24 浜松ホトニクス株式会社 接続基板
US10090349B2 (en) * 2012-08-09 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US8957358B2 (en) * 2012-04-27 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US20140138520A1 (en) * 2012-11-21 2014-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-Side Illumination Image Sensor Chips and Methods for Forming the Same
US9202963B2 (en) * 2012-11-21 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-side illumination image sensor chips and methods for forming the same
US9711555B2 (en) 2013-09-27 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dual facing BSI image sensors with wafer level stacking

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200717747A (en) * 2005-10-26 2007-05-01 Ind Tech Res Inst Wafer-to-wafer stacking with supporting pedestals
CN101473440A (zh) * 2006-06-19 2009-07-01 （株）赛丽康 使用背照式光电二极管的图像传感器及其制造方法
CN102177585A (zh) * 2008-10-16 2011-09-07 全视科技有限公司 具有多个感测层的图像传感器及其操作与制作方法
US20110096215A1 (en) * 2009-10-22 2011-04-28 Choi Sang-Jun Image Sensors and Methods of Manufacturing Image Sensors
CN102201418A (zh) * 2010-03-25 2011-09-28 索尼公司 半导体装置、其制造方法和设计方法、以及电子装置
CN102867847A (zh) * 2011-07-05 2013-01-09 索尼公司 半导体器件、半导体器件制造方法及电子装置
CN103066081A (zh) * 2011-09-16 2013-04-24 全视科技有限公司 双向相机组合件
TW201316502A (zh) * 2011-09-22 2013-04-16 Omnivision Tech Inc 具有堆疊式光偵測器陣列之影像感測器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140251A (zh) * 2015-07-03 2015-12-09 豪威科技(上海)有限公司 一种背照式图像传感器晶圆、芯片及其制造方法
CN105609513A (zh) * 2015-10-29 2016-05-25 上海集成电路研发中心有限公司 双面cmos图像传感器芯片及其制造方法
CN108292666A (zh) * 2015-12-21 2018-07-17 高通股份有限公司 具有经扩展光谱响应的固态图像传感器
CN106505074A (zh) * 2016-11-24 2017-03-15 南通沃特光电科技有限公司 一种图像传感器的制造方法
CN107665900A (zh) * 2017-05-31 2018-02-06 上海华力微电子有限公司 Uts图像传感器的制备方法
CN107978614A (zh) * 2017-12-22 2018-05-01 德淮半导体有限公司 一种图像传感器及其制备方法
CN110931428A (zh) * 2018-09-19 2020-03-27 半导体组件工业公司 分割多个半导体管芯的方法
CN109346491A (zh) * 2018-10-10 2019-02-15 德淮半导体有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN104517951B (zh) 2017-08-08
US11894408B2 (en) 2024-02-06
US9711555B2 (en) 2017-07-18
KR101649797B1 (ko) 2016-08-19
US20170317118A1 (en) 2017-11-02
US20200052014A1 (en) 2020-02-13
US10453889B2 (en) 2019-10-22
US20150091124A1 (en) 2015-04-02
KR20150035461A (ko) 2015-04-06
US20210305292A1 (en) 2021-09-30
US20240178263A1 (en) 2024-05-30
US11037978B2 (en) 2021-06-15

Similar Documents

Publication Publication Date Title
CN104517951A (zh) 通过晶圆级堆叠的双面bsi图像传感器
CN105720067B9 (zh) 固态图像拾取设备
JP5994274B2 (ja) 半導体装置、半導体装置の製造方法、及び、電子機器
CN105789229B (zh) 光电转换装置、图像拾取***及制造光电转换装置的方法
US9324753B2 (en) Solid-state imaging device, method of manufacturing a solid-state imaging device, and electronic apparatus
US20080265348A1 (en) Method of Manufacturing an Image Sensor and Image Sensor
JP4915107B2 (ja) 固体撮像装置および固体撮像装置の製造方法
US10559464B2 (en) Method for manufacturing photoelectric conversion device
US20220013567A1 (en) Semiconductor device produced by bonding substrates together
US8916911B2 (en) Semiconductor devices having backside illuminated image sensors
US9496309B2 (en) Image sensor device
US8188564B2 (en) Semiconductor device having a planarizing film formed in a region of a step portion
US11380804B2 (en) Semiconductor device with higher breakdown voltage and electronic apparatus
CN106129073A (zh) 高介电常数介电层形成方法、图像传感器器件及其制造方法
TW201015710A (en) Image sensor and method for manufacturing the same
US20230170369A1 (en) Image sensor and method of manufacturing the same
KR100868632B1 (ko) 이미지센서 및 그 제조방법
CN105023930A (zh) 固态图像拾取装置和图像拾取***

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant