CN104465584A - 基于有源埋入的微波射频基板结构及其制备方法 - Google Patents

基于有源埋入的微波射频基板结构及其制备方法 Download PDF

Info

Publication number
CN104465584A
CN104465584A CN201410755470.9A CN201410755470A CN104465584A CN 104465584 A CN104465584 A CN 104465584A CN 201410755470 A CN201410755470 A CN 201410755470A CN 104465584 A CN104465584 A CN 104465584A
Authority
CN
China
Prior art keywords
microwave radio
conductive pole
central layer
layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410755470.9A
Other languages
English (en)
Other versions
CN104465584B (zh
Inventor
郭学平
刘丰满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410755470.9A priority Critical patent/CN104465584B/zh
Publication of CN104465584A publication Critical patent/CN104465584A/zh
Application granted granted Critical
Publication of CN104465584B publication Critical patent/CN104465584B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明涉及一种微波射频基板结构及其制备方法，尤其是一种基于有源埋入的微波射频基板结构及其制备方法，属于微电子先进封装的技术领域。按照本发明提供的技术方案，所述基于有源埋入的微波射频基板结构，包括下芯板以及位于所述下芯板上的微波射频芯片，所述下芯板上层压有用于包覆微波射频芯片的介质层，在介质层内设有空气腔，所述空气腔位于所述微波射频芯片射频区域的正上方；在下芯板的下方设有焊球，所述焊球与所述微波射频芯片电连接。本发明结构简单，制备工艺简单，与基板的制作工艺兼容，提高微波射频芯片的高频信号性能，降低封装成本，安全可靠。

Description

基于有源埋入的微波射频基板结构及其制备方法
技术领域
本发明涉及一种微波射频基板结构及其制备方法，尤其是一种基于有源埋入的微波射频基板结构及其制备方法，属于微电子先进封装的技术领域。
背景技术
目前射频微波的芯片封装形式比较单一，主要是应用其陶瓷基板通过引线键合方式然后再陶瓷基板上进行盖帽从而形成可以使用的空气腔，但是该技术应用比较成熟，但是由于通过引线键合线进行高频信号的传输带来很大的损耗，另外线长的一致性也很难保证，所以会出现很多功能性的问题，另外陶瓷封装的成本以及工艺均比较复杂，所以要求有一种新型的技术或封装形式进行代替也是行业内研究的热点问题。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种基于有源埋入的微波射频基板结构及其制备方法，其结构简单，制备工艺简单，与基板的制作工艺兼容，提高微波射频芯片的高频信号性能，降低封装成本，安全可靠。
按照本发明提供的技术方案，所述基于有源埋入的微波射频基板结构，包括下芯板以及位于所述下芯板上的微波射频芯片，所述下芯板上层压有用于包覆微波射频芯片的介质层，在介质层内设有空气腔，所述空气腔位于所述微波射频芯片射频区域的正上方；在下芯板的下方设有焊球，所述焊球与所述微波射频芯片电连接。
所述微波射频芯片上设有第二导电柱，所述第二导电柱位于所述空气腔的外侧；在微波射频芯片的外侧设有与焊球电连接的第一导电柱，微波射频芯片通过第一导电柱以及第二导电柱与焊球电连接。
所述介质层上设有上芯板，所述上芯板上设有上基板线路；下芯板的下表面上设有下基板线路；第二导电柱的下端与微波射频芯片电连接，第二导电柱的上端穿过介质层以及上芯板后与上基板线路电连接；第一导电柱的下端穿过下芯板后与下基板线路电连接，第一导电柱的上端穿过介质层以及上芯板后与上基板线路电连接。
所述上基板线路上覆盖有上阻焊层；下基板线路上覆盖有下阻焊层，相邻的焊球间通过下阻焊层相隔离。
所述空气腔的上方设有贯通介质层并与所述空气腔相连通的释放通孔。
一种基于有源埋入的微波射频基板结构的制备方法，所述微波射频基板结构的制备方法包括如下步骤：
a、提供下芯板，并在所述下芯板上设置所需的微波射频芯片；
b、在上述的微波射频芯片上设置释放材料层；
c、在上述下芯板上层压有介质层，以通过所述介质层将释放材料层以及微波射频芯片压紧在下芯板上，释放材料层以及微波射频芯片均位于介质层内；
d、在上述微波射频芯片的上方设置导电柱盲孔，并在所述微波射频芯片的外侧设置导电柱通孔；所述导电柱盲孔位于释放材料层的外侧，且导电柱盲孔贯通介质层；导电柱通孔贯通介质层以及下芯板；
e、在上述导电柱通孔内填充得到第二导电柱，所述第二导电柱的下端与微波射频芯片电连接，第二导电柱的上端与介质层上方的上导电层电连接；在导电柱通孔内填充得到第一导电柱，所述第一导电柱的上端与上导电层电连接，第一导电柱的下端与覆盖下芯板下表面的下导电层电连接；
f、在上述上导电层上制作所需的上基板线路，在下导电层上制作所需的下基板线路，以使得微波射频芯片通过第二导电柱、上基板线路以及第一导电柱与下芯板下表面上的下基板线路电连接；
g、在上述上基板线路上设置所需的上阻焊层，在下基板线路上设置所需的下阻焊层，并在所述下阻焊层上设置所需的焊球接触口，以通过焊球接触口暴露所需的下基板线路；
h、在上述的释放材料层上设置释放盲孔，所述释放盲孔从上阻焊层向下延伸至释放材料层内；
i、利用上述释放盲孔将介质层内的释放材料层进行释放，以在介质层内得到空气腔，并在所述空气腔上方得到能与外部相连通的释放通孔；
j、在上述下芯板的下方设置所需的焊球，所述焊球通过焊球接触口与下基板线路电连接，且相邻的焊球间通过下阻焊层相隔离。
所述微波射频芯片通过粘结胶粘结在下芯板上，微波射频芯片小于下芯板，释放材料层小于微波射频芯片。
所述步骤c中，在上述介质层上设置有上芯板；上基板线路支撑在上芯板上。
在所述介质层上通过激光钻孔得到导电柱盲孔；在介质层上通过机械钻孔或激光钻孔得到导电柱通孔。
与现有技术相比，本发明具有如下优点：
1、本发明微波射频芯片通过下芯板、介质层以及上芯板形成有源埋入的封装基板结构，在微波射频芯片的射频区域设置空气腔，微波射频芯片可以通过第一导电柱、第二导电柱与焊球电连接，能提高微波射频芯片的高频性能。
2、直接将微波视频芯片集成在上芯板以及下芯板间，然后通过第一导电柱、第二导电柱转接后与焊球进行连接，只通过了基板制作将封装完成，工艺简单，而且还可以获得较高的可靠性。通过在介质层内设置释放材料层并在将释放材料层释放后形成空气腔，释放材料层可以为固态也可以为粉末状的，空气腔的制作工艺流程也与基板的制作工艺完全兼容。
3、相比陶瓷基板的成本高以及较多的条件限制，本发明极大程度的降低了封装的成本，推动了微波射频封装的发展。
附图说明
图1为本发明的结构示意图。
图2~图11为本发明的具体实施工艺步骤剖视图，其中
图2为本发明在下芯板上设置微波射频芯片后的剖视图。
图3为本发明在微波射频芯片上设置释放材料层后的剖视图。
图4为本发明在下芯板上层压得到介质层以及上芯板后的剖视图。
图5为本发明得到导电柱盲孔以及导电柱通孔后的剖视图。
图6为本发明得到上导电层以及下导电层后的剖视图。
图7为本发明得到上基板线路以及下基板线路后的剖视图。
图8为本发明得到上阻焊层以及下阻焊层后的剖视图。
图9为本发明得到释放盲孔后的剖视图。
图10为本发明得到空气腔后的剖视图。
图11为本发明设置焊球后的剖视图。
附图标记说明：1-下芯板、2-微波射频芯片、3-粘结胶、4-空气腔、5-释放通孔、6-上芯板、7-下基板线路、8-第一导电柱、9-第二导电柱、10-上基板线路、11-上阻焊层、12-焊球、13-下阻焊层、14-介质层、15-释放材料层、16-导电柱通孔、17-导电柱盲孔、18-下导电层、19-上导电层以及20-释放盲孔。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1和图11所示：微波射频芯片2一般要求有一个空气腔体能够使其芯片的性能达到要求，但是在基板埋入中，目前还没有很好制作空气腔体的方法的解决办法，为了提高微波射频芯片的高频信号性能，降低封装成本，本发明包括下芯板1以及位于所述下芯板1上的微波射频芯片2，所述下芯板1上层压有用于包覆微波射频芯片2的介质层14，在介质层14内设有空气腔4，所述空气腔4位于所述微波射频芯片2射频区域的正上方；在下芯板1的下方设有焊球12，所述焊球12与所述微波射频芯片2电连接。
具体地，微波射频芯片2位于介质层14与下芯板1之间，在介质层14内形成微波射频芯片2所需的空气腔4，从而在封装后得到微波射频芯片2的有源埋入封装结构。微波射频芯片2通过与下芯板1下方的焊球12连接，从而能够实现微波射频芯片2与外部信号以及电源的连接。
为了实现微波射频芯片2与焊球12之间的电连接，所述微波射频芯片2上设有第二导电柱9，所述第二导电柱9位于所述空气腔4的外侧；在微波射频芯片2的外侧设有与焊球12电连接的第一导电柱8，微波射频芯片2通过第一导电柱8以及第二导电柱9与焊球12电连接。
本发明实施中，空气腔4的长度小于微波射频芯片2的长度，空气腔4主要与微波射频芯片2的射频区域域相对应，在微波射频芯片2的外圈由介质层14覆盖。第二导电柱9垂直于微波射频芯片2的表面，第二导电柱9位于空气腔4的外侧，从而不会影响空气腔4的设置。第一导电柱8位于第二导电柱9的外侧，通过第一导电柱8以及第二导电柱9的转接，能够使得微波射频芯片2与焊球12之间的电连接。
所述介质层14上设有上芯板6，所述上芯板6上设有上基板线路10；下芯板1的下表面上设有下基板线路7；第二导电柱9的下端与微波射频芯片2电连接，第二导电柱9的上端穿过介质层14以及上芯板6后与上基板线路10电连接；第一导电柱8的下端穿过下芯板1后与下基板线路7电连接，第一导电柱8的上端穿过介质层14以及上芯板6后与上基板线路10电连接。
在具体实施时，还可以在介质层14上设置上芯板6，上芯板6与下芯板1采用对称结构，通过上芯板6与下芯板1之间的对称结构，能够避免得到微波射频基板结构产生的翘曲。上基板线路10以及下基板线路7的具体结构可以根据微波射频芯片2与焊球12之间的连接需要进行选择，具体为本技术领域人员所熟知，此处不再赘述。当介质层14上不设置上芯板6时，上基板线路10直接支撑在介质层14的上表面。
所述上基板线路10上覆盖有上阻焊层11；下基板线路7上覆盖有下阻焊层13，相邻的焊球12间通过下阻焊层13相隔离。为了能够对线路的氧化进行保护等作用，上阻焊层11覆盖在上基板线路10上切上阻焊层11还能填充上基板线路11，即部分的上阻焊层11覆盖在上基板线路10上，部分的上阻焊层11支撑在上芯板6或介质层14上。与上阻焊层11类似，下阻焊层13覆盖下基板线路7或填充在下基板线路7内，下阻焊层13还可以将相邻的焊球12进行绝缘隔离。
所述空气腔4的上方设有贯通介质层14并与所述空气腔4相连通的释放通孔5。通过释放通孔5在介质层14内形成空气腔4，形成的空气腔4通过释放通孔5能与外部相连通。当下芯板1上设置上芯板6时，释放通孔5要贯通介质层14、上芯板6、上基板线路10以及上阻焊层11。
如图2~图11所示，上述的微波射频基板结构的可以通过下述的制备方法得到，所述微波射频基板结构的制备方法包括如下步骤：
a、提供下芯板1，并在所述下芯板1上设置所需的微波射频芯片2；
如图2所示，所述微波射频芯片2通过粘结胶3粘结在下芯板1上，微波射频芯片2小于下芯板1，释放材料层15小于微波射频芯片2。此外，微波射频芯片2还可以通过下芯板1中的塞孔树脂胶进行黏贴；具体实施时，下芯板1可以选用有机封装基板或PCB的双面覆铜板，下芯板1材料主要是BT树脂、FR-4、高频的板材等，即为双面的覆铜板；另外一种是通过半固化片PP或半固化的树脂ABF、RCC等通过高温或真空压合的方法在其两面结合上铜箔形成的芯板。微波射频芯片2可以选用现有常用的结构，下芯板1以及粘结胶3的材料选择为本技术领域人员所熟知，此处不再赘述。
b、在上述的微波射频芯片2上设置释放材料层15；
如图3所示，放放材料层15贴装到微波射频芯片2的射频区域的上方，释放材料层15可以选用能通过高温或激光等气化释放的材料，如氢化钛材料等，释放材料层15可以为片状的固态材料，也可以为片状的通过压合的粉末材料。本发明实施例中，主要通过释放材料层15来形成所需的空气腔4，释放材料层15的具体材料选择为本技术领域人员所熟知，此处不再赘述。
c、在上述下芯板1上层压有介质层14，以通过所述介质层14将释放材料层15以及微波射频芯片2压紧在下芯板1上，释放材料层15以及微波射频芯片2均位于介质层14内；
如图4所示，通过高温或真空层压方式将介质层14压盖在下芯板1上，以将释放材料层15以及微波射频芯片2包围在介质层14内。在通过高温层压时，所述温度要低于释放材料层15的释放临界温度值。进一步，还可以在介质层14上设置上芯板6，上芯板6与下芯板1间形成对称结构，从而能避免整个微波射频基板结构在加工制备过程中产生翘曲。在具体实施时，介质层14可以选用的材料主要有两种一种是纯胶体的ABF材料或带有玻纤的半固化片（PP）材料；上芯板6和下芯板1一般都是相同的材料和厚度。
d、在上述微波射频芯片2的上方设置导电柱盲孔17，并在所述微波射频芯片2的外侧设置导电柱通孔16；所述导电柱盲孔17位于释放材料层15的外侧，且导电柱盲孔17贯通介质层14；导电柱通孔16贯通介质层14以及下芯板1；
如图5所示，在所述介质层14上通过激光钻孔得到导电柱盲孔17；在介质层14上通过机械钻孔或激光钻孔得到导电柱通孔16。在得到导电柱盲孔17以及导电柱通孔16后，并对所述导电柱盲孔17以及导电柱通孔16的内壁进行处理，从而获得比较光滑的孔内壁。导电柱盲孔17位于微波射频芯片2的焊盘区域正上方，可以根据微波射频芯片2的焊盘区域来获得导电柱盲孔17的位置。
当介质层14上设置上芯板6时，导电柱盲孔17从上芯板6向下延伸并贯通介质层14；此外，导电柱通孔16从上芯板6向下延伸，贯通介质层14以及下芯板1。导电柱盲孔17以及导电柱通孔16相对应的孔径根据需要进行选择，具体为本技术领域人员所熟知，此处不再赘述。
e、在上述导电柱通孔16内填充得到第二导电柱9，所述第二导电柱9的下端与微波射频芯片2电连接，第二导电柱9的上端与介质层14上方的上导电层19电连接；在导电柱通孔16内填充得到第一导电柱8，所述第一导电柱8的上端与上导电层10电连接，第一导电柱8的下端与覆盖下芯板1下表面的下导电层18电连接；
如图6所示，第一导电柱8以及第二导电柱9通过电镀铜得到。在电镀前，在导电柱盲孔17以及导电柱盲孔16内制作种子层，所述种子层主要通过化铜的方式得到，也可以通过溅射蒸发的方式进行种子层的制作。在制作种子层后，通过电镀的方式，在导电柱盲孔16内填充得到第二导电柱9，在导电柱通孔17内得到第一导电柱8，从而能够获得传输性能良好的导电结构。
在电镀得到第一导电柱8以及第二导电柱9的同时，在下芯板1的上方得到上导电层19，并在下芯板1的小表面得到下导电层18，下导电层18直接覆盖在下芯板1的下表面。当介质层14上设置有上芯板6时，上导电层19直接支撑在上芯板6上，否则，上导电层19位于介质层14上。
f、在上述上导电层19上制作所需的上基板线路10，在下导电层18上制作所需的下基板线路7，以使得微波射频芯片2通过第二导电柱9、上基板线路10以及第一导电柱8与下芯板1下表面上的下基板线路7电连接；
如图7所示，根据微波射频芯片2的连接需要，对上导电层19上制作导电图形，以得到上基板线路10，同理，在下导电层18上制作导电图形，以得到下基板线路7；上导电层19以及下导电层18上上导电图形的制作可以采用本技术领域常用的技术手段，具体为本技术领域人员所熟知，此处不再赘述。
g、在上述上基板线路10上设置所需的上阻焊层11，在下基板线路7上设置所需的下阻焊层13，并在所述下阻焊层13上设置所需的焊球接触口，以通过焊球接触口暴露所需的下基板线路7；
如图8所示，为了能够对线路进行保护以及工艺的阻挡，在上基板线路10上设置上阻焊层11，在下基板线路7上设置下阻焊层13。上阻焊层11覆盖在上基板线路10并能填充导电图形，下阻焊层13覆盖在下基板线路7并能填充相应的导电图形。为了便于后续的焊球12连接，在下阻焊层13上设置焊球接触口，以暴露相应的下基板线路7的区域。上阻焊层11以及下阻焊层13可以采用本技术领域常用的材料，只要能实现线路的保护即可。
h、在上述的释放材料层15上设置释放盲孔20，所述释放盲孔20从上阻焊层11向下延伸至释放材料层15内；
如图9所示，为了要将释放材料层15释放掉，得到空气腔4，因此，需要在释放材料层15的正上方设置释放盲孔20，释放盲孔20可以根据释放材料层15的材料特性以及微波射频芯片2的射频区域大小、位置进行选择，释放盲孔20的孔径可以根据选择，只要通过释放盲孔20能将释放材料层15能与外部环境接触即可。
i、利用上述释放盲孔20将介质层14内的释放材料层15进行释放，以在介质层14内得到空气腔4，并在所述空气腔4上方得到能与外部相连通的释放通孔5；
如图10所示，根据释放材料层15的特性，选择合适的条件将所述释放材料层15进行气化释放，并通过释放盲孔20进行排出。在释放材料层5释放排出后，在介质层14内形成空气腔4，释放盲孔20形成于空气腔4相连通的释放通孔5。
j、在上述下芯板1的下方设置所需的焊球12，所述焊球12通过焊球接触口与下基板线路7电连接，且相邻的焊球12间通过下阻焊层13相隔离。
如图11所示，为了形成完整的封装结构，在下芯板1的下方设置焊球12，焊球12的数量以及位置可以根据实施需要进行选择，此处不再赘述。
本发明微波射频芯片2通过下芯板1、介质层14以及上芯板6形成有源埋入的封装基板结构，在微波射频芯片2的射频区域设置空气腔4，微波射频芯片2可以通过第一导电柱8、第二导电柱9与焊球12电连接，能提高微波射频芯片2的高频性能。
直接将微波视频芯片2集成在上芯板1以及下芯板6间，然后通过第一导电柱8、第二导电柱9转接后与焊球12进行连接，只通过了基板制作将封装完成，工艺简单，而且还可以获得较高的可靠性。通过在介质层14内设置释放材料层15并在将释放材料层15释放后形成空气腔4，释放材料层15可以为固态也可以为粉末状的，空气腔4的制作工艺流程也与基板的制作工艺完全兼容。
相比陶瓷基板的成本高以及较多的条件限制，本发明极大程度的降低了封装的成本，推动了微波射频封装的发展。

Claims (9)

1.一种基于有源埋入的微波射频基板结构，其特征是：包括下芯板（1）以及位于所述下芯板（1）上的微波射频芯片（2），所述下芯板（1）上层压有用于包覆微波射频芯片（2）的介质层（14），在介质层（14）内设有空气腔（4），所述空气腔（4）位于所述微波射频芯片（2）射频区域的正上方；在下芯板（1）的下方设有焊球（12），所述焊球（12）与所述微波射频芯片（2）电连接。
2.根据权利要求1所述的基于有源埋入的微波射频基板结构，其特征是：所述微波射频芯片（2）上设有第二导电柱（9），所述第二导电柱（9）位于所述空气腔（4）的外侧；在微波射频芯片（2）的外侧设有与焊球（12）电连接的第一导电柱（8），微波射频芯片（2）通过第一导电柱（8）以及第二导电柱（9）与焊球（12）电连接。
3.根据权利要求2所述的基于有源埋入的微波射频基板结构，其特征是：所述介质层（14）上设有上芯板（6），所述上芯板（6）上设有上基板线路（10）；下芯板（1）的下表面上设有下基板线路（7）；第二导电柱（9）的下端与微波射频芯片（2）电连接，第二导电柱（9）的上端穿过介质层（14）以及上芯板（6）后与上基板线路（10）电连接；第一导电柱（8）的下端穿过下芯板（1）后与下基板线路（7）电连接，第一导电柱（8）的上端穿过介质层（14）以及上芯板（6）后与上基板线路（10）电连接。
4.根据权利要求3所述的基于有源埋入的微波射频基板结构，其特征是：所述上基板线路（10）上覆盖有上阻焊层（11）；下基板线路（7）上覆盖有下阻焊层（13），相邻的焊球（12）间通过下阻焊层（13）相隔离。
5.根据权利要求1所述的基于有源埋入的微波射频基板结构，其特征是：所述空气腔（4）的上方设有贯通介质层（14）并与所述空气腔（4）相连通的释放通孔（5）。
6.一种基于有源埋入的微波射频基板结构的制备方法，其特征是，所述微波射频基板结构的制备方法包括如下步骤：
（a）、提供下芯板（1），并在所述下芯板（1）上设置所需的微波射频芯片（2）；
（b）、在上述的微波射频芯片（2）上设置释放材料层（15）；
（c）、在上述下芯板（1）上层压有介质层（14），以通过所述介质层（14）将释放材料层（15）以及微波射频芯片（2）压紧在下芯板（1）上，释放材料层（15）以及微波射频芯片（2）均位于介质层（14）内；
（d）、在上述微波射频芯片（2）的上方设置导电柱盲孔（17），并在所述微波射频芯片（2）的外侧设置导电柱通孔（16）；所述导电柱盲孔（17）位于释放材料层（15）的外侧，且导电柱盲孔（17）贯通介质层（14）；导电柱通孔（16）贯通介质层（14）以及下芯板（1）；
（e）、在上述导电柱通孔（16）内填充得到第二导电柱（9），所述第二导电柱（9）的下端与微波射频芯片（2）电连接，第二导电柱（9）的上端与介质层（14）上方的上导电层（19）电连接；在导电柱通孔（16）内填充得到第一导电柱（8），所述第一导电柱（8）的上端与上导电层（10）电连接，第一导电柱（8）的下端与覆盖下芯板（1）下表面的下导电层（18）电连接；
（f）、在上述上导电层（19）上制作所需的上基板线路（10），在下导电层（18）上制作所需的下基板线路（7），以使得微波射频芯片（2）通过第二导电柱（9）、上基板线路（10）以及第一导电柱（8）与下芯板（1）下表面上的下基板线路（7）电连接；
（g）、在上述上基板线路（10）上设置所需的上阻焊层（11），在下基板线路（7）上设置所需的下阻焊层（13），并在所述下阻焊层（13）上设置所需的焊球接触口，以通过焊球接触口暴露所需的下基板线路（7）；
（h）、在上述的释放材料层（15）上设置释放盲孔（20），所述释放盲孔（20）从上阻焊层（11）向下延伸至释放材料层（15）内；
（i）、利用上述释放盲孔（20）将介质层（14）内的释放材料层（15）进行释放，以在介质层（14）内得到空气腔（4），并在所述空气腔（4）上方得到能与外部相连通的释放通孔（5）；
（j）、在上述下芯板（1）的下方设置所需的焊球（12），所述焊球（12）通过焊球接触口与下基板线路（7）电连接，且相邻的焊球（12）间通过下阻焊层（13）相隔离。
7.根据权利要求6所述基于有源埋入的微波射频基板结构的制备方法，其特征是：所述微波射频芯片（2）通过粘结胶（3）粘结在下芯板（1）上，微波射频芯片（2）小于下芯板（1），释放材料层（15）小于微波射频芯片（2）。
8.根据权利要求6所述基于有源埋入的微波射频基板结构的制备方法，其特征是：所述步骤（c）中，在上述介质层（14）上设置有上芯板（6）；上基板线路（10）支撑在上芯板（6）上。
9.根据权利要求6所述基于有源埋入的微波射频基板结构的制备方法，其特征是：在所述介质层（14）上通过激光钻孔得到导电柱盲孔（17）；在介质层（14）上通过机械钻孔或激光钻孔得到导电柱通孔（16）。
CN201410755470.9A 2014-12-10 2014-12-10 基于有源埋入的微波射频基板结构及其制备方法 Active CN104465584B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410755470.9A CN104465584B (zh) 2014-12-10 2014-12-10 基于有源埋入的微波射频基板结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410755470.9A CN104465584B (zh) 2014-12-10 2014-12-10 基于有源埋入的微波射频基板结构及其制备方法

Publications (2)

Publication Number Publication Date
CN104465584A true CN104465584A (zh) 2015-03-25
CN104465584B CN104465584B (zh) 2017-08-11

Family

ID=52911396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410755470.9A Active CN104465584B (zh) 2014-12-10 2014-12-10 基于有源埋入的微波射频基板结构及其制备方法

Country Status (1)

Country Link
CN (1) CN104465584B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779220A (zh) * 2015-03-27 2015-07-15 矽力杰半导体技术(杭州)有限公司 一种芯片封装结构及其制造方法
CN107285270A (zh) * 2017-05-31 2017-10-24 中国电子科技集团公司第十三研究所 硅基集成微***三维堆叠结构及其制作方法
CN109904082A (zh) * 2019-03-28 2019-06-18 中国科学院微电子研究所 一种基板埋入型三维***级封装方法及结构
CN111491489A (zh) * 2020-04-10 2020-08-04 深圳国人无线通信有限公司 一种印制板组件
CN113224033A (zh) * 2021-04-23 2021-08-06 中国电子科技集团公司第二十九研究所 一种基于bga封装的收发模块
CN116845038A (zh) * 2023-08-29 2023-10-03 之江实验室 一种针对晶圆级处理器的散热装置及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101228622A (zh) * 2005-07-25 2008-07-23 Nxp股份有限公司 带气腔的倒装片封装
US20090309202A1 (en) * 2008-06-13 2009-12-17 Phoenix Precision Technology Corporation Package substrate having embedded semiconductor chip and fabrication method thereof
CN101625730A (zh) * 2008-07-07 2010-01-13 国际商业机器公司 射频集成电路芯片封装及其制造方法
CN102610577A (zh) * 2011-01-18 2012-07-25 索尼公司 用于嵌入一个或多个电子构件的封装的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101228622A (zh) * 2005-07-25 2008-07-23 Nxp股份有限公司 带气腔的倒装片封装
US20090309202A1 (en) * 2008-06-13 2009-12-17 Phoenix Precision Technology Corporation Package substrate having embedded semiconductor chip and fabrication method thereof
CN101625730A (zh) * 2008-07-07 2010-01-13 国际商业机器公司 射频集成电路芯片封装及其制造方法
CN102610577A (zh) * 2011-01-18 2012-07-25 索尼公司 用于嵌入一个或多个电子构件的封装的制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779220A (zh) * 2015-03-27 2015-07-15 矽力杰半导体技术(杭州)有限公司 一种芯片封装结构及其制造方法
CN107285270A (zh) * 2017-05-31 2017-10-24 中国电子科技集团公司第十三研究所 硅基集成微***三维堆叠结构及其制作方法
CN109904082A (zh) * 2019-03-28 2019-06-18 中国科学院微电子研究所 一种基板埋入型三维***级封装方法及结构
CN111491489A (zh) * 2020-04-10 2020-08-04 深圳国人无线通信有限公司 一种印制板组件
CN111491489B (zh) * 2020-04-10 2022-11-15 深圳国人无线通信有限公司 一种印制板组件
CN113224033A (zh) * 2021-04-23 2021-08-06 中国电子科技集团公司第二十九研究所 一种基于bga封装的收发模块
CN116845038A (zh) * 2023-08-29 2023-10-03 之江实验室 一种针对晶圆级处理器的散热装置及其制备方法
CN116845038B (zh) * 2023-08-29 2023-12-22 之江实验室 一种针对晶圆级处理器的散热装置及其制备方法

Also Published As

Publication number Publication date
CN104465584B (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
CN104465584A (zh) 基于有源埋入的微波射频基板结构及其制备方法
US10283376B2 (en) Chip encapsulating method and chip encapsulating structure
TW200919687A (en) Methods and apparatus for EMI shielding in multi-chip modules
TW201101452A (en) Semiconductor device packages with electromagnetic interference shielding
US7973399B2 (en) Embedded chip package
TW201314853A (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
CN109326580A (zh) 一种多芯片封装互联结构及多芯片封装互联方法
CN102623427A (zh) 半导体封装结构及其封装方法
TW201622503A (zh) 天線整合式封裝結構及其製造方法
CN104299919B (zh) 无芯层封装结构及其制造方法
CN103400810A (zh) 半导体芯片的层叠封装结构及其制造方法
CN103579201B (zh) 采用导电封装材料的半导体器件电磁屏蔽结构及制作方法
KR100271639B1 (ko) 적층형 반도체패키지 및 그 제조방법 및 그 적층방법
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN101399249A (zh) 绝缘配线基板及其制造方法和使用了该基板的半导体封装
CN101202259B (zh) 芯片堆栈封装结构、内埋式芯片封装结构及其制造方法
CN208904013U (zh) 一种多芯片封装互联结构
WO2023093854A1 (zh) 电子封装结构、电子封装结构的制作方法以及电子设备
CN104465642A (zh) 基于有机基板的多层芯片的扇出型封装结构及封装方法
CN110024113B (zh) 集成电路封装结构及方法
CN100517677C (zh) 多芯片封装的导线架、其制造方法及其封装构造
CN105390477B (zh) 一种多芯片3d二次封装半导体器件及其封装方法
CN105374911A (zh) 一种新型薄膜衬底led器件及其制造方法
CN104112673B (zh) 芯片封装基板及其制作方法
CN203787410U (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant