CN104465346B - 形成栅极的方法 - Google Patents

形成栅极的方法 Download PDF

Info

Publication number
CN104465346B
CN104465346B CN201310425760.2A CN201310425760A CN104465346B CN 104465346 B CN104465346 B CN 104465346B CN 201310425760 A CN201310425760 A CN 201310425760A CN 104465346 B CN104465346 B CN 104465346B
Authority
CN
China
Prior art keywords
gate dielectric
grid layer
dielectric layer
grid
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310425760.2A
Other languages
English (en)
Other versions
CN104465346A (zh
Inventor
何永根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310425760.2A priority Critical patent/CN104465346B/zh
Publication of CN104465346A publication Critical patent/CN104465346A/zh
Application granted granted Critical
Publication of CN104465346B publication Critical patent/CN104465346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种形成栅极的方法,包括提供衬底;在所述衬底表面形成栅介质层;对所述栅介质层表面进行还原气体焙烤;对所述栅介质层表面进行吹扫;在吹扫过的栅介质层表面上形成栅极层;图形化所述栅极层以形成栅极。本发明的技术方案具有以下优点:对衬底的表面进行还原气体焙烤以及吹扫处理,去除了所述栅介质层表面上的杂质,减小了后续步骤中在所述栅介质层表面形成栅极层时产生凸起缺陷的几率。

Description

形成栅极的方法
技术领域
本发明涉及半导体制造技术,具体涉及一种形成栅极的方法。
背景技术
随着集成电路制造技术的不断革新,集成电路中的各种元件的尺寸不断缩小,同时功能化密度不断增大。在按比例缩小的原则下不断发展的集成电路制造技术提高了生产效率,降低了制造成本;同时,也带来了高功耗的问题。通过应用具有低功耗特点的半导体器件,例如,互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)器件具有较低的功耗。
在半导体器件上形成栅极层的过程当中,在栅极层上容易产生凸起缺陷(BumpDefect)。
如图1和图2所示为现有的半导体器件形成栅极的方法,这种方法先是在半导体器件的衬底1上形成半导体材料层4(如图1所示),这种方法形成的半导体材料层4上很容易产生凸起缺陷3,进而致使最后形成的栅极5上也带有所述凸起缺陷3(如图2所示)。
由于半导体器件特征尺寸变小,所述凸起缺陷对半导体器件的影响将更为明显,尤其会影响到半导体器件的成品良率;此时,对于栅极层的要求也相应的变高。
在此同时,对半导体器件所采用的晶圆之间厚度的统一性控制、晶圆的厚度、尺寸的控制以及形成栅极层的温度等条件控制要求也变得越来越严格。
发明内容
本发明解决的问题是减少在形成栅极层时产生凸起缺陷的几率。
为了解决上述技术问题,本发明提供一种形成栅极的方法,包括:
提供衬底;
在所述衬底表面形成栅介质层;
对所述栅介质层表面进行还原气体焙烤;
对所述栅介质层表面进行吹扫;
在吹扫过的栅介质层表面上形成栅极层;
图形化所述栅极层以形成栅极。
可选的,采用高介电常数材料制成所述栅介质层。
可选的,所述还原气体焙烤的步骤包括:采用氢气对所述栅介质层表面进行焙烤。
可选的,所述还原气体焙烤的步骤包括:采用氘气对所述栅介质层表面进行焙烤。
可选的,所述还原气体焙烤的步骤包括:焙烤温度在400~800摄氏度的范围,焙烤压强在0.1~700托的范围。
可选的,所述还原气体焙烤步骤包括:在所述还原气体中混入氮气。
可选的,所述对栅介质层表面进行吹扫的步骤包括:采用氯化氢气体对栅介质层表面进行吹扫。
可选的,所述对栅介质层表面进行吹扫的步骤包括:采用二氯乙烷气体对栅介质层表面进行吹扫。
可选的,所述对栅介质层表面进行吹扫的步骤包括:吹扫温度在400~800摄氏度的范围。
可选的,所述对栅介质层表面进行吹扫的步骤包括:吹扫压强在0.1~700托的范围。
可选的,所述形成栅极层的步骤包括:采用硅烷形成所述栅极层。
可选的,所述形成栅极层的步骤包括:采用乙硅烷形成所述栅极层。
可选的,所述形成栅极层的步骤包括:通过化学气相沉积的方法形成所述栅极层。
可选的,所述化学气相沉积具体为低压化学气相沉积。
可选的,在低压化学气相沉积时,沉积温度在450~750摄氏度的范围,沉积压强在0.1~300托的范围。
可选的,所述栅极层形成在晶圆上,所述形成栅极层的步骤包括:分别在单个晶圆上形成所述栅极层。
可选的,所述栅极层形成在晶圆上,所述形成栅极层的步骤包括:同时在多个晶圆上形成所述栅极层。
可选的,所述形成栅极层的步骤包括:通过炉管在所述晶圆上形成栅极层。
可选的,所述形成栅极层的步骤包括:所述栅极层为多晶硅层。
可选的,所述形成栅极层的步骤包括:所述栅极层为非晶硅层。
与现有技术相比,本发明的技术方案具有以下优点:
对栅介质层表面进行还原气体焙烤以及吹扫处理,去除了所述栅介质层表面上的杂质,减小了后续步骤中在所述栅介质层表面形成栅极层时产生凸起缺陷的几率。
进一步,采用氢气或者氘气对所述栅介质层表面进行焙烤,可以去除所述栅介质层表面的碳、氧等杂质。
进一步,采用氯化氢气体或者二氯乙烷气体对所述栅介质层表面进行吹扫,可以去除所述栅介质层表面的金属杂质。
附图说明
图1至图2是现有技术制作栅极的示意图;
图3至图8是本发明形成栅极的方法一实施例形成栅极的示意图。
具体实施方式
现有的制作栅极的方法易在栅极层上形成凸起缺陷,而所述凸起缺陷产生的主要原因之一是在形成栅极层的生长表面上残留有杂质。
在形成所述栅极层的过程中,在形成栅极层的生长表面上,所述凸起缺陷多形成在残留有杂质的部位,原因在于这些残留的杂质容易使沉积物的晶粒成核速率加快而产生堆积,进而产生所述凸起缺陷。
进一步的,所述凸起缺陷将带入之后的栅极层的图形化步骤当中,使得最终形成的栅极也带有所述的凸起缺陷,严重影响了整个半导体器件的性能。
为了解决上述技术问题,本发明提供一种形成栅极的方法,所述方法大致包括以下步骤:
步骤S1,提供衬底;
步骤S2,在所述衬底表面形成栅介质层;
步骤S3,对所述栅介质层表面进行还原气体焙烤;
步骤S4,对所述栅介质层表面进行吹扫;
步骤S5,在吹扫过的栅介质层表面上形成栅极层;
步骤S6,图形化所述栅极层以形成栅极。
通过上述步骤,可以较为彻底的去除残留在所述栅介质层表面的杂质,以方便所述栅极层生长,进而减小在后续步骤中形成栅极层时产生所述凸起缺陷的几率。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参见图3,执行步骤S1,提供衬底100。
在本实施例中,所述衬底100采用硅衬底,但是,所述衬底100还可以采用其它半导体材料,对此本发明不做任何限制。
在本实施例中,还包括以下分步骤:
在所述衬底100经过浅槽隔离技术(Shallow Trench Isolation,STI)加工,形成浅槽隔离区域,所述隔离区域内填充有隔离介质材料101,以形成浅槽隔离结构。
需要说明的是,所述分步骤仅用于为本实施例中形成半导体器件提供条件,本发明对所述分步骤不做限制,还可以是不经过浅槽隔离直接进行后续的步骤。
继续参照图3,执行步骤S2,在所述衬底表面形成栅介质材料;
对所述栅介质材料图形化后,去除覆盖在所述隔离介质材料101上方的部分栅介质材料,进而得到如图4中所示的,仅覆盖所述衬底100表面的栅介质层110。
在本实施例中,所述栅介质层110采用具有高介电常数的氧化物材料氮化钛(TiN)。但是,所述栅介质层110还可以采用其它高介电常数的氧化物材料,本发明对此不做限制。此外,本发明对所述栅介质层110是否采用高介电常数的材料也不做限制。
如图4所示,步骤S3,对所述栅介质层110的表面进行还原气体130焙烤,所述还原气体130与所述栅介质层110表面残留的杂质反应,以去这些杂质,为后续步骤中栅极层的生长提供一个较为干净的表面。
所述杂质通常来自于形成衬底之前的工艺设备(如蚀刻机台、清洗机台等),或者来自于周围环境,所述杂质主要包括:
碳、氧离子等杂质;
所述栅介质层110表面由于氧化所产生的自然氧化层(native oxide);
痕量金属(trace metal)离子以及金属氧化物等杂质。
在本实施例中,所述还原气体130为氢气,采用氢气130焙烤所述栅介质层110的好处在于,所述氢气具有较强的还原性以及良好的载气性能(Carrier Gas),采用氢气作为还原气体,能够比较完全的去除所述栅介质层110表面上述杂质。
但是,所述还原气体130并不仅限于氢气,还可以是如氘气(D2)等还原性较强的气体。
需要说明的是,温度过低或者是压强过小将导致还原程度不足,而温度过高或者压强过大则可能会影响到衬底100以及栅介质层110本身的特性。因此,可选地,焙烤时的温度保持在400~800摄氏度的范围,焙烤压强保持在0.1~700托的范围,
进一步的,在本实施例中,还可以在所述氢气中混入氮气,所述氮气可以作为保护气体,避免所述栅介质层110发生氧化,或者防止在栅介质层110表面产生其他杂质。
在本实施例中,所述氢气与氮气的混合比例为1:2,采用这种比例的混合气体具有比较好的还原性。但是,本发明对混合比例不做限制,还可以是其它比例,如氢气比氮气为1:2至1:19之间的任何比例。
参照图5,执行步骤S4,采用吹扫气体140对所述栅介质层110的表面进行吹扫,以进一步去除附着在所述栅介质层110表面的杂质;这些杂质主要是一些痕量金属离子杂质,这些痕量金属离子杂质与所述吹扫气体140反应,转变为金属化合物并被所述吹扫气体140带走,为后续步骤形成栅极层提供一个较为纯净的生长表面。
在本实施例中,采用氯化氢气体(HCL)对栅介质层表面进行吹扫,以较为快速彻底的去除所述痕量金属离子。所述痕量金属离子杂质与氯化氢气体反应(例如,钠离子与氯化氢气体反应生成氯化钠),并被所述氯化氢气体带走。
但是,本发明对吹扫用的气体种类不做限制,还可以是其它能够与所述痕量金属离子反应的气体如二氯乙烷气体(DCE,Si2H2Cl2)。
在本实施例中,在吹扫过程中保持温度在400~800摄氏度的范围,同时保持压强在在0.1~700托的范围,以便于较为完全地去除残留在所述栅介质层110表面的痕量金属离子(trace metal)。
特别需要说明的是,所述对所述栅介质层表面进行还原气体焙烤的步骤S3以及所述对所述栅介质层表面进行吹扫的步骤S4的顺序可以相互调换,也就是说,可以先执行步骤S3,再执行步骤S4;也可以是先执行步骤S4,再执行步骤S3。
由于这两个步骤的目的均为去除所述栅介质层110表面上的杂质,调换两个步骤S3和S4的顺序不会影响后续栅极层的形成,也不会影响对栅介质层110表面进行杂质去除的效果。
如图6所示,执行步骤S5,在经所述吹扫气体140吹扫过的栅介质层110表面上形成栅极层。
在本实施例中,形成栅极层的步骤可以在单片晶圆上进行。但是,在其它实施例中也可以通过批量工具如沉积炉等同时在多个晶圆上形成所述栅极层,本发明对此不作限制。
在本实施例中,采用硅烷(SiH4)或者乙硅烷(Si2H6)形成所述栅极层。
形成的栅极层为多晶硅(Poly-Si)栅极层形成所述栅极层,但是,本发明对形成的栅极层不做限制,还可以是非晶硅(a-Si)栅极层等其它半导体材料栅极层。
在本实施例中,分别在单个晶圆上形成所述栅极层120。但是本发明对此不作限制,还可以是利用批量工具如炉管(furnace)同时在多个晶圆上形成所述栅极层120。
结合参考图7所示,在本实施例中,采用低压化学气相沉积(Low PressureChemical Vapor Deposition,LPCVD)的方法形成所述栅极层120,采用LPCVD的好处在于能够在较低的气压下形成的具有良好的阶梯覆盖性能和电学特性的栅极层120。
但是,本发明对于形成所述栅极层的沉积方法不做限制,所述栅极层120还可以是由常压化学气相淀积(Atmospheric,Pressure Chemical Vapor Deposition,APCVD)等其它沉积方法形成。
在本实施例中,沉积温度保持在450~750摄氏度的范围,沉积压强保持在0.1~300托的范围,在所述温度和压强范围进行沉积有利于形成分布均匀的栅极层120。
由于在前面的步骤中对所述栅介质层110表面进行了还原气体焙烤和吹扫的预处理,使得所述栅介质层110的表面残留杂质得到比较彻底的清除,进而使得在沉积形成栅极层120时,多晶硅的晶粒111能够在所述栅介质层110表面均匀分布,而避免了发生晶粒111之间的堆积,进而形成栅极层120,使最后得到的栅极层120上带有所述凸起缺陷的几率将大幅度减小。
参见图8所示,执行步骤S6,图形化所述栅极层120以形成栅极121。
在本实施例中,采用各向异性蚀刻的方法蚀刻所述栅极层120,以形成所述栅极121,采用这种方法形成的栅极121具有较为整齐的边缘。
但是本发明对此不做任何限制,还可以采用其他图形化方法形成所述栅极121。
另外需要说明的是,以上步骤可以在同一腔室内进行,也可以分别在不同腔室进行,本发明对此不做限制。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种形成栅极的方法,其特征在于,包括:
提供衬底;
在所述衬底表面形成栅介质层;
对所述栅介质层表面进行还原气体焙烤;
对所述栅介质层表面进行吹扫;
在吹扫过的栅介质层表面上形成栅极层,所述吹扫温度在400~800摄氏度的范围;
图形化所述栅极层以形成栅极。
2.如权利要求1所述的方法,其特征在于,采用高介电常数材料制成所述栅介质层。
3.如权利要求1所述的方法,其特征在于,所述还原气体焙烤的步骤包括:采用氢气对所述栅介质层表面进行焙烤。
4.如权利要求1所述的方法,其特征在于,所述还原气体焙烤的步骤包括:采用氘气对所述栅介质层表面进行焙烤。
5.如权利要求3或4所述的方法,其特征在于,所述还原气体焙烤的步骤包括:焙烤温度在400~800摄氏度的范围,焙烤压强在0.1~700托的范围。
6.如权利要求1所述的方法,其特征在于,所述还原气体焙烤步骤包括:在所述还原气体中混入氮气。
7.如权利要求1所述的方法,其特征在于,所述对栅介质层表面进行吹扫的步骤包括:采用氯化氢气体对栅介质层表面进行吹扫。
8.如权利要求1所述的方法,其特征在于,所述对栅介质层表面进行吹扫的步骤包括:采用二氯乙烷气体对栅介质层表面进行吹扫。
9.如权利要求7或8所述的方法,其特征在于,所述对栅介质层表面进行吹扫的步骤包括:吹扫压强在0.1~700托的范围。
10.如权利要求1所述的方法,其特征在于,所述形成栅极层的步骤包括:采用硅烷形成所述栅极层。
11.如权利要求1所述的方法,其特征在于,所述形成栅极层的步骤包括:采用乙硅烷形成所述栅极层。
12.如权利要求1所述的方法,其特征在于,所述形成栅极层的步骤包括:通过化学气相沉积的方法形成所述栅极层。
13.如权利要求12所述的方法,其特征在于,所述化学气相沉积为低压化学气相沉积。
14.如权利要求13所述的方法,其特征在于,在低压化学气相沉积时,沉积温度在450~750摄氏度的范围,沉积压强在0.1~300托的范围。
15.如权利要求1所述的方法,其特征在于,所述栅极层形成在晶圆上,所述形成栅极层的步骤包括:分别在单个晶圆上形成所述栅极层。
16.如权利要求1所述的方法,其特征在于,所述栅极层形成在晶圆上,所述形成栅极层的步骤包括:同时在多个晶圆上形成所述栅极层。
17.如权利要求16所述的方法,其特征在于,所述形成栅极层的步骤包括:通过炉管在所述晶圆上形成栅极层。
18.如权利要求1所述的方法,其特征在于,所述形成栅极层的步骤包括:所述栅极层为多晶硅层。
19.如权利要求1所述的方法,其特征在于,所述形成栅极层的步骤包括:所述栅极层为非晶硅层。
CN201310425760.2A 2013-09-17 2013-09-17 形成栅极的方法 Active CN104465346B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310425760.2A CN104465346B (zh) 2013-09-17 2013-09-17 形成栅极的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310425760.2A CN104465346B (zh) 2013-09-17 2013-09-17 形成栅极的方法

Publications (2)

Publication Number Publication Date
CN104465346A CN104465346A (zh) 2015-03-25
CN104465346B true CN104465346B (zh) 2017-12-01

Family

ID=52911218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310425760.2A Active CN104465346B (zh) 2013-09-17 2013-09-17 形成栅极的方法

Country Status (1)

Country Link
CN (1) CN104465346B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545739A (zh) * 2018-11-15 2019-03-29 武汉新芯集成电路制造有限公司 一种导电结构的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1161569A (zh) * 1995-09-29 1997-10-08 日本电气株式会社 在半导体衬底上制造具有高质量氧化膜的半导体器件的方法
CN102334194A (zh) * 2009-03-10 2012-01-25 杭州赛昂电力有限公司 在冶金级Si衬底上基于外延晶体硅薄膜的太阳能异质结电池设计

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100521117C (zh) * 2004-02-25 2009-07-29 株式会社半导体能源研究所 半导体器件及其制造方法
US7968885B2 (en) * 2007-08-07 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1161569A (zh) * 1995-09-29 1997-10-08 日本电气株式会社 在半导体衬底上制造具有高质量氧化膜的半导体器件的方法
CN102334194A (zh) * 2009-03-10 2012-01-25 杭州赛昂电力有限公司 在冶金级Si衬底上基于外延晶体硅薄膜的太阳能异质结电池设计

Also Published As

Publication number Publication date
CN104465346A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
US10510589B2 (en) Cyclic conformal deposition/anneal/etch for Si gapfill
TWI514475B (zh) 形成無氫含矽介電層的方法
JP6554438B2 (ja) シリコン膜の形成方法および形成装置
KR101682747B1 (ko) 시드층의 형성 방법, 실리콘막의 성막 방법 및 성막 장치
KR20130011926A (ko) 어모퍼스 실리콘막의 성막 방법 및 성막 장치
WO2004082003A2 (en) Apparatuses and methods for forming a substantially facet-free epitaxial film
TWI671807B (zh) 半導體裝置的形成方法
JP2017152426A (ja) 成膜方法
KR101321424B1 (ko) 반도체 소자의 표면 처리 및 박막 성장 방법, 그리고 이를 구현하는 표면 처리 및 박막 성장 장치
US20060021570A1 (en) Reduction in size of hemispherical grains of hemispherical grained film
TW201522697A (zh) 基板處理裝置、半導體裝置的製造方法及基板處理方法
TW202035773A (zh) 用於金屬矽化物沉積的方法及設備
KR101364995B1 (ko) 반도체 기판의 제조방법
CN104465346B (zh) 形成栅极的方法
CN104465518B (zh) 栅极制作方法
KR102372135B1 (ko) 실리콘막 또는 게르마늄막 또는 실리콘 게르마늄막을 성막하는 방법 및 장치
CN104425241A (zh) 一种自然氧化层的去除方法
JP5864668B2 (ja) 凹状部分を有した被処理体上へのシリコン膜の成膜方法
JP2013055231A (ja) エピタキシャルウェーハの製造方法
TW201809378A (zh) 一種形成氧化層和磊晶層的方法
CN109300781A (zh) Ono膜层的制造方法
US9391133B2 (en) Capacitor and preparation method thereof
JP2007234891A (ja) 基板処理装置
TW202345206A (zh) 用於在複數個基板上形成半導體磊晶層之磊晶堆疊的方法及晶圓處理爐和用作半導體材料前驅物的三矽烷之用途
CN1933107A (zh) 多步骤低温间隔层制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant