CN104425274A - 一种dmos晶体管的制备方法及dmos晶体管 - Google Patents
一种dmos晶体管的制备方法及dmos晶体管 Download PDFInfo
- Publication number
- CN104425274A CN104425274A CN201310395493.9A CN201310395493A CN104425274A CN 104425274 A CN104425274 A CN 104425274A CN 201310395493 A CN201310395493 A CN 201310395493A CN 104425274 A CN104425274 A CN 104425274A
- Authority
- CN
- China
- Prior art keywords
- silicon chip
- thinning
- back side
- preparation
- dmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000009792 diffusion process Methods 0.000 title abstract 2
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 68
- 239000010703 silicon Substances 0.000 claims abstract description 65
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000002253 acid Substances 0.000 claims description 13
- 239000000243 solution Substances 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 4
- 229910017604 nitric acid Inorganic materials 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000000227 grinding Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000005498 polishing Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 206010061245 Internal injury Diseases 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明提供一种DMOS晶体管的制备方法及DMOS晶体管，涉及半导体制造技术领域，包括：提供一硅片，在所述硅片上形成栅绝缘层以及栅极；在所述硅片正面沉积第一金属层，对所述第一金属层进行刻蚀形成源极；用细度小于600目的研磨轮对半导体硅片背面进行一次减薄，在所述硅片的背面沉积第二金属层做漏极，形成DMOS晶体管。改变现有减薄技术中采用的325目加600目工艺，增加了背面硅表面的粗糙度，使得背面金属与背面硅表面之间融合更好，源极与漏极之间电阻更小、Vfsd更小，从而解决了DMOS产品减薄后Vfsd扇形失效的问题。
Description
技术领域
本发明涉及半导体制造技术领域，特别是DMOS晶体管的制备方法及DMOS晶体管。
背景技术
分立型金属-氧化物-硅产品即DMOS产品（Discrete Metal-Oxide-Silicon的缩写）背面研磨，将硅片厚度从625μm减到300μm左右，可降低DMOS产品源漏之间的电阻，增加芯片的韧性、减少芯片体积，有利于芯片散热。研磨方式有切入式和缓进式两种，如图1所示，是切入式研磨减薄机，研磨轮1与载硅片的托盘2按相反方向不同转速相对旋转，同时研磨轮按一定的速度下降从而达到减薄效果，这样减薄后的纹路呈扇形分布。
如图2所示，是源漏间二极管正向导通压降Vfsd（Forward Voltage of diodebetween S，D）的测量方法：GS短接，S接地，SD加偏压Vsd，测量SD间电流Isd。增大Vsd，当Isd达到设定值时的Vsd测量值即为Vfsd；Vgs=0V，Isd=设定值。如图3所示，是Vfsd测量结果。
DMOS产品的背面金属化后作漏极（Drain），正面金属化后做源极（Source），源和漏之间的电阻直接决定到源（S）与漏（D）间的导通压降。V=I*R（Isd一定），如图4所示，对硅片5减薄，硅片表面磨痕4上的背面金属层3作为D极。减薄磨痕粗细关系到漏极电阻，磨痕粗糙时背面金属与硅片表面接触面积大，Ti与Si之间融合好，S、D间电阻小，Isd一定时Vfsd也小；反之，减薄磨痕细时，背面金属与硅片表面接触面积小，Ti与Si之间融合不好，S、D间电阻较大，Isd一定时Vfsd较大、容易超上限。
如图5所示是减薄后的背面磨痕图，通过研磨机减薄后的硅片表面磨痕6呈扇形分布，某些DMOS产品的Vfsd规范范围很窄(0～1.0V)，很容易发生Vfsd超上限并呈扇形分布失效，如图6所示，Vfsd扇形失效区域是7。现有减薄技术是先采用磨痕粗糙的研磨轮减薄大部分，再用磨痕细的研磨轮减薄20um至要求厚度，这样因为背面的磨痕较细，背面金属与背面硅片的接触面积小、接触电阻大，导致Vfsd大、容易超上限，造成Vfsd扇形失效。
发明内容
本发明要解决的技术问题是提供一种DMOS晶体管的制备方法及DMOS晶体管，解决DMOS产品减薄后Vfsd扇形失效的问题。
为解决上述技术问题，本发明的实施例提供了一种DMOS晶体管的制备方法，包括：
提供一硅片；
在所述硅片上形成栅绝缘层以及栅极；
在所述硅片正面沉积源极所用的第一金属层；
对所述第一金属层进行刻蚀形成源极；
用细度小于600目的研磨轮对半导体硅片背面进行一次减薄；
在所述硅片背面沉积第二金属层做漏极，形成DMOS晶体管。
其中，用细度小于600目的研磨轮对半导体硅片背面进行一次减薄的步骤后还包括：
用含酸溶液对减薄后的硅片背面进行腐蚀。
其中，用含酸溶液对减薄后的硅片背面进行腐蚀的步骤具体为：
用含酸溶液对减薄后的硅片背面腐蚀20秒。
其中，所述含酸溶液为：氢氟酸和硝酸的混合溶液。
其中，用细度小于600目的研磨轮对半导体硅片背面进行一次减薄的步骤具体为：
用细度小于600目的研磨轮对半导体硅片背面进行一次减薄，直至硅片减薄至设定的厚度值。
其中，在所述硅片背面沉积漏极所用的第二金属层的步骤具体为：
在所述硅片背面蒸发钛、镍或银作漏极。
其中，所述研磨轮为细度为325目的研磨轮。
为解决上述技术问题，本发明还提供了一种DMOS晶体管，所述DMOS晶体管是由如上所述方法制备的。
本发明的上述技术方案的有益效果如下：
上述方案中，通过只采用磨痕粗的研磨轮（即细度为325目的研磨轮）来减薄硅片背面，不仅提高了速度，也增加了表面磨痕的粗糙度，使源漏之间的电阻减小，Vfsd减小，大大降低了Vfsd扇形失效的几率，提高了减薄的成功率。
附图说明
图1为切入式研磨减薄机的工作示意图；
图2为源漏间二极管正向导通压降Vfsd的测量方法示意图；
图3为Vfsd测量结果；
图4为硅片表面磨痕示意图；
图5为减薄后背面磨痕图；
图6为Vfsd扇形失效图；
图7为现有技术减薄后磨痕示意图；
图8为本发明的实施例减薄后磨痕示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明针对现有的DMOS产品减薄后Vfsd扇形失效的问题，提供一种DMOS晶体管的制备方法及DMOS晶体管。
如图8所示，本发明的实施例一种DMOS晶体管的制备方法，包括：
步骤81，提供一硅片；
步骤82，在所述硅片上形成栅绝缘层以及栅极；
步骤83，在所述硅片正面沉积源极所用的第一金属层；其中第一金属为：Al或Si或Cu；
步骤84，对所述第一金属层进行刻蚀形成源极；
步骤85，用细度小于600目的研磨轮对半导体硅片背面进行一次减薄；
步骤86，在所述硅片背面沉积第二金属层做漏极，形成DMOS晶体管。
目是表征成品细度的单位，用细度小于600目研磨轮代替用细度为325目加600目研磨轮减薄，不仅提高速度，也增加表面磨痕的粗糙度，与图7现有技术磨痕8相比，图8中本发明磨痕9的细度明显粗糙，这样，背面金属层3的金属与硅片5表面接触面积大，金属与硅之间的融合好，源极与漏极之间的电阻较小，Vfsd也小，不容易扇形失效。
但是磨痕粗，应力较大，就需要增加背面硅腐蚀时间来改善表观，消除应力，所以本发明的实施例一种DMOS的制备方法，用细度小于600目的研磨轮对半导体硅片背面进行一次减薄的步骤后还包括：
用含酸溶液对减薄后的硅片背面进行腐蚀。
通过酸液的腐蚀，消除了用细度小于600目的研磨轮减薄后留下的较多的表面硅屑和应力，释放内部损伤。
其中，用含酸溶液对减薄后的硅片背面进行腐蚀的步骤具体为：
用含酸溶液对减薄后的硅片背面腐蚀20秒。
由于用小于600目研磨轮减薄后，磨痕粗，应力大，所以增加背面硅腐蚀时间到20秒，以达到改善表观，消除应力的目的。
其中，所述含酸溶液为：氢氟酸和硝酸的混合溶液。
即用氢氟酸和硝酸混合液对硅片研磨面进行化学腐蚀，达到清除表面硅屑、释放内部损伤和应力的目的，反应式如下：
Si+4HNO3=SiO2+2H2O+4NO2
SiO2+6HF=H2SiF6+2H2O
其中，用细度小于600目的研磨轮对硅片背面进行一次减薄的步骤为：
用细度小于600目的研磨轮对半导体硅片背面进行一次减薄，直至硅片减薄至设定的厚度值。
减少了对细度为600目的研磨轮的使用，通过细度小于600目的研磨轮直接将硅片减薄到设定的厚度值，不仅提高速度，也增加表面磨痕的粗糙度。
在实际应用中，以背面金属作为漏极，所以，本发明的实施例中，在所述硅片背面沉积漏极所用的第二金属层的步骤具体为：
在所述硅片背面蒸发钛、镍或银做漏极。
在上述实施例中，选用研磨轮细度小于600目的研磨轮，其中，所述研磨轮为细度为325目的研磨轮。
通过上述实施例，解决了DMOS产品减薄后Vfsd扇形失效问题，减少了因此失效导致的产品返工和报废。
为了更好地实现上述目的，本发明的实施例还提供一种DMOS晶体管，所述DMOS晶体管是由如上所述的方法制备的，所述方法的实施例的有益效果均适用于此DMOS晶体管。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (8)
1.一种DMOS晶体管的制备方法，其特征在于，包括：
提供一硅片；
在所述硅片上形成栅绝缘层以及栅极；
在所述硅片正面沉积源极所用的第一金属层；
对所述第一金属层进行刻蚀形成源极；
用细度小于600目的研磨轮对半导体硅片背面进行一次减薄；
在所述硅片背面沉积第二金属层做漏极，形成DMOS晶体管。
2.根据权利要求1所述的DMOS晶体管的制备方法，其特征在于，用细度小于600目的研磨轮对半导体硅片背面进行一次减薄的步骤后还包括：
用含酸溶液对减薄后的硅片背面进行腐蚀。
3.根据权利要求2所述的DMOS晶体管的制备方法，其特征在于，用含酸溶液对减薄后的硅片背面进行腐蚀的步骤具体为：
用含酸溶液对减薄后的硅片背面腐蚀20秒。
4.根据权利要求2或3所述的DMOS晶体管的制备方法，其特征在于，所述含酸溶液为：氢氟酸和硝酸的混合溶液。
5.根据权利要求1所述的DMOS晶体管的制备方法，其特征在于，用细度小于600目的研磨轮对半导体硅片背面进行一次减薄的步骤具体为：
用细度小于600目的研磨轮对半导体硅片背面进行一次减薄，直至硅片减薄至设定的厚度值。
6.根据权利要求1所述的DMOS晶体管的制备方法，其特征在于，在所述硅片背面沉积漏极所用的第二金属层的步骤具体为：
在所述硅片背面蒸发钛、镍或银作漏极。
7.根据权利要求1所述的DMOS晶体管的制备方法，其特征在于，所述研磨轮为细度为325目的研磨轮。
8.一种DMOS晶体管，其特征在于，所述DMOS晶体管是由如权利要求1－7任一项所述的方法制备得到的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310395493.9A CN104425274A (zh) | 2013-09-03 | 2013-09-03 | 一种dmos晶体管的制备方法及dmos晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310395493.9A CN104425274A (zh) | 2013-09-03 | 2013-09-03 | 一种dmos晶体管的制备方法及dmos晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104425274A true CN104425274A (zh) | 2015-03-18 |
Family
ID=52973944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310395493.9A Pending CN104425274A (zh) | 2013-09-03 | 2013-09-03 | 一种dmos晶体管的制备方法及dmos晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104425274A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021097756A1 (en) * | 2019-11-21 | 2021-05-27 | Texas Instruments Incorporated | Packaged electronic device with low resistance backside contact |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4144099A (en) * | 1977-10-31 | 1979-03-13 | International Business Machines Corporation | High performance silicon wafer and fabrication process |
| CN100521094C (zh) * | 2005-09-29 | 2009-07-29 | 硅电子股份公司 | 未抛光半导体晶片和用于制造未抛光半导体晶片的方法 |
| CN101498055A (zh) * | 2009-01-19 | 2009-08-05 | 郜勇军 | 一种太阳能级单晶硅棒的抛光处理方法 |
| CN101842878A (zh) * | 2007-10-24 | 2010-09-22 | 松下电器产业株式会社 | 半导体元件及其制造方法 |
| CN102760754A (zh) * | 2012-07-31 | 2012-10-31 | 杭州士兰集成电路有限公司 | 耗尽型vdmos及其制造方法 |
-
2013
- 2013-09-03 CN CN201310395493.9A patent/CN104425274A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4144099A (en) * | 1977-10-31 | 1979-03-13 | International Business Machines Corporation | High performance silicon wafer and fabrication process |
| CN100521094C (zh) * | 2005-09-29 | 2009-07-29 | 硅电子股份公司 | 未抛光半导体晶片和用于制造未抛光半导体晶片的方法 |
| CN101842878A (zh) * | 2007-10-24 | 2010-09-22 | 松下电器产业株式会社 | 半导体元件及其制造方法 |
| CN101498055A (zh) * | 2009-01-19 | 2009-08-05 | 郜勇军 | 一种太阳能级单晶硅棒的抛光处理方法 |
| CN102760754A (zh) * | 2012-07-31 | 2012-10-31 | 杭州士兰集成电路有限公司 | 耗尽型vdmos及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021097756A1 (en) * | 2019-11-21 | 2021-05-27 | Texas Instruments Incorporated | Packaged electronic device with low resistance backside contact |
| US11404385B2 (en) | 2019-11-21 | 2022-08-02 | Texas Instruments Incorporated | Packaged electronic device with low resistance roughened backside contact |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105977154B (zh) | 一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法 | |
| CN103578978B (zh) | 一种基于硅基键合材料的高压快恢复二极管制造方法 | |
| CN103165442B (zh) | 背面图形化的方法 | |
| CN103700617B (zh) | 基于soi衬底高可靠性的tsv工艺方法 | |
| CN104253033A (zh) | 半导体晶圆背面工艺和功率器件的形成方法 | |
| CN102522326B (zh) | 一种适于丝网印刷的半导体分立器件背面金属的生产方法 | |
| CN101459207B (zh) | 一种Au/Cr-CZT复合电极的制备方法 | |
| CN104810283A (zh) | 一种适用于压接式封装的igbt芯片制造方法 | |
| US20140323018A1 (en) | Polishing device for removing polishing byproducts | |
| CN102130037A (zh) | 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法 | |
| CN103870813A (zh) | 指纹传感器和电子设备 | |
| GB201121659D0 (en) | Substrates for semiconductor devices | |
| CN102832160A (zh) | 一种soi硅片的制备方法 | |
| CN104425274A (zh) | 一种dmos晶体管的制备方法及dmos晶体管 | |
| JP5011740B2 (ja) | 半導体装置の製造方法 | |
| CN106229285A (zh) | 改善igbt背面应力的方法 | |
| CN107785257A (zh) | Igbt器件背面工艺方法及igbt器件 | |
| CN105762062A (zh) | 一种砷化镓半导体基片湿法刻蚀工艺 | |
| TWI421921B (zh) | 半導體裝置及其製造方法 | |
| CN212062396U (zh) | 一种晶圆背面的金属化结构 | |
| WO2011024358A1 (ja) | 半導体装置の製造方法 | |
| CN203085526U (zh) | 一种键合后的晶圆 | |
| CN104576356B (zh) | 一种化学机械研磨的方法 | |
| CN104981896A (zh) | 半导体装置及其制造方法 | |
| CN106328523A (zh) | 射频横向双扩散mos器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150318 |
|
| RJ01 | Rejection of invention patent application after publication |