CN104393153A - 一种半导体器件的圆片级封装方法 - Google Patents
一种半导体器件的圆片级封装方法 Download PDFInfo
- Publication number
- CN104393153A CN104393153A CN201410700670.4A CN201410700670A CN104393153A CN 104393153 A CN104393153 A CN 104393153A CN 201410700670 A CN201410700670 A CN 201410700670A CN 104393153 A CN104393153 A CN 104393153A
- Authority
- CN
- China
- Prior art keywords
- epitaxial loayer
- wafer
- silicon substrate
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 85
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 43
- 239000010703 silicon Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000000843 powder Substances 0.000 claims abstract description 32
- 238000005520 cutting process Methods 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 42
- 230000008878 coupling Effects 0.000 claims description 31
- 238000010168 coupling process Methods 0.000 claims description 31
- 238000005859 coupling reaction Methods 0.000 claims description 31
- 238000005538 encapsulation Methods 0.000 claims description 26
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 23
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 238000005260 corrosion Methods 0.000 claims description 10
- 230000007797 corrosion Effects 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 9
- 239000003292 glue Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 238000000608 laser ablation Methods 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims description 5
- 238000007788 roughening Methods 0.000 claims description 5
- 238000001962 electrophoresis Methods 0.000 claims description 4
- 238000007639 printing Methods 0.000 claims description 4
- 238000005507 spraying Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000000178 monomer Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- 238000012545 processing Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 13
- 229910002027 silica gel Inorganic materials 0.000 description 10
- 239000000741 silica gel Substances 0.000 description 10
- 239000000945 filler Substances 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000084 colloidal system Substances 0.000 description 4
- 238000005336 cracking Methods 0.000 description 4
- 229920006335 epoxy glue Polymers 0.000 description 4
- 230000004927 fusion Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000012856 packing Methods 0.000 description 4
- 230000002787 reinforcement Effects 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000010719 annulation reaction Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
- H01L33/502—Wavelength conversion materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明涉及一种半导体器件的圆片级封装方法，属于半导体封装技术领域。其包括如下工艺流程：提供硅基圆片，其硅衬底的上表面生长有外延层；在硅基圆片的外延层的表面通过凸块工艺形成阵列状的金属凸块；包封金属凸块，减薄包封层，露出金属凸块的表面；翻转并减薄硅衬底的另一面；借助环状的掩模或治具去除硅衬底的中部区域露出外延层的出光面，并对裸露的外延层的出光面进行微结构处理；分割外延层形成纵横交错的外延层间隔；在环状型腔内形成荧光粉层和透光层；沿外延层间隔切割，形成独立的光电二极管的封装单体。本发明提供了具有厚度薄、应力小、成本低的光电二极管的封装方法。
Description
技术领域
本发明涉及一种半导体器件的圆片级封装方法，属于半导体封装技术领域。
背景技术
光电二极管是将电转化为光的半导体器件，作为新型固态照明光源已经取得了长足的发展。由于受产品性能、制造成本、及外形尺寸等因数的影响，光电二极管的封装形式也不断演变与丰富：传统的光电二极管封装形式主要有支架式封装、塑封料式EMC封装、金属印制板式COB封装，以及陶瓷基板式封装。如图1所示，传统的光电二极管以昂贵的蓝宝石或碳化硅为衬底形成光电二极管芯片，限制了光电二极管的生产成本的下降空间，而且其厚度在一般在500微米以上，限制了封装光源的空间；同时，白光光电二极管的荧光粉层与衬底的力学性能差异较大，在工艺过程或者使用过程由于温度变化易形成热应力，而导致光电二极管封装产品的开裂、折断等失效，降低了产品可靠性。
发明内容
本发明的目的在于克服当前光电二极管封装技术的不足，提供一种减薄厚度、提高产品可靠性、降低封装工艺的难度、降低生产成本的半导体器件的圆片级封装方法。
本发明的目的是这样实现的：
本发明一种半导体器件的圆片级封装方法，包括如下工艺流程：
步骤一、提供硅基圆片，其硅衬底的上表面生长有外延层；
步骤二、在硅基圆片的外延层的表面通过凸块工艺形成阵列状的金属凸块；
步骤三、采用包封工艺包封金属凸块，形成包封层；
步骤四、通过抛磨、腐蚀或刻蚀方法将包封层减薄至露出金属凸块的表面，并在金属凸块的表面通过化学镀的方法先形成镍层再形成金层的镍金层或通过化学镀的方法形成锡层；
步骤五、上下翻转180度，对硅衬底的另一面通过抛磨、腐蚀或刻蚀方法进行减薄，剩余厚度H为200～1000微米；
步骤六、借助环状的掩膜或治具保护硅衬底的边缘，通过腐蚀或刻蚀方法去除硅衬底的中部区域露出外延层的出光面，同时保留硅衬底的边缘区域，形成环状型腔，并对裸露的外延层的出光面进行微结构图形化处理；
步骤七、通过刻蚀、腐蚀或激光烧蚀方法分割完成微结构处理的外延层，形成纵横交错的外延层间隔；
步骤八、在环状型腔内通过喷涂或电泳方法形成荧光粉层；
步骤九、在荧光粉层的表面通过点胶或印刷胶的方法形成透光层；
步骤十、沿外延层间隔切割，形成独立的光电二极管的封装单体。
本发明所述荧光粉层的厚度小于硅衬底的剩余厚度H。
本发明在步骤二中，所述凸块工艺包括步骤：在外延层的表面顺次通过溅射金属种子层、通过光刻工艺形成光刻胶开口图形、在光刻胶开口内电镀导电金属、用去胶工艺去除剩余的光刻胶以及腐蚀去除无效的金属种子层，形成金属凸块的阵列。
本发明在步骤四中，所述金属凸块的高度h的范围为20～200微米。
进一步地，在步骤四中，所述金属凸块的高度h的范围为60～80微米。
本发明在步骤五中，所述硅衬底的剩余厚度H为500～700微米
本发明在步骤六中，所述硅衬底的边缘区域的宽度D为500～10000微米。
进一步地，在步骤六中，所述硅衬底的边缘区域的宽度D为800～5000微米
发明在步骤七中，外延层间隔的深度不小于外延层的厚度。
本发明在步骤七中，所述外延层间隔的底部进行粗化处理，所述粗化处理是将外延层间隔的底部通过干法刻蚀、切割或者激光烧蚀的方法形成具有微型结构的非光滑面。
相比与现有方案，本发明的有益效果是：
（1）本发明仅使用硅衬底生长的外延层来实现光电二极管的封装结构，减薄了光电二极管的厚度，增大了照明设计的灵活性，而且还可以用于此前无法封装光源的空间；而硅衬底易于加工、价格便宜，同时采用圆片级的生产工艺，降低了光电二极管的生产成本；
（2）本发明将荧光粉层与透光层分开成形，通过材料的选择，使透光层与包封层力学性能更相近，从而降低了工艺或者使用过程中由于温度变化形成的热应力，减少了因应力变形导致的光电二极管的开裂、折断等失效，提高了光电二极管的可靠性；
（3）本发明在光电二极管封装过程中，将硅基圆片制成环形物，不仅保留了其刚度、不容易碎片，而且在工艺过程中容易拿持，降低了封装工艺的难度。
附图说明
图1为传统光电二极管芯片结构的剖面示意图；
图2为本发明一种半导体器件的圆片级封装方法的流程图；
图3为本发明光电二极管的封装结构的实施例的剖面示意图；
图4为图3的光电二极管的金属凸块的示意图；
图5～17为图3的一种半导体器件的圆片级封装方法的流程图；
图18和图19为图3 的变形一；
图20为图3 的变形二；
图中：
硅衬底11
外延层12
出光面121
外延层间隔122
掩膜或治具16
金属凸块2
镍金层或锡层21
包封层3
连接加强面31
荧光粉层4
透光层5；
硅基圆片10
环状型腔111。
具体实施方式
参见图2，本发明一种半导体器件的圆片级封装方法的工艺流程如下：
S101：取硅晶圆片, 其硅衬底上生长有外延层；
S102：在外延层的表面形成阵列状的金属凸块并将其包封、减薄至露出金属凸块的另一端的表面；
S103：减薄硅衬底，去除硅衬底的中部区域露出外延层的出光面；
S104：分割外延层，且在外延层上依次形成荧光粉层、透光层；
S105：将完成封装工艺的硅晶圆片切割成单颗半导体器件的封装体。
现在将在下文中参照附图更加充分地描述本发明，在附图中示出了本发明的示例性实施例，从而本公开将本发明的范围充分地传达给本领域的技术人员。然而，本发明可以以许多不同的形式实现，并且不应被解释为限制于这里阐述的实施例。
实施例，参见图3至图5
本发明光电二极管的封装结构，其包括一外延层12，该外延层12为硅衬底11的外延生长层，如图5所示，在封装工艺过程中，硅衬底11通过腐蚀、刻蚀等方法去除。在图3中，外延层12的上表面为其出光面121，设有如棱形、锥形等微型出光结构，以提升光电二极管的光取出效率。
作为正负电极使用的两个金属凸块2通过电镀、化学镀等凸块工艺成形方法形成于外延层12的下表面，且在外延层12的垂直区域之内其一端与外延层12固连，金属凸块2与外延层12之间通常设置金属种子层（图3中未示出），以利于金属凸块2于外延层12的表面成形。因此金属凸块2的材质包括但不限于铜，其高度h为20～200微米，以高度h的范围为60～80微米为佳。金属凸块2的横截面形状通常呈矩形，如图4所示，以适于现有PCB板、线路板等使用。
外延层12的下表面及两个金属凸块2由包封层3封装，金属凸块2的另一端的端面露出包封层3。包封层3的材料可以是硅胶、环氧胶等，优选硅胶。包封层3的侧边边界一般不小于外延层12的侧边边界，以保护外延层12，同时防止外延层12漏电。为了调节包封层3的力学性能，可以掺入填料如氧化硅、氧化铝等。金属凸块2的露出表面设置镍金层或锡层，以防止金属铜的金属凸块2的表面氧化，并满足焊接可靠性的要求。
外延层12的出光面121覆盖厚度范围为20～60微米的荧光粉层4。荧光粉层4通过使用行业常用的黄粉、绿粉、黄绿粉或红粉通过胶（一般为硅胶）混合形成混合胶体，通过喷涂、电泳等方法覆盖外延层12，混合胶体可以提高荧光粉的工艺性及粘接性。
荧光粉层4的裸露面通过点胶、印刷等方法设置硅胶、环氧胶等透光性好的透光层5，优选硅胶，以与包封层3的力学性能相近，降低工艺或者使用过程因温度变化形成的热应力，减少因应力变形导致的光电二极管封装结构产品的开裂、折断等失效。进一步的，还可以在透光层5中掺合氧化硅等填料，调节力学性能；或者在透光层5中掺合荧光粉用作填料，既改善力学性能、又起到调节光转化的作用。
外延层12出射蓝光，部分蓝光激发黄色荧光粉发出黄光，进而与剩余部分蓝光混合获得白光，或者使用黄色荧光粉与少量红色荧光粉的混合来获得暖白光。
本发明上述实施例的一种半导体器件的圆片级封装方法，包括步骤：
步骤一，参见图5，提供硅基圆片10，且在硅衬底11的上表面生长有分布均匀的外延层12，外延层12的厚度一般在10微米左右。
步骤二，参见图6，在硅基圆片10的外延层12 表面顺次通过溅射金属种子层、通过光刻工艺形成光刻胶开口图形、在光刻胶开口内电镀导电金属、用去胶工艺去除剩余的光刻胶、以及腐蚀去除无效的金属种子层，形成金属凸块2的阵列，金属凸块2的材质为具有可焊接性的金属，其材质包括但不限于铜。
步骤三，采用包括点胶、涂胶、印胶、贴膜、注塑等方法的包封工艺包封金属凸块2，形成包封层3，包封层3的材料可以是硅胶、环氧胶等，以硅胶为佳；为了调节包封层3的力学性能，可以掺入填料如氧化硅、氧化铝等；参见图7。
步骤四，参见图8，通过抛磨、腐蚀、刻蚀等方法将包封层3减薄至露出金属凸块2的表面，且使金属凸块2的高度h的范围为20～200微米，以高度h的范围为60～80微米为佳；再在金属凸块2的表面通过化学镀的方法先形成镍层再形成金层的镍金层或通过化学镀的方法形成锡层。
步骤五，参见图9，上下翻转180度，对硅衬底11的另一面通过抛磨、腐蚀、刻蚀等方法进行减薄，形成减薄面,并使硅衬底11的剩余厚度H为200～1000微米，以硅衬底11的剩余厚度H为500～700微米为佳。
步骤六，参见图10至图12，在硅衬底11的减薄面的边缘设置氧化硅薄膜、氮化硅薄膜或者光刻胶制成的掩膜或治具16，以保护硅基圆片10的边缘，通过腐蚀、刻蚀等方法去除硅衬底11的中部区域露出外延层的出光面121，同时保留硅衬底11的边缘区域，使硅衬底11的边缘区域的宽度D为500～10000微米,优选宽度D为800～5000微米，使硅衬底11形成环状型腔111，其具有围堰功能，以有助于后续荧光粉层4的成形。环状型腔111可以保留硅基圆片10的部分刚性，避免硅基圆片10的变形、碎片，为后续工艺提供支撑，也便于拿持，有利于后续工艺的进行。
对裸露的外延层12的出光面121进行图形化处理，形成如棱形、锥形等微结构，以提升光电二极管的光取出效率。
步骤七，参见图13，通过刻蚀、腐蚀或激光烧蚀方法分割完成微结构处理的外延层12，形成纵横交错的外延层间隔122，外延层12的大小和外延层间隔122的宽度由实际需要设计确定。
步骤八，参见图14，为提高工艺性及粘接性，将荧光粉通过胶混合形成混合胶体，该胶通常为硅胶；将该混合胶体通过喷涂、电泳等方法在环状型腔111内形成厚度合适的荧光粉层4，荧光粉层4的厚度小于硅衬底11的剩余厚度H；荧光粉材料可以是行业常用的黄粉、绿粉、黄绿粉或红粉，以获得不同色温的光电二极管。
步骤九，参见图15，在荧光粉层4的表面通过点胶、印刷等方法形成透光层5，透光层5的材料为硅胶、环氧胶等，优选硅胶，以与包封层3的力学性能相近，降低工艺或者使用过程因温度变化形成的热应力，减少因应力变形导致的开裂、折断等失效。进一步的，还可以在透光层5中掺合氧化硅等填料，调节力学性能；或者在透光层5中掺合荧光粉用作填料，既改善力学性能、又起到调节光转化的作用。
步骤十，参见图16和图17，透光层5位于荧光粉层4的上层，因荧光粉层4的荧光粉密度大，所以比较硬；透光层5没有填料或者填料密度小，因此比较软。故可以沿外延层间隔122先选用金属刀或激光刀切割比较软的透光层5、再用金刚石刀切割比较硬的荧光粉层4，完成切割后形成独立的光电二极管封装单体，如图17所示。根据材料的实际情况，有区别的选择切割刀，可以降低工艺难度，同时降低刀片的损耗。
本发明一种圆片级光电二极管的封装结构及其封装方法不限于上述优选实施例，如为提高光电二极管的封装结构的可靠性，在包封层3与荧光粉层4的交界处在包封层3上通过粗化处理的方法形成连接加强面31。连接加强面31可以为通过刻蚀的方法形成的向下走向由若干级台阶31组成的倾斜面，如图18和图19所示；也可以为具有微型结构的非光滑面，如通过干法刻蚀或机械刀具形成的无数个微型凹槽（如图20所示），或者通过激光刻蚀的方法形成的无数个微型凹坑，或者是不规则的粗糙面，但连接加强面31的结构不局限于此。
进一步地，为了更好地提高光电二极管的封装结构的导电、散热性能，两个金属凸块2的延展面积尽可能的大，如图4所示。
因此，任何本领域技术人员在不脱离本发明的精神和范围内，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本发明权利要求所界定的保护范围内。
Claims (10)
1.一种半导体器件的圆片级封装方法，包括如下工艺流程：
步骤一、提供硅基圆片（10），其硅衬底（11）的上表面生长有外延层（12）；
步骤二、在硅基圆片（10）的外延层（12）的表面通过凸块工艺形成阵列状的金属凸块（2）；
步骤三、采用包封工艺包封金属凸块（2），形成包封层（3）；
步骤四、通过抛磨、腐蚀或刻蚀方法将包封层（3）减薄至露出金属凸块（2）的表面，并在金属凸块（2）的表面通过化学镀的方法先形成镍层再形成金层的镍金层或通过化学镀的方法形成锡层；
步骤五、上下翻转180度，对硅衬底（11）的另一面通过抛磨、腐蚀或刻蚀方法进行减薄，剩余厚度H为200～1000微米；
步骤六、借助环状的掩膜或治具（16）保护硅衬底（11）的边缘，通过腐蚀或刻蚀方法去除硅衬底（11）的中部区域露出外延层的出光面（121），同时保留硅衬底（11）的边缘区域，形成环状型腔（111），并对裸露的外延层的出光面（121）进行微结构图形化处理；
步骤七、通过刻蚀、腐蚀或激光烧蚀方法分割完成微结构处理的外延层（12），形成纵横交错的外延层间隔（122）；
步骤八、在环状型腔（111）内通过喷涂或电泳方法形成荧光粉层（4）；
步骤九、在荧光粉层（4）的表面通过点胶或印刷胶的方法形成透光层（5）；
步骤十、沿外延层间隔（122）切割，形成独立的光电二极管的封装单体。
2.根据权利要求1所述的一种半导体器件的圆片级封装方法，其特征在于：所述荧光粉层（4）的厚度小于硅衬底（11）的剩余厚度H。
3.根据权利要求1所述的一种半导体器件的圆片级封装方法，其特征在于：在步骤二中，所述凸块工艺包括步骤：在外延层（12）的表面顺次通过溅射金属种子层、通过光刻工艺形成光刻胶开口图形、在光刻胶开口内电镀导电金属、用去胶工艺去除剩余的光刻胶以及腐蚀去除无效的金属种子层，形成金属凸块（2）的阵列。
4.根据权利要求1所述的一种半导体器件的圆片级封装方法，其特征在于：在步骤四中，所述金属凸块（2）的高度h的范围为20～200微米。
5.根据权利要求4所述的一种半导体器件的圆片级封装方法，其特征在于：在步骤四中，所述金属凸块（2）的高度h的范围为60～80微米。
6.根据权利要求1所述的一种半导体器件的圆片级封装方法，其特征在于：在步骤五中，所述硅衬底（11）的剩余厚度H为500～700微米。
7.根据权利要求1所述的一种半导体器件的圆片级封装方法，其特征在于：在步骤六中，所述硅衬底（11）的边缘区域的宽度D为500～10000微米。
8.根据权利要求7所述的一种半导体器件的圆片级封装方法，其特征在于：在步骤六中，所述硅衬底（11）的边缘区域的宽度D为800～5000微米。
9.根据权利要求1所述的一种半导体器件的圆片级封装方法，其特征在于：在步骤七中，外延层间隔（122）的深度不小于外延层（12）的厚度。
10.根据权利要求9所述的一种半导体器件的圆片级封装方法，其特征在于：在步骤七中，所述外延层间隔（122）的底部进行粗化处理，所述粗化处理是将外延层间隔（122）的底部通过干法刻蚀、切割或者激光烧蚀的方法形成具有微型结构的非光滑面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410700670.4A CN104393153B (zh) | 2014-11-28 | 2014-11-28 | 一种半导体器件的圆片级封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410700670.4A CN104393153B (zh) | 2014-11-28 | 2014-11-28 | 一种半导体器件的圆片级封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104393153A true CN104393153A (zh) | 2015-03-04 |
| CN104393153B CN104393153B (zh) | 2017-05-31 |
Family
ID=52611023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410700670.4A Active CN104393153B (zh) | 2014-11-28 | 2014-11-28 | 一种半导体器件的圆片级封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104393153B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108533990A (zh) * | 2018-02-01 | 2018-09-14 | 陈广明 | 一种低成本灯杯 |
| CN110745772A (zh) * | 2019-10-21 | 2020-02-04 | 重庆大学 | 一种mems应力隔离封装结构及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014091914A1 (ja) * | 2012-12-10 | 2014-06-19 | シチズンホールディングス株式会社 | Ｌｅｄ装置及びその製造方法 |
-
2014
- 2014-11-28 CN CN201410700670.4A patent/CN104393153B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014091914A1 (ja) * | 2012-12-10 | 2014-06-19 | シチズンホールディングス株式会社 | Ｌｅｄ装置及びその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108533990A (zh) * | 2018-02-01 | 2018-09-14 | 陈广明 | 一种低成本灯杯 |
| CN110745772A (zh) * | 2019-10-21 | 2020-02-04 | 重庆大学 | 一种mems应力隔离封装结构及其制造方法 |
| CN110745772B (zh) * | 2019-10-21 | 2023-10-20 | 重庆大学 | 一种mems应力隔离封装结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104393153B (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102032392B1 (ko) | 칩 스케일 led 패키지를 형성하는 몰딩 렌즈 및 그의 제조 방법 | |
| CN102194986B (zh) | 半导体发光器件以及制造半导体发光器件的方法 | |
| JP5587625B2 (ja) | リードフレーム及びｌｅｄパッケージ用基板 | |
| US9040353B2 (en) | Method for manufacturing semiconductor light emitting device | |
| US8507328B2 (en) | Systems and methods providing semiconductor light emitters | |
| CN103199187B (zh) | 一种发光二极管封装基板与封装结构及其制作方法 | |
| JP5876645B2 (ja) | リードフレームの製造方法 | |
| TW200937682A (en) | Robust LED structure for substrate lift-off | |
| CN102208499A (zh) | 白光led芯片制作工艺及其产品 | |
| CN105448829A (zh) | 一种晶圆级芯片封装体的制作方法 | |
| US20130175554A1 (en) | Led package substrate and method of manufacturing led package | |
| JP6484550B2 (ja) | Ｌｅｄチップパッケージ | |
| US8883533B2 (en) | Method for manufacturing light emitting diode package | |
| CN107910407A (zh) | 一种大功率倒装led芯片的制作方法 | |
| CN105551945B (zh) | 晶圆键合工艺中减小界面应力的方法 | |
| CN106449931B (zh) | 一种led倒装芯片的钝化沉积方法 | |
| CN104393153A (zh) | 一种半导体器件的圆片级封装方法 | |
| CN104409523A (zh) | 一种半导体器件的封装结构 | |
| CN101562138A (zh) | 半导体封装件制法 | |
| CN109904296A (zh) | 半导体封装模组的切割方法及半导体封装单元 | |
| CN102412360A (zh) | 发光二极管封装基板及发光二极管封装结构的形成方法 | |
| CN210156416U (zh) | 一种防漏蓝倒装led芯片、led器件 | |
| EP2720282A1 (en) | Led chip unit and manufacturing method thereof, and led module | |
| CN207800637U (zh) | 半导体封装单元 | |
| CN209282184U (zh) | 元件单元 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |