CN109904296A - 半导体封装模组的切割方法及半导体封装单元 - Google Patents

半导体封装模组的切割方法及半导体封装单元 Download PDF

Info

Publication number
CN109904296A
CN109904296A CN201711297556.1A CN201711297556A CN109904296A CN 109904296 A CN109904296 A CN 109904296A CN 201711297556 A CN201711297556 A CN 201711297556A CN 109904296 A CN109904296 A CN 109904296A
Authority
CN
China
Prior art keywords
substrate
cutting
semiconductor
encapsulated layer
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711297556.1A
Other languages
English (en)
Inventor
王昇龙
詹富豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yu Xin Makes Ltd By Share Ltd
Original Assignee
Yu Xin Makes Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yu Xin Makes Ltd By Share Ltd filed Critical Yu Xin Makes Ltd By Share Ltd
Priority to CN201711297556.1A priority Critical patent/CN109904296A/zh
Priority to TW107105551A priority patent/TWI668747B/zh
Priority to US15/993,620 priority patent/US20190181309A1/en
Priority to PCT/CN2018/118944 priority patent/WO2019109888A1/zh
Publication of CN109904296A publication Critical patent/CN109904296A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种半导体封装模组的切割方法及其半导体封装单元，主要于基板上设置复数个半导体芯片，并以封装层包覆半导体芯片及基板的表面。在基板的表面定义复数个切割线，并以雷射在切割线上的基板或封装层上形成复数个点状凹陷部，而后对基板施力，使得基板沿着切割线裂开，并形成复数个半导体封装单元。在本发明中主要使用雷射切割半导体封装模组，并于切割时调整雷射的功率或投射在基板或封装层的时间，以避免封装层烧焦而影响半导体封装单元的良率。此外亦可减少或省去基板上的切割通道，以提高单位面积上半导体封装单元的设置数量、提高制程的产出数量及降低半导体封装单元的制作成本。

Description

半导体封装模组的切割方法及半导体封装单元
【技术领域】
本发明涉及一种半导体封装模组的切割方法及其半导体封装单元，主要使用雷射切割半导体封装模组，并于切割时调整雷射的功率或投射在基板或封装层的时间，以提高单位面积上半导体封装单元的设置数量、提高制程的产出数量及降低半导体封装单元的制作成本。
【背景技术】
发光二极体(LED；Light-Emitting Diode)由于具备有寿命长、体积小、耗电量少、反应速度快、无辐射及单色性发光之特性及优点，因此被广泛应用于指示灯、广告广告牌、交通号志灯、汽车车灯、显示器面板、通讯器具、消费电子等各项产品中。
如图1及图2所示，分别为***面或曲面的构造，除了可用以保护发光二极体晶粒13之外，亦可用以聚焦发光二极体晶粒13所产生的光源。
在完成发光二极体晶粒13及封装层15的设置后，可透过刀具12切割两个相邻的发光二极体晶粒13之间的封装层15及基板11，例如可沿着图1及图2的切割线14切割发光二极体模组10，藉此以形成复数个发光二极体101。
此外为了方便使用刀具12切割发光二极体模组10，在基板11上设置发光二极体晶粒13时，会在相邻的发光二极体晶粒13之间除了保护层153作用宽度外还预留一切割通道17，以避免在切割过程中，刀具12损坏了封装体151或发光二极体晶粒13。由于切割通道17的存在，将减少基板11上可设置发光二极体晶粒13的数量，相对也增加发光二极体晶粒13的制作成本。
此外发光二极体模组10在经过刀具12切割后，往往会产生碎屑，因此往往需要以水或清洁液冲洗经过切割的发光二极体101。然而在清洁发光二极体101的过程中，有可能会导致基板11上的封装层15或剩下的保护层153脱离，进而降低发光二极体101的良率。
【发明内容】
本发明的目的就是提供一种半导体封装模组的切割方法及其半导体封装单元，使用雷射切割半导体封装模组，相较于使用刀具切割基板或封装层，可有效减少基板上预留的切割通道的面积，以提高单位面积上半导体封装单元的设置数量、提高制程的产出数量、降低半导体封装单元的制作成本及减少基板在切割时的碎裂物质。
为了达成上述目的，本发明采用以下技术方案：
一种半导体封装模组的切割方法，包括：
在一基板的一表面上设置复数个半导体芯片；
以一封装层包覆设置在所述基板的表面的半导体芯片；
将一雷射投射在相邻两个所述半导体芯片之间的基板或所述封装层，并在所述基板或所述封装层上形成复数个点状凹陷部；及
对所述基板施力，使得所述基板沿着所述复数个点状凹陷部裂开，并形成复数个半导体封装单元。
所述的半导体封装模组的切割方法，包括以下步骤：将所述雷射一次或多次投射在所述基板或所述封装层的相同位置上，并于所述基板或所述封装层上形成所述复数个点状凹陷部。
所述的半导体封装模组的切割方法，包括以下步骤：依据所述半导体芯片的设置位置，在所述基板的表面定义出复数个切割线，以所述雷射投射在所述切割线上，并沿着所述切割线在所述基板或所述封装层形成所述复数个点状凹陷部。
其中所述半导体芯片为发光二极体晶粒、IC芯片或半导体组件。
其中所述封装层包括至少一封装体及至少一保护层，所述封装体为半圆球状、平面形体、方形体、多边形体或曲面结构并包覆所述半导体芯片，而所述保护层则位于未设置所述封装体的所述基板的表面。
一种半导体封装模组的切割方法，包括：
在一基板的一表面上设置复数个半导体芯片；
以一封装层包覆所述基板表面的所述半导体芯片；
依据所述半导体芯片的设置位置，在所述基板的表面定义出复数个切割线，其中各个所述切割线位于两个所述半导体芯片之间，且所述各个切割线包括复数个切割区段；
将一雷射依序投射在不相邻的切割区段的所述基板或所述封装层，并依序在不相邻的切割区段的所述基板或所述封装层上形成复数个切割痕，直到以所述雷射在所有的切割线上形成所述切割痕；及
对所述基板施力，使得所述基板沿着所述切割痕裂开，并形成复数个半导体封装单元。
其中所述切割痕包括复数个点状凹陷部。
所述的半导体封装模组的切割方法，包括以下步骤：将所述雷射一次或多次投射在所述基板或所述封装层的相同位置上，并于所述基板或所述封装层上形成所述复数个点状凹陷部。
其中所述半导体芯片为发光二极体晶粒、IC芯片或半导体组件。
其中所述封装层包括至少一封装体及至少一保护层，所述封装体为半圆球状、平面形体、方形体、多边形体或曲面结构并包覆所述半导体芯片，而所述保护层则位于未设置所述封装体的所述基板的表面。
一种半导体封装单元，包括：
一基板，包括一上表面、一下表面及复数个侧表面，其中所述上表面与所述下表面相对，而所述复数个侧表面则环设在所述上表面及所述下表面的周围；
至少一半导体芯片，位于所述基板的所述上表面；
一封装层，设置在所述基板的上表面，并包覆所述半导体芯片，并具有复数个侧边；及
一锯齿状构造或一圆锥状构造，包括复数个点状凹陷部，位于所述基板的至少一所述侧表面及所述封装层的至少一所述侧边。
其中位于所述封装层的至少一所述侧边的所述点状凹陷部包括一第一弧形结构，而位于所述基板的至少一所述侧边的所述点状凹陷部则包括一第二弧形结构，且所述第一弧形结构的弧度与所述第二弧形结构不同。
一种半导体封装模组的切割方法，包括：
以一封装层包覆设置在至少一半导体芯片；
将一雷射投射在相邻两个所述半导体芯片之间的所述封装层，并在所述封装层上形成复数个点状凹陷部；及
对所述封装层施力，使得所述封装层沿着所述复数个点状凹陷部裂开，并形成复数个半导体封装单元。
一种半导体封装单元，包括：
至少一半导体芯片；
一封装层，设置并包覆所述半导体芯片，具有复数个侧边；及
一锯齿状构造或一圆锥状构造，包括复数个点状凹陷部，位于所述封装层的至少一所述侧边，所述点状凹陷部包括一第一弧形结构。
本发明的有益效果：一种半导体封装模组的切割方法及其半导体封装单元，使用雷射切割半导体封装模组，相较于使用刀具切割基板或封装层，可有效减少基板上预留的切割通道的面积，以提高单位面积上半导体封装单元的设置数量、提高制程的产出数量、降低半导体封装单元的制作成本及减少基板在切割时的碎裂物质。
【附图说明】
图1为已用技术半导体封装模组的侧视图。
图2为已用技术半导体封装模组的俯视图。
图3为本发明半导体封装模组一实施例的俯视图。
图4为本发明半导体封装模组一实施例的侧视图。
图5为本发明半导体封装模组一实施例的放大俯视图。
图6为本发明半导体封装模组一实施例的放大侧视图。
图7为本发明半导体封装模组一实施例的放大侧视图。
图8为本发明半导体封装模组一实施例的放大侧视图。
图9为本发明半导体封装模组又一实施例的俯视图。
图10为本发明半导体封装模组又一实施例的俯视图。
图11为本发明半导体封装模组又一实施例的俯视图。
图12为本发明半导体封装单元一实施例的立体示意图。
图13为本发明半导体封装单元一实施例的俯视图。
图14为本发明半导体封装单元的部分构造一实施例的剖面图。
主要组件符号说明：
10 半导体封装模组
101 半导体封装单元
11 基板
12 刀具
13 半导体芯片
14 切割线
15 封装层
151 封装体
153 保护层
17 切割通道
20 半导体封装模组
201 半导体封装单元
21 基板
211 上表面
213 下表面
215 侧表面
217 第二弧形结构
22 雷射
23 半导体芯片
231 发光二极体晶粒
24 切割线
241 第一切割线
2411 第一切割区段
243 第二切割线
2431 第二切割区段
25 封装层
251 封装体
253 保护层
255 侧边
257 第一弧形结构
27 切割通道
29 点状凹陷部
290 锯齿状构造
291 第一点状凹陷部
293 第二点状凹陷部
296 保护层凹陷部
297 基板凹陷部
298 雷射点凹陷部
39 切割痕
【具体实施方式】
请参阅图3及图4，分别为本发明半导体封装模组一实施例的俯视图及侧视图。如图所示，本发明所述的半导体封装模组20包括一基板21、复数个半导体芯片23及一封装层25，其中各个半导体芯片23设置于基板21的表面，而封装层25则包覆各个半导体芯片23及/或基板21的表面。
在本发明一实施例中，各个半导体芯片23可以矩阵方式设置在基板21的表面。为了说明时的便利性，本发明图式的半导体芯片23皆以矩阵方式排列，但以矩阵方式设置半导体芯片23仅为本发明一实施例，而非本发明权利范围的限制。
在本发明一实施例中，半导体芯片23可为IC芯片、半导体组件或发光二极体晶粒。或，基板21可为硅(Si)基板、氧化铝(A2O3)基板、氮化铝(AlN)基板、蓝宝石基板、碳化硅(SiC)基板、电路板(PCB)、陶瓷基板或一暂时基板。或，封装层25可以是一由硅胶、环氧树脂、压克力、光阻剂、透明或非透明胶体所制成者。或，封装层25内也可添加一萤光材质、光阻材质、保护材质或散热材质。
以半导体芯片23为发光二极体晶粒231为例，发光二极体晶粒231包括P型材料及N型材料的层迭，并于P型材料及N型材料之间形成PN界面。在本发明一实施例中，可于基板21上形成N型材料，而后在N型材料上形成P型材料，最后再透过曝光、显影及蚀刻等半导体制程，完成N型材料及P型材料的设置，藉此在基板上形成复数个发光二极体晶粒231。上述发光二极体晶粒231的制作方法是本发明领域常见的技术，在此便不再多做说明，此外对本发明领域的技术人员来说，亦可以不同的方式及步骤制作发光二极体晶粒231。在本发明另一实施例中，发光二极体晶粒231亦可以覆晶方式设置在一基板21的表面。
在本发明一实施例中，基板21上可设置供电电路(未显示)，而发光二极体晶粒231则电性连接基板21的供电电路，并以供电电路对发光二极体晶粒231供电，使得发光二极体晶粒231发出光源。供电电路可以设置在基板21的表面，此外亦可贯穿基板21，例如可于基板21上形成复数个贯穿孔，并在贯穿孔内设置导电金属以形成供电电路。供电电路的设置同样是本发明领域常见的技术，并具有各种不同的设置方式，在此亦不再赘述。
在完成发光二极体晶粒231的设置及电路连接之后，可于发光二极体晶粒231及/或基板21的表面设置封装层25。封装层25可包括封装体251及保护层253，如图4所示，于各个发光二极体晶粒231上分别设置封装体251，封装体251可用以保护发光二极体晶粒23及供电电路。封装体251可为如图所示之半圆球状，用以聚集发光二极体晶粒231所产生的光源，以产生所需的光形。在不同实施例中封装体251亦可为方形体、平面、曲面结构或多边形体。在以封装层25包覆发光二极体晶粒231的过程中，通常会有部分的封装层25溢流到基板21的表面，并在基板21的表面形成保护层253。
在本发明图式及上述说明中，主要以一个封装体251包覆单一个发光二极体晶粒231，但在实际应用时，封装体251亦可用以包覆复数个发光二极体晶粒231，例如封装体251可用以包覆复数个设置在基板21表面的发光二极体晶粒231，亦可用以包覆复数个以层迭方式设置的发光二极晶粒231。
在完成上述半导体芯片23及封装层25的设置之后，便会开始进行半导体封装模组20的切割制程。在本发明中主要使用雷射22切割半导体封装模组20，以形成复数个单独的半导体封装单元201。
如先前技术所述，在将发光二极体晶粒13及封装体151设置在基板11表面时，通常会在相邻的封装体151之间预留切割通道17，以避免在切割的过程中损害封装体151及/或发光二极体晶粒13，如图1及图2所示。然而切割通道17的设置，将会造成相同作用面积的基板11上设置的发光二极体晶粒13的数量降低，并影响发光二极体101的制作效率。
在本发明中是使用雷射22切割半导体封装20，如此将可以减小切割通道27的面积，甚至可省去设置切割通道27的面积，如图3及图4的切割通道27的宽度明显小于图1及图2的切割通道17的宽度，因此在相同面积的基板11/21表面，可设置更多数量的发光二极体晶粒231，相对也将降低发光二极体晶粒231的制作成本。另外，由于本发明可以减少切割通道27的面积，相对也可以扩大封装体251的球体面积，藉此以提高半导体封装单元201的发光效率。
然而在透过雷射22切割基板21或封装层25时，雷射22所产生的高温有可能会烧焦基板21或封装层25，例如保护层253及/封装体251都有可能会吸收雷射22的能量而发生烧焦的情形，进而影响半导体封装单元201的良率。为了解决上述的问题，本发明提出了将雷射22投射在相邻的半导体芯片23之间的基板21及/或封装层25的保护层253上，并在基板21及/或封装层25上形成复数个点状凹陷部29，藉此以降低封装层25发生烧焦的机率及烧焦的面积。
在使用雷射22切割半导体封装模组20时，可依据半导体芯片23的设置位置，在基板21的表面定义出复数个切割线24，其中切割线24是虚拟的线，并位于两个半导体芯片23之间，而雷射25投射在切割线24上，并沿着切割线24位移，以在基板21及/或封装层25上形成复数个点状凹陷部29。例如基板21的半导体芯片23可以矩阵方式排列，并以棋盘状的方式定义切割线24。雷射22沿着切割线24位移的过程中，可以一定的周期或频率开启及关闭雷射22，或者是以一定的周期或频率增强及降低雷射22的能量，如此将可沿着切割线24，在基板21的表面形成复数个不连续的点状凹陷部29，如图5所示。
由于雷射22在切割半导体封装模组20的基板21及/或封装层25时，并不会一长时间处在开启或高能量状况，如此将可大幅降低封装层25的保护层253及/或封装体251烧焦的机率及烧焦的面积。此外更可缩小切割通道27的面积，甚至可省略切割通道27的设置，使得单位面积的基板21表面可设置更多的半导体芯片23，并提高半导体封装单元201的产出数量。
在本发明一实施例中，可将封装层25均匀设置在基板21的表面并包覆半导体芯片23，而后再透过雷射22在封装层25及基板21上形成点状凹陷部29。最后可沿着点状凹陷部29折断半导体封装模组20及/或基板21，以形成半导体封装单元201。以此一方式所制作的发光二极体封装单元201的封装层25的外观可是一方形体。
在本发明一实施例中，亦可沿着切割线24，将雷射22一次或多次投射打点在基板21及或封装层25的相同位置上，以在基板21及/或封装层25上形成复数个点状凹陷部29。具体来说，可先使用雷射22在基板21及/或封装层25上形成具有第一深度H1的第一点状凹陷部291，如图6所示。在经过一段时间后，再次将雷射22投射在基板21及/或封装层25上的第一点状凹陷部291，并于基板21及/或封装层25上形成具有第二深度H2的第二点状凹陷部293，其中第二深度H2大于第一深度H1，如图7所示。之后可重复多次上述的步骤，直到基板21及/或封装层25上的点状凹陷部29的深度达到预设的深度H，如图8所示。在上述实施例中，主要以雷射22对基板21及/或封装层25进行三次的投射，以形成点状凹陷部29，但本发明权利范围并不局限在三次，在实际应用时可以进行单次投射、两次投射、三次投射或三次以上的投射，以形成点状凹陷部29。
具体来说雷射22可用以产生单一波长及单一能量，并分次点状投射在基板21及/或封装层25上，以形成点状凹陷部29。此外雷射22亦可用以产生不同波长及不同能量，并分次点状投射在基板21及/或封装层25上，同样可以形成点状凹陷部29。
由于雷射22分次在基板21及/或封装层25上形成第一点状凹陷部291、第二点状凹陷部293、及点状凹陷部29，且形成第一点状凹陷部291、第二点状凹陷部293、及点状凹陷部29时具有一定的时间间隔，如此可于基板21及/或封装层25冷却之后，再次将雷射22投射在同样的位置，如此可进一步降低封装层25的保护层253及/或封装体251烧焦的机率及烧焦的面积。
具体来说，本发明的点状凹陷部29并没有贯穿基板21，因此在完成点状凹陷部29的设置后，基板21并不会沿着点状凹陷部29或切割线24断开。在所有的切割线24上形成复数个点状凹陷部29后，可对基板21施力，使得半导体封装模组20的基板21沿着切割线24裂开，并形成复数个经过切割的半导体封装单元201。
在本发明实施例中，以雷射22在基板21及/或封装层25上所形成的点状凹陷部29的剖面可为弧状的构造，如图6至图8所示。此一具有弧状构造的点状凹陷部29为本发明所述之切割方法所制作的半导体封装单元201的主要特征。
在本发明一实施例中，点状凹陷部29可分为保护层253部分断开的保护层凹陷部296、基板21部分断开的基板凹陷部297及雷射切割最终点的雷射点凹陷部298。其中，保护层凹陷部296最顶端的作用宽度约为1um～500um，基板凹陷部297最顶端的作用宽度约为1um～150um，而雷射点凹陷部298的作用宽度1um～100um。本发明点状凹陷部29在对基板21施力，使得半导体封装模组20的基板21沿着切割线24裂开，作用面积和宽度0.01um～100um非常小，甚至可忽略不计。相较于习用半导体封装模组，除了每个半导体封装单元(101；201)必须具备的保护层(153；253)作用宽度外，还必须预留有切割道(17)位置，而本发明不需预留或使用切割道(17)，所有雷射加工都在原有的保护层253垂直作用面积下进行。因此，在同一面积基板(11；21)上可以放置更多的半导体芯片(13；23)，产出更多的半导体封装单元201。
请参阅图9，为本发明半导体封装模组另一实施例的俯视图。如图所示，本发明所述的半导体封装模组20包括一基板21、复数个半导体芯片23及一封装层25，其中各个半导体芯片23设置于基板21的表面，而封装层25则包覆各个半导体芯片23及/或基板21的表面。
依据位于基板21表面上半导体芯片23的设置位置，可于基板21的表面定义出复数个切割线24，其中切割线24为虚拟的线。各个切割线24位于相邻的两个半导体芯片23之间，且各个切割线24包括复数个切割区段2411、2431。
在本发明一实施例中，基板21的表面所定义的切割线24可包括平行第一方向X设置的复数个第一切割线241，及平行第二方向Y设置的复数个第二切割线243，其中各个第一切割线241分别与各个第二切割线243交错，而半导体芯片23位于两条相邻的第一切割线241及两条相邻的第二切割线243所形成的区域，而雷射22可沿着虚拟的切割线24切割半导体封装模组20及/或基板21。在本发明一实施例中，第一切割线241可与第二切割线243垂直，并在基板21上形成棋盘状的构造，而各个半导体芯片23则位于棋盘格内。当然第一切割线241与第二切割线243垂直仅为本发明一实施例，而非本发明权利范围的限制。
各个切割线24可包括复数个切割区段2411、2431，例如第一切割线241包括复数个第一切割区段2411，而第二切割线243则包括复数个第二切割区段2431。为了减少封装层25被雷射22烧焦的机率及烧焦的面积，本发明实施例中，会使得雷射22依序投射在不相邻的切割区段2411、2431的基板21及/或封装层25，并依序在不相邻的切割区段2411、2431的基板21及/或封装层25上形成复数个不连续的切割痕39，直到以雷射22在所有的切割线24上皆形成切割痕39，如图10所示。
在本发明图式中，第一切割区段2411位于第一切割线241上，并位在两条相邻的第二切割线243之间，而第二切割区段2431则位于第二切割线243上，并位在两条相邻的第一切割线241之间。但在实际应用时，第一切割区段2411及第二切割区段2431的长度并不局限为两条相邻的第一切割线241及第二切割线243之间的间距，亦可大于或小于第一切割线241及第二切割线243之间的间距。
当所有的切割线24上皆形成切割痕39后，可对基板21施力，使得半导体封装模组20的基板21沿着切割线24裂开，并形成复数个经过切割的半导体封装单元201。
在本发明另一实施例中，亦可以图3至图8所述的方式，以复数个点状凹陷部29形成单一个切割痕39，如图11所示。雷射22可依序投射在不相邻的切割区段2411、2431，并依序在不相邻的切割区段2411、2431上形成复数个点状凹陷部29以形成本实施例的切割痕39，直到所有的切割线24上皆布满多个点状凹陷部29，并形成如图3所示的构造。点状凹陷部29的设置方式如图3至图8所述。
请参阅图12及图13，分别为本发明半导体封装单元一实施例的立体示意图及俯视图。如图所示，半导体封装单元201包括一基板21、至少一半导体芯片23及一封装层25，其中基板21包括一上表面211、一下表面213及复数个侧表面215，上表面211与下表面213相对，而复数个侧表面215则设置在上表面211及/或下表面213的侧边。
半导体芯片23设置在基板21的上表面211，而封装层25则包覆半导体芯片23及基板21的上表面211。在本发明一实施例中，封装层25包括封装体251及保护层253，其中封装体251用以包覆半导体芯片23，而保护层253则设置在基板21的部分上表面211。此外设置在基板21上表面211的封装层25包括复数个侧边255。
以本发明所述的切割方法所制作的半导体封装单元201，会在基板21的至少一侧边215及封装层25的至少一侧边255上形成一锯齿状构造或一圆锥状构造290，如图13所示为一锯齿状构造。具体来说当半导体封装模组20沿着点状凹陷部29及/或切割线24断开时，将自然会在半导体封装单元201的至少一侧边形成锯齿状构造290，其中锯齿状构造290是由复数个点状凹陷部29所构成。
图14为半导体封装单元201的一点状凹陷部29及/或锯齿状构造290的剖面示意图，封装层25的至少一侧边255上具有一第一弧形结构257，而基板21的至少一侧边215上则具有一第二弧形结构217，其中第一弧形结构257与第二弧形结构217的弧度或曲面半径可不同。
在本发明又一实施例中，发光二极体晶粒231亦可先设置在一暂时基板(21)的表面。雷射22投射在相邻两个该半导体芯片23之间的该封装体251上，并在该封装体251上形成复数个点状凹陷部29，之后先移除暂时基板后再对该封装体251施力，使得该封装体251沿着该复数个点状凹陷部29裂开，并形成复数个只有半导体芯片23及封装层25，而没有基板21的半导体封装单元201。
以上所述者，仅为本发明之一较佳实施例而已，并非用来限定本发明实施之范围，即凡依本发明申请专利范围所述之形状、构造、特征及精神所为之均等变化与修饰，均应包括于本发明之申请专利范围内。

Claims (14)

1.一种半导体封装模组的切割方法，其特征在于，包括：
在一基板的一表面上设置复数个半导体芯片；
以一封装层包覆设置在所述基板的表面的半导体芯片；
将一雷射投射在相邻两个所述半导体芯片之间的基板或所述封装层，并在所述基板或所述封装层上形成复数个点状凹陷部；及
对所述基板施力，使得所述基板沿着所述复数个点状凹陷部裂开，并形成复数个半导体封装单元。
2.根据权利要求1所述的半导体封装模组的切割方法，其特征在于，包括以下步骤：将所述雷射一次或多次投射在所述基板或所述封装层的相同位置上，并于所述基板或所述封装层上形成所述复数个点状凹陷部。
3.根据权利要求1所述的半导体封装模组的切割方法，其特征在于，包括以下步骤：依据所述半导体芯片的设置位置，在所述基板的表面定义出复数个切割线，以所述雷射投射在所述切割线上，并沿着所述切割线在所述基板或所述封装层形成所述复数个点状凹陷部。
4.根据权利要求1所述的半导体封装模组的切割方法，其特征在于，其中所述半导体芯片为发光二极体晶粒、IC芯片或半导体组件。
5.根据权利要求1所述的半导体封装模组的切割方法，其特征在于，其中所述封装层包括至少一封装体及至少一保护层，所述封装体为半圆球状、平面形体、方形体、多边形体或曲面结构并包覆所述半导体芯片，而所述保护层则位于未设置所述封装体的所述基板的表面。
6.一种半导体封装模组的切割方法，其特征在于，包括：
在一基板的一表面上设置复数个半导体芯片；
以一封装层包覆所述基板表面的所述半导体芯片；
依据所述半导体芯片的设置位置，在所述基板的表面定义出复数个切割线，其中各个所述切割线位于两个所述半导体芯片之间，且所述各个切割线包括复数个切割区段；
将一雷射依序投射在不相邻的切割区段的所述基板或所述封装层，并依序在不相邻的切割区段的所述基板或所述封装层上形成复数个切割痕，直到以所述雷射在所有的切割线上形成所述切割痕；及
对所述基板施力，使得所述基板沿着所述切割痕裂开，并形成复数个半导体封装单元。
7.根据权利要求6所述的半导体封装模组的切割方法，其特征在于，其中所述切割痕包括复数个点状凹陷部。
8.根据权利要求7所述的半导体封装模组的切割方法，其特征在于，包括以下步骤：将所述雷射一次或多次投射在所述基板或所述封装层的相同位置上，并于所述基板或所述封装层上形成所述复数个点状凹陷部。
9.根据权利要求6所述的半导体封装模组的切割方法，其特征在于，其中所述半导体芯片为发光二极体晶粒、IC芯片或半导体组件。
10.根据权利要求6所述的半导体封装模组的切割方法，其特征在于，其中所述封装层包括至少一封装体及至少一保护层，所述封装体为半圆球状、平面形体、方形体、多边形体或曲面结构并包覆所述半导体芯片，而所述保护层则位于未设置所述封装体的所述基板的表面。
11.一种半导体封装单元，其特征在于，包括：
一基板，包括一上表面、一下表面及复数个侧表面，其中所述上表面与所述下表面相对，而所述复数个侧表面则环设在所述上表面及所述下表面的周围；
至少一半导体芯片，位于所述基板的所述上表面；
一封装层，设置在所述基板的上表面，并包覆所述半导体芯片，并具有复数个侧边；及
一锯齿状构造或一圆锥状构造，包括复数个点状凹陷部，位于所述基板的至少一所述侧表面及所述封装层的至少一所述侧边。
12.根据权利要求11所述的半导体封装单元，其特征在于，其中位于所述封装层的至少一所述侧边的所述点状凹陷部包括一第一弧形结构，而位于所述基板的至少一所述侧边的所述点状凹陷部则包括一第二弧形结构，且所述第一弧形结构的弧度与所述第二弧形结构不同。
13.一种半导体封装模组的切割方法，其特征在于，包括：
以一封装层包覆设置在至少一半导体芯片；
将一雷射投射在相邻两个所述半导体芯片之间的所述封装层，并在所述封装层上形成复数个点状凹陷部；及
对所述封装层施力，使得所述封装层沿着所述复数个点状凹陷部裂开，并形成复数个半导体封装单元。
14.一种半导体封装单元，其特征在于，包括：
至少一半导体芯片；
一封装层，设置并包覆所述半导体芯片，具有复数个侧边；及
一锯齿状构造或一圆锥状构造，包括复数个点状凹陷部，位于所述封装层的至少一所述侧边，所述点状凹陷部包括一第一弧形结构。
CN201711297556.1A 2017-12-08 2017-12-08 半导体封装模组的切割方法及半导体封装单元 Pending CN109904296A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201711297556.1A CN109904296A (zh) 2017-12-08 2017-12-08 半导体封装模组的切割方法及半导体封装单元
TW107105551A TWI668747B (zh) 2017-12-08 2018-02-14 半導體封裝模組的切割方法及半導體封裝單元
US15/993,620 US20190181309A1 (en) 2017-12-08 2018-05-31 Cutting method of semiconductor package module and semiconductor package unit
PCT/CN2018/118944 WO2019109888A1 (zh) 2017-12-08 2018-12-03 半导体封装模块的切割方法及半导体封装单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711297556.1A CN109904296A (zh) 2017-12-08 2017-12-08 半导体封装模组的切割方法及半导体封装单元

Publications (1)

Publication Number Publication Date
CN109904296A true CN109904296A (zh) 2019-06-18

Family

ID=66697318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711297556.1A Pending CN109904296A (zh) 2017-12-08 2017-12-08 半导体封装模组的切割方法及半导体封装单元

Country Status (4)

Country Link
US (1) US20190181309A1 (zh)
CN (1) CN109904296A (zh)
TW (1) TWI668747B (zh)
WO (1) WO2019109888A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111343816A (zh) * 2019-08-21 2020-06-26 友达光电股份有限公司 壳座

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7422526B2 (ja) * 2019-12-03 2024-01-26 ダウ・東レ株式会社 シリコーン層を含む積層体の切断方法
KR102560434B1 (ko) * 2022-10-14 2023-07-27 주식회사 옵티멀이노베이션 모듈형 pcb 기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459354B2 (en) * 2001-01-29 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device including top gate thin film transistor and method for manufacturing an active matrix device including top gate thin film transistor
KR20100042081A (ko) * 2008-10-15 2010-04-23 삼성엘이디 주식회사 반도체 웨이퍼 절단 방법
CN102509722A (zh) * 2012-01-06 2012-06-20 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN103050586A (zh) * 2011-10-13 2013-04-17 三星电子株式会社 切割采用陶瓷衬底的发光元件封装件以及多层物体的方法
CN207800637U (zh) * 2017-12-08 2018-08-31 昱鑫制造股份有限公司 半导体封装单元

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP2009290148A (ja) * 2008-06-02 2009-12-10 Disco Abrasive Syst Ltd ウエーハの分割方法
CN102637639A (zh) * 2011-02-12 2012-08-15 安徽三安光电有限公司 一种劈裂半导体芯片或其封装基板的方法
CN104741797B (zh) * 2013-12-30 2017-12-01 比亚迪股份有限公司 狭缝的激光加工方法
JP6608713B2 (ja) * 2016-01-19 2019-11-20 株式会社ディスコ ウエーハの加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459354B2 (en) * 2001-01-29 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device including top gate thin film transistor and method for manufacturing an active matrix device including top gate thin film transistor
KR20100042081A (ko) * 2008-10-15 2010-04-23 삼성엘이디 주식회사 반도체 웨이퍼 절단 방법
CN103050586A (zh) * 2011-10-13 2013-04-17 三星电子株式会社 切割采用陶瓷衬底的发光元件封装件以及多层物体的方法
CN102509722A (zh) * 2012-01-06 2012-06-20 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN207800637U (zh) * 2017-12-08 2018-08-31 昱鑫制造股份有限公司 半导体封装单元

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111343816A (zh) * 2019-08-21 2020-06-26 友达光电股份有限公司 壳座

Also Published As

Publication number Publication date
TW201926441A (zh) 2019-07-01
US20190181309A1 (en) 2019-06-13
WO2019109888A1 (zh) 2019-06-13
TWI668747B (zh) 2019-08-11

Similar Documents

Publication Publication Date Title
CN105221954B (zh) 发光装置
CN105633255B (zh) 非球面透镜
US9754926B2 (en) Light emitting diode (LED) arrays including direct die attach and related assemblies
EP2237335B1 (en) Method for fabricating a white-light emitting light emitting diode chip
EP2671265A1 (en) Conformally coated light emitting devices and methods for providing the same
TWI574358B (zh) 半導體裝置及半導體裝置之製造方法
CN109904296A (zh) 半导体封装模组的切割方法及半导体封装单元
TWI446590B (zh) 發光二極體封裝結構及其製作方法
CN104976547A (zh) 发光二极管组件及用此发光二极管组件的发光二极管灯泡
TW201133954A (en) Fabrication method of light emitting diode chip having phosphor coating layer
US9780262B2 (en) Light-emitting-device package and production method therefor
CN108352423A (zh) 半导体器件
CN104393137A (zh) 一种倒装发光器件及其制作方法
CN104183682A (zh) 覆晶式发光二极管元件及其封装结构
CN207800637U (zh) 半导体封装单元
CN102280553A (zh) 覆晶发光二极管晶粒及其晶粒阵列
CN102779912A (zh) 一种白光发光二极管的结构及其制造方法
CN101197415A (zh) 一种照明用led芯片的制造方法
CN103378250B (zh) 一种发光二极管的制造方法
CN104037298A (zh) 用于封装涂覆有荧光体的led的方法和装置
US20130248906A1 (en) Light emitting diode package structure and method for fabricating the same
EP2720282A1 (en) Led chip unit and manufacturing method thereof, and led module
EP2398073B1 (en) Light emitting diode, light emitting diode package, and lighting system
CN105990498A (zh) 芯片封装结构及其制造方法
TW201145563A (en) Flip chip LED die and array thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190618

WD01 Invention patent application deemed withdrawn after publication