CN104377233A - 一种采用多晶截止场板的半导体器件终端结构 - Google Patents
一种采用多晶截止场板的半导体器件终端结构 Download PDFInfo
- Publication number
- CN104377233A CN104377233A CN201410614865.7A CN201410614865A CN104377233A CN 104377233 A CN104377233 A CN 104377233A CN 201410614865 A CN201410614865 A CN 201410614865A CN 104377233 A CN104377233 A CN 104377233A
- Authority
- CN
- China
- Prior art keywords
- field plate
- field
- polycrystalline
- semiconductor device
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 229910052751 metal Inorganic materials 0.000 claims description 96
- 239000002184 metal Substances 0.000 claims description 96
- 230000004888 barrier function Effects 0.000 claims description 94
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 235000012239 silicon dioxide Nutrition 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 7
- 230000005684 electric field Effects 0.000 abstract description 41
- 230000000694 effects Effects 0.000 abstract description 13
- 238000005516 engineering process Methods 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 238000000034 method Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 15
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 4
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910019213 POCl3 Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及电力电子技术领域，具体为一种采用多晶截止场板的半导体器件终端结构，包括多个横向并排排列的采用多晶截止场板的半导体器件终端单元结构，采用多晶截止场板的半导体器件终端单元结构包括第一导电类型衬底，第一导电类型衬底的第一主面内设有第二导电类型场限环，第一导电类型衬底的第一主平面上，设有第一绝缘层；第一绝缘层上、且位于第二导电类型场限环的两侧各设有一块场板；本申请设计的场板与第二导电类型场限环是相连的，多晶截止场板能够压缩电场，多晶延伸场板可以延伸电场，从而使电场从新分布，同样实现了减小场限环电场的效果。本终端结构的所有单元均采用多晶来充当场板，在电场的截止和延伸上均有很好的效果。
Description
技术领域
本发明的涉及电力电子技术领域的半导体器件，具体为一种采用多晶截止场板的半导体器件终端结构。
背景技术
电力电子器件的设计制造中，终端是不可或缺的一部分，它能够在器件承受高电压的时候使得器件内部耗尽区变得平滑，从而让器件承受更高的电压。传统的电力电子器件的终端通常为在低掺杂的沉底上通过注入和推进，制备场限环；也有在场限环的上面向外侧加上场板来实现电场的进一步平滑。
相对于单独的场限环结构，场限环+场板的结构能够更好的平滑耗尽区，因此在相同承压的终端设计上，场限环+场板的设计比单独的场限环的设计需要的环的数目要少，同时场板能够保护芯片的终端不被外界污染，因此具有更好的击穿特性和器件稳定性。
此外，在电力电子器件的制造过程中，活性区决定了器件的主要电学特性，终端虽然是必不可少的部分，但是仅仅影响器件的击穿电压和稳定性，对器件的导通压降和关断时间没有贡献，因此终端在满足器件所要求的承压的基础上，终端的面积越小越好。
总结器件以上两种终端设计的问题，可以归结为：
场板的结构能够保护器件终端免收污染，因此需要尽可能增加场板的面积；以及终端的面积需要尽可能的小，来增加活性区的面积。而增加场板的面积指的是在一定面积大小的终端前提下，增加场板覆盖终端的比例，因为场板覆盖终端的比例越大，终端暴露出来的比例就越小，这样不暴露就是不容易被污染。
现有相关专利有：专利号为CN201010246809.4，申请日为 2010-08-06，名称为“一种高压功率半导体器件的边缘终端结构”的发明专利，其技术内容为：本发明公开了一种高压功率半导体器件的边缘终端结构，包括若干个将功率半导体器件环绕、与衬底具有相反导电类型的场限环，在每个场限环单侧或两侧设有与场限环导电类型相同，掺杂浓度小于场限环的掺杂区域，场限环上覆有场板，场限环与场板之间用二氧化硅层间隔。场板的材料可选自铜、铝、多晶硅或掺氧多晶硅等。
再如专利号为CN201010246816.4，申请日为2010-08-06，名称为“一种高压功率半导体器件的边缘终端结构”的发明专利，其技术内容为：本发明公开了一种高压功率半导体器件的边缘终端结构，包括若干个将功率半导体器件环绕、与衬底具有相反导电类型的场限环，在场限环周围设有与场限环导电类型相同，掺杂浓度小于场限环的掺杂区域，该掺杂区域将场限环包裹，场限环上覆有场板，场限环与场板之间用二氧化硅层间隔。场板的材料可选自铜、铝、多晶硅或掺氧多晶硅等。
其中CN201010246809.4和 CN201010246816.4 与本专利保护的对象相同，都是一种半导体器件本身的“终端结构”，但是在终端结构的设计和终端结构的功能上，两者是不同的，上述这两个专利都是通过不同的场限环设计来减小场限环处的电场而使得击穿电压能够增加，他们的场板与场限环之间是不相连的，场板没有起到减小电场的作用。
发明内容
为了克服现有的半导体芯片终端单元结构存在的上述问题，现在特别提出一种采用多晶截止场板的半导体器件终端结构及其制造方法，该设计拥有更大的场板覆盖面积，能够增加器件的稳定性；并且采用了截至场板的设计，能够进一步减小终端的面积。
本发明的具体方案如下：
一种采用多晶截止场板的半导体器件终端结构，其特征在于：包括多个横向并排排列的采用多晶截止场板的半导体器件终端单元结构，所述采用多晶截止场板的半导体器件终端单元结构包括第一导电类型衬底，所述第一导电类型衬底的第一主面内设有第二导电类型场限环，所述第一导电类型衬底的第一主平面上，设有第一绝缘层；所述第一绝缘层上、且位于第二导电类型场限环的两侧各设有一块场板；所述两块场板上设有第二绝缘层，所述第二绝缘层上设有金属场板；所述金属场板的底部与第二导电类型场限环接触，所述金属场板覆盖第二导电类型场限环的区域及其两侧；
所述两块场板位于第一绝缘层的上面、且覆盖在第二导电类型场限环的两侧，所述场板包括多晶截止场板和多晶延伸场板，所述金属场板的一端与多晶截止场板接触相连，其另一端与多晶延伸场板接触相连。
进一步的，所述采用多晶截止场板的半导体器件终端单元结构的数量为4-15个。
进一步的，所述多个采用多晶截止场板的半导体器件终端单元结构沿其第一主面横向排列。
所述金属场板的两端均沿外侧方向、且向下方弯折。
所述多晶截止场板和多晶延伸场板为多晶硅。
进一步的，所述第二绝缘层位于场板的上面，覆盖整个场板。
进一步的，所述金属场板位于第二绝缘层的上面，覆盖整个第二导电类型场循环的区域，所述金属场板与第二导电类型场限环相连。
进一步的，所述金属场板覆盖整个或者部分场板的区域，在覆盖场板的区域设有电极接触孔。所述金属场板的一端通过第二绝缘层上的电极接触孔与多晶截止场板接触相连，其另一端通过第二绝缘层上的电极接触孔与多晶延伸场板接触相连。
进一步的，所述第一导电类型衬底的第二主面处，依次设置有第一导电类型场截止层、第二导电类型集电极和背面金属；所述第一导电类型场截止层和第二导电类型集电极位于第二主面下表面以内，而背面金属位于第二主面下表面之外。
进一步的，第一导电类型为N型，第二导电类型为P型，所述第一导电类型衬底为硅衬底，第一导电类型衬底的第一主面为其正面，第一导电类型衬底的第二主面为其背面。
进一步的，所述第二导电类型场限环的扩散深度为1um-10um；所述第一绝缘层为二氧化硅层，厚度为0.5um~5um；所述场板中的多晶截止场板宽度为0 um ~30um；场板中的多晶延伸场板宽度为0 um ~50um。
本发明的优点在于：
1、本申请的终端单元结构设计新颖，现有技术中没有出现过类似结构，且其制造工艺简单，本申请着重于场板的结构改进，本申请设计的场板与第二导电类型场限环是相连的，多晶截止场板能够压缩电场，多晶延伸场板可以延伸电场，从而使电场从新分布，同样实现了减小场限环电场的效果。本终端结构的所有单元均采用多晶来充当场板，在电场的截止和延伸上均有很好的效果。
2、本申请的引入了多晶截止场板，同时设置多晶截止场板和多晶延伸场板相对于传统的场限环+场板的设计而言，在有限的面积下，增大了器件场板覆盖的面积，并且能够保证终端的宽度在很小范围内。
3、本申请的场板由于覆盖终端的比例大，能够起到保护终端不受污染的效果。
4、相比于传统的场限环+场板终端结构，本申请加入了多晶截止场板，在保持总体面积不变的基础上，使得场板的覆盖面积更大，减少了外界对终端的污染，使得器件的稳定性得到提升。
5、本申请相比于传统的场限环+场板终端结构，本发明加入了多晶截止场板，使得整个终端的面积得到减小，这样就相对扩大了器件的活性区面积，使得器件的电学特性进一步得到改善。
附图说明
图1为本申请整体结构示意图。
图2为本申请终端单元结构示意图。
图3对应工艺A。
图4对应工艺B、C。
图5对应工艺D、E。
图6对应工艺F。
图7、8对应工艺G。
图9、10对应工艺I。
附图中110：第一导电类型衬底；120：第二导电类型场限环；130：第一绝缘层；141：多晶截止场板；142：多晶延伸场板；150：第二绝缘层；160：金属场板。
具体实施方式
实施例1
一种采用多晶截止场板的半导体器件终端结构包括多个横向并排排列的采用多晶截止场板141的半导体器件终端单元结构，所述采用多晶截止场板141的半导体器件终端单元结构包括第一导电类型衬底110，所述第一导电类型衬底110的第一主面内设有第二导电类型场限环120，所述第一导电类型衬底110的第一主平面上，设有第一绝缘层130；所述第一绝缘层130上、且位于第二导电类型场限环120的两侧各设有一块场板；所述两块场板上设有第二绝缘层150，所述第二绝缘层150上设有金属场板160；所述金属场板160的底部与第二导电类型场限环120接触，所述金属场板160覆盖第二导电类型场限环120的区域及其两侧；
所述两块场板位于第一绝缘层130的上面、且覆盖在第二导电类型场限环120的两侧，所述场板包括多晶截止场板141和多晶延伸场板142，所述金属场板160的一端与多晶截止场板141接触相连，其另一端与多晶延伸场板142接触相连。
所述两块场板位于第一绝缘层130的上面、且覆盖在第二导电类型场限环120的两侧，其中靠近活性区一侧的场板为多晶截止场板141，靠近器件边缘一侧的场板为多晶延伸场板142。这里的器件是指功率半导体器件，而活性区是指半导体器件上的活性区，半导体器件最外面为边缘，往里为终端，再往里面即为活性区。
本申请的终端单元结构设计新颖，现有技术中没有出现过类似结构，且其制造工艺简单， 本申请着重于场板的结构改进，本申请设计的场板与第二导电类型场限环120是相连的，多晶截止场板141能够压缩电场，多晶延伸场板142可以延伸电场，从而使电场从新分布，同样实现了减小场限环电场的效果。
实施例2
一种采用多晶截止场板的半导体器件终端结构包括多个横向并排排列的采用多晶截止场板141的半导体器件终端单元结构，所述采用多晶截止场板141的半导体器件终端单元结构包括第一导电类型衬底110，所述第一导电类型衬底110的第一主面内设有第二导电类型场限环120，所述第一导电类型衬底110的第一主平面上，设有第一绝缘层130；所述第一绝缘层130上、且位于第二导电类型场限环120的两侧各设有一块场板；所述两块场板上设有第二绝缘层150，所述第二绝缘层150上设有金属场板160；所述金属场板160的底部与第二导电类型场限环120接触，所述金属场板160覆盖第二导电类型场限环120的区域及其两侧；
所述两块场板位于第一绝缘层130的上面、且覆盖在第二导电类型场限环120的两侧，所述场板包括多晶截止场板141和多晶延伸场板142，所述金属场板160的一端与多晶截止场板141接触相连，其另一端与多晶延伸场板142接触相连。
所述采用多晶截止场板141的半导体器件终端单元结构的数量为4-15个。
所述多个采用多晶截止场板141的半导体器件终端单元结构沿其第一主面横向排列。
所述金属场板160的两端均沿外侧方向、且向下方弯折。多晶截止场板141和多晶延伸场板142为多晶硅。
这里的器件是指功率半导体器件，而活性区是指半导体器件上的活性区，半导体器件最外面为边缘，往里为终端，再往里面即为活性区。
第二绝缘层150位于场板的上面，覆盖整个场板。
金属场板160位于第二绝缘层150的上面，覆盖整个第二导电类型场循环的区域，所述金属场板160与第二导电类型场限环120相连。
金属场板160覆盖整个或者部分场板的区域，在覆盖场板的区域设有电极接触孔。所述金属场板160的一端通过第二绝缘层150上的电极接触孔与多晶截止场板141接触相连，其另一端通过第二绝缘层150上的电极接触孔与多晶延伸场板142接触相连。
所述第一导电类型衬底110的第二主面处，依次设置有第一导电类型场截止层、第二导电类型集电极和背面金属；所述第一导电类型场截止层和第二导电类型集电极位于第二主面下表面以内，而背面金属位于第二主面下表面之外。
第一导电类型为N型，第二导电类型为P型，所述第一导电类型衬底110为硅衬底，第一导电类型衬底110的第一主面为其正面，第一导电类型衬底110的第二主面为其背面。
本申请的终端单元结构设计新颖，现有技术中没有出现过类似结构，且其制造工艺简单， 本申请着重于场板的结构改进，本申请设计的场板与第二导电类型场限环120是相连的，多晶截止场板141能够压缩电场，多晶延伸场板142可以延伸电场，从而使电场从新分布，同样实现了减小场限环电场的效果。
实施例3
一种采用多晶截止场板的半导体器件终端结构包括多个横向并排排列的采用多晶截止场板141的半导体器件终端单元结构，所述采用多晶截止场板141的半导体器件终端单元结构包括第一导电类型衬底110，所述第一导电类型衬底110的第一主面内设有第二导电类型场限环120，所述第一导电类型衬底110的第一主平面上，设有第一绝缘层130；所述第一绝缘层130上、且位于第二导电类型场限环120的两侧各设有一块场板；所述两块场板上设有第二绝缘层150，所述第二绝缘层150上设有金属场板160；所述金属场板160的底部与第二导电类型场限环120接触，所述金属场板160覆盖第二导电类型场限环120的区域及其两侧；
所述两块场板位于第一绝缘层130的上面、且覆盖在第二导电类型场限环120的两侧，所述场板包括多晶截止场板141和多晶延伸场板142，所述金属场板160的一端与多晶截止场板141接触相连，其另一端与多晶延伸场板142接触相连。所述金属场板160的两端均沿外侧方向、且向下方弯折。多晶截止场板141和多晶延伸场板142为多晶硅。所述采用多晶截止场板141的半导体器件终端单元结构的数量为4个。
所述多个采用多晶截止场板141的半导体器件终端单元结构沿其第一主面横向排列。
这里的器件是指功率半导体器件，而活性区是指半导体器件上的活性区，半导体器件最外面为边缘，往里为终端，再往里面即为活性区。
第二绝缘层150位于场板的上面，覆盖整个场板。
金属场板160位于第二绝缘层150的上面，覆盖整个第二导电类型场循环的区域，所述金属场板160与第二导电类型场限环120相连。
金属场板160覆盖整个或者部分场板的区域，在覆盖场板的区域设有电极接触孔。所述金属场板160的一端通过第二绝缘层150上的电极接触孔与多晶截止场板141接触相连，其另一端通过第二绝缘层150上的电极接触孔与多晶延伸场板142接触相连。
所述第一导电类型衬底110的第二主面处，依次设置有第一导电类型场截止层、第二导电类型集电极和背面金属；所述第一导电类型场截止层和第二导电类型集电极位于第二主面下表面以内，而背面金属位于第二主面下表面之外。
第一导电类型为N型，第二导电类型为P型，所述第一导电类型衬底110为硅衬底，第一导电类型衬底110的第一主面为其正面，第一导电类型衬底110的第二主面为其背面。
本申请的终端单元结构设计新颖，现有技术中没有出现过类似结构，且其制造工艺简单， 本申请着重于场板的结构改进，本申请设计的场板与第二导电类型场限环120是相连的，多晶截止场板141能够压缩电场，多晶延伸场板142可以延伸电场，从而使电场从新分布，同样实现了减小场限环电场的效果。
第二导电类型场限环120的扩散深度为1um-10um；所述第一绝缘层130为二氧化硅层，厚度为0.5um~5um；所述场板中的多晶截止场板141宽度为0 um ~30um；场板中的多晶延伸场板142宽度为0 um ~50um。
实施例4
一种采用多晶截止场板的半导体器件终端结构包括多个横向并排排列的采用多晶截止场板141的半导体器件终端单元结构，所述采用多晶截止场板141的半导体器件终端单元结构包括第一导电类型衬底110，所述第一导电类型衬底110的第一主面内设有第二导电类型场限环120，所述第一导电类型衬底110的第一主平面上，设有第一绝缘层130；所述第一绝缘层130上、且位于第二导电类型场限环120的两侧各设有一块场板；所述两块场板上设有第二绝缘层150，所述第二绝缘层150上设有金属场板160；所述金属场板160的底部与第二导电类型场限环120接触，所述金属场板160覆盖第二导电类型场限环120的区域及其两侧；
所述两块场板位于第一绝缘层130的上面、且覆盖在第二导电类型场限环120的两侧，所述场板包括多晶截止场板141和多晶延伸场板142，所述金属场板160的一端与多晶截止场板141接触相连，其另一端与多晶延伸场板142接触相连。所述金属场板160的两端均沿外侧方向、且向下方弯折。多晶截止场板141和多晶延伸场板142为多晶硅。所述采用多晶截止场板141的半导体器件终端单元结构的数量为15个。
所述多个采用多晶截止场板141的半导体器件终端单元结构沿其第一主面横向排列。
这里的器件是指功率半导体器件，而活性区是指半导体器件上的活性区，半导体器件最外面为边缘，往里为终端，再往里面即为活性区。
第二绝缘层150位于场板的上面，覆盖整个场板。
金属场板160位于第二绝缘层150的上面，覆盖整个第二导电类型场循环的区域，所述金属场板160与第二导电类型场限环120相连。
金属场板160覆盖整个或者部分场板的区域，在覆盖场板的区域设有电极接触孔。所述金属场板160的一端通过第二绝缘层150上的电极接触孔与多晶截止场板141接触相连，其另一端通过第二绝缘层150上的电极接触孔与多晶延伸场板142接触相连。
所述第一导电类型衬底110的第二主面处，依次设置有第一导电类型场截止层、第二导电类型集电极和背面金属；所述第一导电类型场截止层和第二导电类型集电极位于第二主面下表面以内，而背面金属位于第二主面下表面之外。
第一导电类型为N型，第二导电类型为P型，所述第一导电类型衬底110为硅衬底，第一导电类型衬底110的第一主面为其正面，第一导电类型衬底110的第二主面为其背面。
本申请的终端单元结构设计新颖，现有技术中没有出现过类似结构，且其制造工艺简单， 本申请着重于场板的结构改进，本申请设计的场板与第二导电类型场限环120是相连的，多晶截止场板141能够压缩电场，多晶延伸场板142可以延伸电场，从而使电场从新分布，同样实现了减小场限环电场的效果。
第二导电类型场限环120的扩散深度为10um；所述第一绝缘层130为二氧化硅层，厚度为0.5um；所述场板中的多晶截止场板141宽度为30um；场板中的多晶延伸场板142宽度为50um。
实施例5
一种采用多晶截止场板的半导体器件终端结构包括多个横向并排排列的采用多晶截止场板141的半导体器件终端单元结构，所述采用多晶截止场板141的半导体器件终端单元结构包括第一导电类型衬底110，所述第一导电类型衬底110的第一主面内设有第二导电类型场限环120，所述第一导电类型衬底110的第一主平面上，设有第一绝缘层130；所述第一绝缘层130上、且位于第二导电类型场限环120的两侧各设有一块场板；所述两块场板上设有第二绝缘层150，所述第二绝缘层150上设有金属场板160；所述金属场板160的底部与第二导电类型场限环120接触，所述金属场板160覆盖第二导电类型场限环120的区域及其两侧；
所述两块场板位于第一绝缘层130的上面、且覆盖在第二导电类型场限环120的两侧，所述场板包括多晶截止场板141和多晶延伸场板142，所述金属场板160的一端与多晶截止场板141接触相连，其另一端与多晶延伸场板142接触相连。所述金属场板160的两端均沿外侧方向、且向下方弯折。多晶截止场板141和多晶延伸场板142为多晶硅。所述采用多晶截止场板141的半导体器件终端单元结构的数量为8个。
所述多个采用多晶截止场板141的半导体器件终端单元结构沿其第一主面横向排列。
这里的器件是指功率半导体器件，而活性区是指半导体器件上的活性区，半导体器件最外面为边缘，往里为终端，再往里面即为活性区。
第二绝缘层150位于场板的上面，覆盖整个场板。
金属场板160位于第二绝缘层150的上面，覆盖整个第二导电类型场循环的区域，所述金属场板160与第二导电类型场限环120相连。
金属场板160覆盖整个或者部分场板的区域，在覆盖场板的区域设有电极接触孔。所述金属场板160的一端通过第二绝缘层150上的电极接触孔与多晶截止场板141接触相连，其另一端通过第二绝缘层150上的电极接触孔与多晶延伸场板142接触相连。
所述第一导电类型衬底110的第二主面处，依次设置有第一导电类型场截止层、第二导电类型集电极和背面金属；所述第一导电类型场截止层和第二导电类型集电极位于第二主面下表面以内，而背面金属位于第二主面下表面之外。
第一导电类型为N型，第二导电类型为P型，所述第一导电类型衬底110为硅衬底，第一导电类型衬底110的第一主面为其正面，第一导电类型衬底110的第二主面为其背面。
本申请的终端单元结构设计新颖，现有技术中没有出现过类似结构，且其制造工艺简单， 本申请着重于场板的结构改进，本申请设计的场板与第二导电类型场限环120是相连的，多晶截止场板141能够压缩电场，多晶延伸场板142可以延伸电场，从而使电场从新分布，同样实现了减小场限环电场的效果。
第二导电类型场限环120的扩散深度为1um；所述第一绝缘层130为二氧化硅层，厚度为5um；所述场板中的多晶截止场板141宽度为10um；场板中的多晶延伸场板142宽度为20um。
实施例6
一种采用多晶截止场板的半导体器件终端结构包括多个横向并排排列的采用多晶截止场板141的半导体器件终端单元结构，所述采用多晶截止场板141的半导体器件终端单元结构包括第一导电类型衬底110，所述第一导电类型衬底110的第一主面内设有第二导电类型场限环120，所述第一导电类型衬底110的第一主平面上，设有第一绝缘层130；所述第一绝缘层130上、且位于第二导电类型场限环120的两侧各设有一块场板；所述两块场板上设有第二绝缘层150，所述第二绝缘层150上设有金属场板160；所述金属场板160的底部与第二导电类型场限环120接触，所述金属场板160覆盖第二导电类型场限环120的区域及其两侧；
所述两块场板位于第一绝缘层130的上面、且覆盖在第二导电类型场限环120的两侧，所述场板包括多晶截止场板141和多晶延伸场板142，所述金属场板160的一端与多晶截止场板141接触相连，其另一端与多晶延伸场板142接触相连。所述金属场板160的两端均沿外侧方向、且向下方弯折。多晶截止场板141和多晶延伸场板142为多晶硅。所述采用多晶截止场板141的半导体器件终端单元结构的数量为4-15个。
所述多个采用多晶截止场板141的半导体器件终端单元结构沿其第一主面横向排列。
这里的器件是指功率半导体器件，而活性区是指半导体器件上的活性区，半导体器件最外面为边缘，往里为终端，再往里面即为活性区。
第二绝缘层150位于场板的上面，覆盖整个场板。
金属场板160位于第二绝缘层150的上面，覆盖整个第二导电类型场循环的区域，所述金属场板160与第二导电类型场限环120相连。
金属场板160覆盖整个或者部分场板的区域，在覆盖场板的区域设有电极接触孔。所述金属场板160的一端通过第二绝缘层150上的电极接触孔与多晶截止场板141接触相连，其另一端通过第二绝缘层150上的电极接触孔与多晶延伸场板142接触相连。
所述第一导电类型衬底110的第二主面处，依次设置有第一导电类型场截止层、第二导电类型集电极和背面金属；所述第一导电类型场截止层和第二导电类型集电极位于第二主面下表面以内，而背面金属位于第二主面下表面之外。
第一导电类型为N型，第二导电类型为P型，所述第一导电类型衬底110为硅衬底，第一导电类型衬底110的第一主面为其正面，第一导电类型衬底110的第二主面为其背面。
本申请的终端单元结构设计新颖，现有技术中没有出现过类似结构，且其制造工艺简单， 本申请着重于场板的结构改进，本申请设计的场板与第二导电类型场限环120是相连的，多晶截止场板141能够压缩电场，多晶延伸场板142可以延伸电场，从而使电场从新分布，同样实现了减小场限环电场的效果。
第二导电类型场限环120的扩散深度为4um；所述第一绝缘层130为二氧化硅层，厚度为3.1um；所述场板中的多晶截止场板141宽度为20um；场板中的多晶延伸场板142宽度为35um。
实施例7
一种采用多晶截止场板的半导体器件终端结构的制造方法，具体的制造工序为：
A.在第一导电类型衬底110的第一主面上，用热氧化、LPCVD或PECVD的方法生长第一绝缘层130；
B. 通过光刻、干法刻蚀对第一绝缘层130进行刻蚀，形成注入窗口区；
C. 在窗口区中注入第二导电类型杂质，进行退火、推阱处理，形成第二导电类型场限环120；
D. 在栅极绝缘层的上面用LPCVD或PECVD的方法，沉积多晶硅层；
E. 使用POCl3对多晶硅层进行掺杂；
F. 通过光刻、干法刻蚀对多晶硅栅极层进行刻蚀，形成窗口区和多晶截止场板141和多晶延伸场板142；
G. 通过LPCVD或PECVD沉积第二绝缘层150，通过干法刻蚀，形成接触孔；
I. 在第一导电类型衬底110的第一主面和第二主面上通过蒸发或者溅射制作金属层，并通过光刻、湿法刻蚀形成金属场板160。
所述第二导电类型场限环120掺杂浓度高于第一导电类型衬底110的掺杂浓度；所述第二绝缘层150为通过LPCVD或PECVD淀积的TEOS二氧化硅、磷硅玻璃PSG、硼磷硅玻璃BPSG或氮化硅SiNx，以及它们的任意组合。
实施例8
一种采用多晶截止场板的半导体器件终端结构包括多个横向并排排列的采用多晶截止场板141的半导体器件终端单元结构，所述采用多晶截止场板141的半导体器件终端单元结构包括第一导电类型衬底110，所述第一导电类型衬底110的第一主面内设有第二导电类型场限环120，所述第一导电类型衬底110的第一主平面上，设有第一绝缘层130；所述第一绝缘层130上、且位于第二导电类型场限环120的两侧各设有一块场板；所述两块场板上设有第二绝缘层150，所述第二绝缘层150上设有金属场板160；所述金属场板160的底部与第二导电类型场限环120接触，所述金属场板160覆盖第二导电类型场限环120的区域及其两侧；
所述两块场板位于第一绝缘层130的上面、且覆盖在第二导电类型场限环120的两侧，所述场板包括多晶截止场板141和多晶延伸场板142，所述金属场板160的一端与多晶截止场板141接触相连，其另一端与多晶延伸场板142接触相连。所述金属场板160的两端均沿外侧方向、且向下方弯折。多晶截止场板141和多晶延伸场板142为多晶硅。所述采用多晶截止场板141的半导体器件终端单元结构的数量为4-15个。
所述多个采用多晶截止场板141的半导体器件终端单元结构沿其第一主面横向排列。
这里的器件是指功率半导体器件，而活性区是指半导体器件上的活性区，半导体器件最外面为边缘，往里为终端，再往里面即为活性区。
第二绝缘层150位于场板的上面，覆盖整个场板。
金属场板160位于第二绝缘层150的上面，覆盖整个第二导电类型场循环的区域，所述金属场板160与第二导电类型场限环120相连。
金属场板160覆盖整个或者部分场板的区域，在覆盖场板的区域设有电极接触孔。所述金属场板160的一端通过第二绝缘层150上的电极接触孔与多晶截止场板141接触相连，其另一端通过第二绝缘层150上的电极接触孔与多晶延伸场板142接触相连。
所述第一导电类型衬底110的第二主面处，依次设置有第一导电类型场截止层、第二导电类型集电极和背面金属；所述第一导电类型场截止层和第二导电类型集电极位于第二主面下表面以内，而背面金属位于第二主面下表面之外。
第一导电类型为N型，第二导电类型为P型，所述第一导电类型衬底110为硅衬底，第一导电类型衬底110的第一主面为其正面，第一导电类型衬底110的第二主面为其背面。
本申请的终端单元结构设计新颖，现有技术中没有出现过类似结构，且其制造工艺简单， 本申请着重于场板的结构改进，本申请设计的场板与第二导电类型场限环120是相连的，多晶截止场板141能够压缩电场，多晶延伸场板142可以延伸电场，从而使电场从新分布，同样实现了减小场限环电场的效果。
第二导电类型场限环120的扩散深度为1um-10um；所述第一绝缘层130为二氧化硅层，厚度为0.5um~5um；所述场板中的多晶截止场板141宽度为0 um ~30um；场板中的多晶延伸场板142宽度为0 um ~50um。
一种采用多晶截止场板的半导体器件终端结构的制造方法，具体的制造工序为：
A.在第一导电类型衬底110的第一主面上，用热氧化、LPCVD或PECVD的方法生长第一绝缘层130；
B. 通过光刻、干法刻蚀对第一绝缘层130进行刻蚀，形成注入窗口区；
C. 在窗口区中注入第二导电类型杂质，进行退火、推阱处理，形成第二导电类型场限环120；
D. 在栅极绝缘层的上面用LPCVD或PECVD的方法，沉积多晶硅层；
E. 使用POCl3对多晶硅层进行掺杂；
F. 通过光刻、干法刻蚀对多晶硅栅极层进行刻蚀，形成窗口区和多晶截止场板141和多晶延伸场板142；
G. 通过LPCVD或PECVD沉积第二绝缘层150，通过干法刻蚀，形成接触孔；
I. 在第一导电类型衬底110的第一主面和第二主面上通过蒸发或者溅射制作金属层，并通过光刻、湿法刻蚀形成金属场板160。
进一步的，所述第二导电类型场限环120掺杂浓度高于第一导电类型衬底110的掺杂浓度；所述第二绝缘层150为通过LPCVD或PECVD淀积的TEOS二氧化硅、磷硅玻璃PSG、硼磷硅玻璃BPSG或氮化硅SiNx，以及它们的任意组合。
Claims (10)
1.一种采用多晶截止场板的半导体器件终端结构，其特征在于：包括多个横向并排排列的采用多晶截止场板（141）的半导体器件终端单元结构，所述采用多晶截止场板（141）的半导体器件终端单元结构包括第一导电类型衬底（110），所述第一导电类型衬底（110）的第一主面内设有第二导电类型场限环（120），所述第一导电类型衬底（110）的第一主平面上，设有第一绝缘层（130）；所述第一绝缘层（130）上、且位于第二导电类型场限环（120）的两侧各设有一块场板；所述两块场板上设有第二绝缘层（150），所述第二绝缘层（150）上设有金属场板（160）；所述金属场板（160）的底部与第二导电类型场限环（120）接触，所述金属场板（160）覆盖第二导电类型场限环（120）的区域及其两侧；
所述两块场板位于第一绝缘层（130）的上面、且覆盖在第二导电类型场限环（120）的两侧，其中靠近活性区一侧的场板为多晶截止场板（141），靠近器件边缘一侧的场板为多晶延伸场板（142），所述金属场板（160）的一端与多晶截止场板（141）接触相连，其另一端与多晶延伸场板（142）接触相连。
2.根据权利要求1所述的一种采用多晶截止场板的半导体器件终端结构，其特征在于：所述采用多晶截止场板（141）的半导体器件终端单元结构的数量为4-15个。
3.根据权利要求2所述的一种采用多晶截止场板的半导体器件终端结构，其特征在于：所述多个采用多晶截止场板（141）的半导体器件终端单元结构沿其第一主面横向排列。
4.根据权利要求1-3任意一项所述的一种采用多晶截止场板的半导体器件终端结构，其特征在于：所述第二绝缘层（150）位于场板的上面，覆盖整个场板。
5.根据权利要求4所述的一种采用多晶截止场板的半导体器件终端结构，其特征在于：所述金属场板（160）位于第二绝缘层（150）的上面，覆盖整个第二导电类型场循环的区域，所述金属场板（160）与第二导电类型场限环（120）相连。
6.根据权利要求5所述的一种采用多晶截止场板的半导体器件终端结构，其特征在于：所述金属场板（160）覆盖整个或者部分场板的区域，在覆盖场板的区域设有电极接触孔。
7.根据权利要求6所述的一种采用多晶截止场板的半导体器件终端结构，其特征在于：所述金属场板（160）与场板通过第二绝缘层（150）上的电极接触孔相连。
8.根据权利要求5-7任意一项所述的一种采用多晶截止场板的半导体器件终端结构其特征在于：所述第一导电类型衬底（110）的第二主面处，依次设置有第一导电类型场截止层、第二导电类型集电极和背面金属；所述第一导电类型场截止层和第二导电类型集电极位于第二主面下表面以内，而背面金属位于第二主面下表面之外。
9.根据权利要求8所述的一种采用多晶截止场板的半导体器件终端结构，其特征在于：第一导电类型为N型，第二导电类型为P型，所述第一导电类型衬底（110）为硅衬底，第一导电类型衬底（110）的第一主面为其正面，第一导电类型衬底（110）的第二主面为其背面。
10.根据权利要求9所述的一种采用多晶截止场板的半导体器件终端结构，其特征在于：所述第二导电类型场限环（120）的扩散深度为1um-10um；所述第一绝缘层（130）为二氧化硅层，厚度为0.5um~5um；所述场板中的多晶截止场板（141）宽度为0 um ~30um；场板中的多晶延伸场板（142）宽度为0 um ~50um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410614865.7A CN104377233A (zh) | 2014-11-05 | 2014-11-05 | 一种采用多晶截止场板的半导体器件终端结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410614865.7A CN104377233A (zh) | 2014-11-05 | 2014-11-05 | 一种采用多晶截止场板的半导体器件终端结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104377233A true CN104377233A (zh) | 2015-02-25 |
Family
ID=52556022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410614865.7A Pending CN104377233A (zh) | 2014-11-05 | 2014-11-05 | 一种采用多晶截止场板的半导体器件终端结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104377233A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009117715A (ja) * | 2007-11-08 | 2009-05-28 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN102263124A (zh) * | 2010-05-27 | 2011-11-30 | 富士电机株式会社 | 半导体器件 |
| CN103219339A (zh) * | 2012-01-18 | 2013-07-24 | 富士电机株式会社 | 半导体器件 |
| US20130214394A1 (en) * | 2012-02-22 | 2013-08-22 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
-
2014
- 2014-11-05 CN CN201410614865.7A patent/CN104377233A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009117715A (ja) * | 2007-11-08 | 2009-05-28 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN102263124A (zh) * | 2010-05-27 | 2011-11-30 | 富士电机株式会社 | 半导体器件 |
| CN103219339A (zh) * | 2012-01-18 | 2013-07-24 | 富士电机株式会社 | 半导体器件 |
| US20130214394A1 (en) * | 2012-02-22 | 2013-08-22 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101752423B (zh) | 沟槽型大功率mos器件及其制造方法 | |
| CN101517727B (zh) | 使用双极晶体管基极撷取的对称阻隔的瞬态电压抑制器 | |
| CN101777556B (zh) | 一种沟槽型大功率mos器件及其制造方法 | |
| US8697520B2 (en) | Method of forming an asymmetric poly gate for optimum termination design in trench power MOSFETS | |
| CN202534649U (zh) | 提高截止效果的沟槽型功率mos器件 | |
| TW201622096A (zh) | 用於高浪湧和低電容的暫態電壓抑制器的結構及其製備方法 | |
| CN107342326B (zh) | 一种降低导通电阻的功率半导体器件及制造方法 | |
| CN103456790B (zh) | 垂直功率mosfet及其形成方法 | |
| CN101211981A (zh) | 一种深沟槽大功率mos器件及其制造方法 | |
| CN101740394A (zh) | 半导体组件以及制造方法 | |
| CN101383375A (zh) | 半导体器件和此半导体器件的制作方法 | |
| CN102544107A (zh) | 一种改进型终端结构的功率mos器件及其制造方法 | |
| CN102280487A (zh) | 一种新型沟槽结构的功率mosfet器件及其制造方法 | |
| CN103295888A (zh) | 半导体装置及其制造方法 | |
| CN106158927B (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
| CN102148164A (zh) | Vdmos器件的形成方法 | |
| CN202473933U (zh) | 一种改进型终端结构的功率mos器件 | |
| CN102760700A (zh) | 形成自对准接触物的方法及具有自对准接触物的集成电路 | |
| CN109411530A (zh) | 一种电力电子半导体芯片终端结构及其制造方法 | |
| CN104393028A (zh) | 采用多晶截止场板的半导体器件终端单元结构及制造方法 | |
| CN104377234A (zh) | 采用金属截止场板的半导体器件终端单元结构及制造方法 | |
| CN204834631U (zh) | 一种采用沟槽场效应实现自适应场截止技术的器件结构 | |
| CN104377233A (zh) | 一种采用多晶截止场板的半导体器件终端结构 | |
| US11201236B2 (en) | Semiconductor device | |
| CN104409478A (zh) | 一种电力电子半导体芯片的终端结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150225 |
|
| RJ01 | Rejection of invention patent application after publication |