发明内容
本发明实施例提供一种有机发光显示器的像素电路及驱动方法、有机发光显示器,用以解决现有技术中存在的受驱动管阈值电压的漂移,或者驱动管栅源两端电压的不稳定的影响,导致OLED发光不均匀的问题。
本发明实施例提供一种有机发光显示器的像素电路,该像素电路包括:
第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第一电容和发光二极管;
第一薄膜晶体管的栅极与第三薄膜晶体管的第一电极连接,所述第一薄膜晶体管的第一电极与第五薄膜晶体管的第二电极连接,所述第一薄膜晶体管的第二电极与第二薄膜晶体管的第一电极连接;
所述第二薄膜晶体管的栅极与发光控制信号线连接,所述第二薄膜晶体管的第二电极与所述发光二极管的阴极相连,所述发光二极管的阳极连接第一电源;
所述第三薄膜晶体管的栅极与第一信号线连接,所述第三薄膜晶体管的第二电极与所述第二薄膜晶体管的第一电极连接;
所述第四薄膜晶体管的栅极与所述第一信号线连接,所述第四薄膜晶体管的第一电极与所述第一薄膜晶体管的第一电极以及所述第五薄膜晶体管的第二电极连接,所述第四薄膜晶体管的第二电极与数据线连接;
所述第五薄膜晶体管的栅极与所述发光控制信号线连接,所述第五薄膜晶体管的第一电极与第二电源连接;
所述第一电容连接在所述发光二极管的阳极和所述第一薄膜晶体管的栅极之间。该像素电路能够实现第一薄膜晶体管的栅极电压和源极电压在控制信号写入阶段得以耦合和保持,还能对第一薄膜晶体管的阈值电压的漂移进行补偿。
进一步地,还包括第二电容,所述第二电容连接在所述发光二极管的阳极和所述第一薄膜晶体管的第二电极之间。添加第二电容有助于在数据写入阶段抓取驱动管的阈值电压,并在进入发光阶段之前,将耦合后的栅极电压得以保持。
进一步地,还包括第一扫描线和第六薄膜晶体管,所述第六薄膜晶体管的栅极、第二电极均与第一扫描线连接、所述第六薄膜晶体管的第一电极与所述第一薄膜晶体管的第二电极连接。添加第一扫描信号线和第六薄膜晶体管能够使驱动管M1的漏极电压在信号写入之前重新置位,防止驱动管M1的漏极电压长期处于高电位产生阈值电压的漂移而导致OLED异常发光。
进一步地,所述第一电源提供的电压高于所述第二电源提供的电压。
进一步地,所述第一至第六薄膜晶体管均为N型薄膜晶体管,则所述第一信号线为第二扫描信号线,所述第一电极为源极,所述第二电极为漏极。本发明实施例提供的纯NMOS像素电路,除了能够稳定第一薄膜晶体管的栅极电压和源极电压,对第一薄膜晶体管的阈值电压进行补偿之外,还简化了制作工艺,有效地避免了制成过程、温度等因素造成的阈值漂移对显示的影响。
进一步地,所述第三薄膜晶体管、所述第四薄膜晶体管为P型薄膜晶体管,其他薄膜晶体管为N型薄膜晶体管,则所述第一信号线为发光控制信号线,所述P型薄膜晶体管的第一电极为漏极、第二电极为源极,所述N型薄膜晶体管的第一电极为源极、第二电极为漏极。本发明实施例提供的CMOS像素电路,除了能够稳定第一薄膜晶体管的栅极电压和源极电压,对第一薄膜晶体管的阈值电压进行补偿之外,还减少了扫描信号线的数量,提高了发光控制信号线的有效利用率。
基于上述纯NMOS像素电路,本发明实施例还提供了一种像素电路的驱动方法,包括:
在数据写入阶段,在第二扫描线上施加高电平,致使所述第三薄膜晶体管、所述第四薄膜晶体管以及所述第一薄膜晶体管导通;在所述发光控制信号线上施加低电平,致使所述第二薄膜晶体管、所述第五薄膜晶体管截止;在所述数据线上施加高电平,致使所述第一薄膜晶体管的第一电极的电压为第一电压;所述第一薄膜晶体管的导通致使所述第一电容开始存储电荷,直至所述第一薄膜晶体管的栅极电压下降至第二电压时,所述第一薄膜晶体管截止,所述第一薄膜晶体管截止后所述第一薄膜晶体管的栅极电压保持为所述第二电压;
在发光阶段,在所述第二扫描线上施加低电平,致使所述第三薄膜晶体管、所述第四薄膜晶体管截止;在所述发光控制信号线上施加高电平,致使所述第二薄膜晶体管、所述第五薄膜晶体管导通,所述第五薄膜晶体管的导通致使所述第一薄膜晶体管的第一电极电压为第二电源电压,而所述第一薄膜晶体管的栅极电压为所述第二电压,所述第一薄膜晶体管的栅源电压致使所述第一薄膜晶体管导通,所述第一薄膜晶体管的导通所产生的驱动电流致使所述发光二极管发光。上述实施例中,在数据写入阶段扫描信号使所述第二薄膜晶体管、所述第五薄膜晶体管截止,保证了OLED在第一薄膜晶体管进行阈值电压补偿前后没有短暂发光现象,防止OLED出现暗态不暗的不良现象。上述实施例中,在数据写入阶段,扫描信号使第三晶体管、第四晶体管导通,致使第一薄膜晶体管在从导通到截止的过程中,其栅极电压得以耦合,其阈值电压被抓取并保存在栅极电压中,而第一电容的存在致使第一薄膜晶体管耦合后的栅极电压(第一电压与第一薄膜晶体管的阈值电压之和)得以保持。上述实施例中,在发光阶段,第二、第五薄膜晶体管的导通使第一薄膜晶体管的栅源电压(第一电压+第一薄膜晶体管的阈值电压-第二电源电压)中抓取了第一薄膜晶体管的阈值电压,从而保证OLED的发光与驱动管的阈值电压无关。
进一步地,所述像素电路中包括第二电容时,在数据写入阶段,还包括:
所述第一薄膜晶体管的导通致使所述第二电容开始充电,所述第二电容在充电完成后放电。所述第二电容的充放电过程,实现了对第一薄膜晶体管的栅极电压进行耦合,对第一薄膜晶体管阈值电压的漂移进行补偿,使第一薄膜晶体管耦合后的栅极电压为第一电压与阈值电压之和,从而实现在发光阶段OLED的发光与驱动管的阈值电压无关。
进一步地,在所述像素电路中还包括第六薄膜晶体管和第一扫描线时,在数据写入阶段之前还包括初始化阶段;
在初始化阶段,在所述第一扫描线上施加高电平,致使所述第六薄膜晶体管作为二极管导通、所述第一薄膜晶体管的第二电极的电压置位为第三电压。
本实施例中,在数据写入之前,将第一薄膜晶体管的第二电极的电压重新置位,防止驱动管M1的漏极电压长期处于高电位产生阈值电压的漂移而导致OLED异常发光。
进一步地,所述第二电压为所述第一电压与所述第一薄膜晶体管的阈值电压之和。上述实施例通过对第一薄膜晶体管阈值电压的漂移进行补偿,使得第二电压为第一电压与所述第一薄膜晶体管的阈值电压之和,使发光阶段第一薄膜晶体管的栅源电压与阈值电压的差值为第一电压与第二电源电压之差,从而实现OLED的发光与驱动管的阈值电压无关。
基于上述实施例提供的CMOS像素电路,本发明实施例还提供了一种像素电路驱动方法,包括:
在数据写入阶段,在发光控制信号线上施加低电平,致使所述第三薄膜晶体管、所述第四薄膜晶体管以及所述第一薄膜晶体管导通,所述第二薄膜晶体管、所述第五薄膜晶体管截止;在数据线上施加高电平,致使所述第一薄膜晶体管的第一电极的电压为第一电压;所述第一薄膜晶体管的导通致使所述第一电容开始存储电荷,直至所述第一薄膜晶体管的栅极电压下降至第二电压时所述第一薄膜晶体管截止,所述第一薄膜晶体管截止后所述第一薄膜晶体管的栅极电压保持为所述第二电压;
在发光阶段,在所述发光控制信号线上施加高电平,致使所述第三薄膜晶体管、所述第四薄膜晶体管截止,所述第二薄膜晶体管、所述第五薄膜晶体管导通,所述第五薄膜晶体管的导通致使所述第一薄膜晶体管的第一电极电压为第二电源电压,而所述第一薄膜晶体管的栅极电压为所述第二电压,所述第一薄膜晶体管的栅源电压致使所述第一薄膜晶体管导通,所述第一薄膜晶体管的导通所产生的驱动电流致使所述发光二极管发光。
上述实施例中,在数据写入阶段的发光控制信号使所述第二薄膜晶体管、所述第五薄膜晶体管截止,保证了OLED在第一薄膜晶体管进行阈值电压补偿前后没有短暂发光现象,防止OLED出现暗态不暗的不良现象。上述实施例中,在数据写入阶段,发光控制信号使P型的第三薄膜晶体管、P型的第四薄膜晶体管导通,致使第一薄膜晶体管在从导通到截止的过程中,其栅极电压得以耦合,其阈值电压被抓取并保存在栅极电压中,而第一电容的存在致使第一薄膜晶体管耦合后的栅极电压(第一电压与第一薄膜晶体管的阈值电压之和)得以保持。上述实施例中,在发光阶段,第二、第五薄膜晶体管的导通使第一薄膜晶体管的栅源电压(第一电压+第一薄膜晶体管的阈值电压-第二电源电压)中抓取了第一薄膜晶体管的阈值电压,从而保证OLED的发光与驱动管的阈值电压无关。
进一步地,所述像素电路中包括第二电容时,在数据写入阶段,还包括:
所述第一薄膜晶体管的导通致使所述第二电容开始充电,所述第二电容在充电完成后放电。所述第二电容的充放电过程,实现了对第一薄膜晶体管的栅极电压进行耦合,对第一薄膜晶体管阈值电压的漂移进行补偿,使第一薄膜晶体管耦合后的栅极电压为第一电压与阈值电压之和,从而实现在发光阶段OLED的发光与驱动管的阈值电压无关。
进一步地,在所述像素电路中还包括第六薄膜晶体管和第一扫描线,在数据写入阶段之前还包括初始化阶段;
在初始化阶段,在所述第一扫描线上施加高电平,致使所述第六薄膜晶体管作为二极管导通、所述第一薄膜晶体管的第二电极的电压置位为第三电压。本实施例中,在数据写入之前,将第一薄膜晶体管的第二电极的电压重新置位,防止驱动管M1的漏极电压长期处于高电位产生阈值电压的漂移而导致OLED异常发光。
进一步地,所述第二电压为所述第一电压与所述第一薄膜晶体管的阈值电压之和。上述实施例通过对第一薄膜晶体管阈值电压的漂移进行补偿,使得第二电压为第一电压与所述第一薄膜晶体管的阈值电压之和,使发光阶段第一薄膜晶体管的栅源电压与阈值电压的差值为第一电压与第二电源电压之差,从而实现OLED的发光与驱动管的阈值电压无关。
基于上述纯NMOS像素电路,本发明实施例还提供一种有机发光显示器,包括:
扫描驱动单元、数据驱动单元、发光驱动单元、N+1条扫描线、M条数据线、N条发光控制信号线;以及像素电路阵列,所述像素电路阵列包含N行M列纯NMOS的像素电路;
在所述像素电路阵列中,所述第n行像素电路的第三薄膜晶体管和第四薄膜晶体管的栅极连接至第n+1条扫描线,第m列像素电路的第四薄膜晶体管的第二电极连接至第m条数据线,所述第n行像素电路的第二薄膜晶体管和第五薄膜晶体管的栅极连接至所述第n条发光控制信号线,1≤n≤N,1≤m≤M;
所述扫描驱动单元用于向各扫描线提供扫描信号;
所述数据驱动单元用于向各条数据线提供数据信号;
所述发光驱动单元用于向各条发光控制信号线提供发光控制信号。
进一步地,所述扫描驱动单元,用于在数据写入阶段,在所述第n+1条扫描线上施加高电平;在发光阶段,在所述第n+1条扫描线上施加低电平;
所述数据驱动单元,用于在数据写入阶段,在第m条数据线上施加高电平;
所述发光驱动单元,用于在数据写入阶段,在所述第n条发光控制信号线上施加低电平;在发光阶段,在所述第n条发光控制信号线上施加高电平。
进一步地,还包括:
所述扫描驱动单元,用于在初始化阶段,在所述第n条扫描线上施加高电平,在所述第n+1条扫描线上施加低电平;在数据写入阶段和发光阶段,在所述第n条扫描线上施加低电平;
所述发光驱动单元,用于在初始化阶段,在所述第n条发光控制信号线上施加低电平。
上述实施例中,有机发光显示器的上述特征保证了纯NMOS像素电路的正常驱动,进而实现对第一薄膜晶体管的阈值电压的漂移进行补偿,以及在补偿过程中保证第一薄膜晶体管的栅极电压和源极电压的稳定。
基于上述CMOS像素电路,本发明实施例还提供一种有机发光显示器,包括:
扫描驱动单元、数据驱动单元、发光驱动单元、N条扫描线、M条数据线、N条发光控制信号线;以及像素电路阵列,所述像素电路阵列包含N行M列上述CMOS像素电路;
在所述像素电路阵列中,所述第n行像素电路的第三薄膜晶体管、第六薄膜晶体管的栅极连接至第n条发光控制信号线,第m列像素电路的第六薄膜晶体管的第一电极连接至第m条数据线,所述第n行像素电路的第二薄膜晶体管、第五薄膜晶体管的栅极连接至所述第n条发光控制信号线,1≤n≤N,1≤m≤M;
所述扫描驱动单元用于向各扫描线提供扫描信号;
所述数据驱动单元用于向各条数据线提供数据信号;
所述发光驱动单元用于向各条发光控制信号线提供发光控制信号。
进一步地,所述数据驱动单元,用于在数据写入阶段,在第m条数据线上施加高电平;
所述发光驱动单元,用于在数据写入阶段,在所述第n条发光控制信号线上施加低电平;在发光阶段,在所述第n条发光控制信号线上施加高电平。
进一步地,还包括:
所述扫描驱动单元,用于在初始化阶段,在所述第n条扫描线上施加高电平;在数据写入阶段和发光阶段,在所述第n条扫描线上施加低电平。
上述实施例中,有机发光显示器的上述特征保证了CMOS像素电路的正常驱动,进而实现对第一薄膜晶体管的阈值电压的漂移进行补偿,以及在补偿过程中保证第一薄膜晶体管的栅极电压和源极电压的稳定。
实施例1
如图2所示的本发明实施例提供的一种有机发光显示器的像素电路,该像素电路为纯NMOS像素电路,包括:第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5、第一电容Cst和发光二极管OLED,其中,第一电容Cst为存储电容。
第一薄膜晶体管M1的栅极与第三薄膜晶体管M3的第一电极连接,第一薄膜晶体管M1的第一电极与第五薄膜晶体管M5的第二电极连接,第一薄膜晶体管M1的第二电极与第二薄膜晶体管M2的第一电极连接;
第二薄膜晶体管M2的栅极与发光控制信号线EMIT连接,第二薄膜晶体管M2的第二电极与发光二极管的阴极相连,发光二极管OLED的阳极连接第一电源PVDD;
第三薄膜晶体管M3的栅极与第一信号线连接,第三薄膜晶体管M3的第二电极与第二薄膜晶体管M2的第一电极连接;
第四薄膜晶体管M4的栅极与第一信号线连接,第四薄膜晶体管的M4第一电极与第一薄膜晶体管M1的第一电极以及第五薄膜晶体管M5的第二电极连接,第四薄膜晶体管M4的第二电极与数据线DATA连接;
第五薄膜晶体管M5的栅极与发光控制信号线EMIT连接,第五薄膜晶体管M5的第一电极与第二电源连接;
第一电容Cst连接在发光二极管OLED的阳极和第一薄膜晶体管M1的栅极之间。
图2像素电路中,第一电源PVDD提供的电压高于第二电源PVEE提供的电压。第一至第六薄膜晶体管均为N型薄膜晶体管,第一信号线为第二扫描信号线SCAN2,第一电极为源极,第二电极为漏极。本发明实施例提供的纯NMOS像素电路,除了能够稳定第一薄膜晶体管的栅极电压和源极电压,对第一薄膜晶体管的阈值电压进行补偿之外,还简化了制作工艺,有效地避免了制成过程、温度等因素造成的阈值漂移对显示的影响。
与图1相比,本发明实施例如图2所示的像素电路未将发光二极管OLED放置在第二电源PVEE处,而是将发光二极管OLED的阳极连接第一电源PVDD,使第一薄膜晶体管的源极与第二电源PVEE连接,这样能够明确驱动管M1的源极电压,避免驱动管M1的栅源电压无法确定。
用于如图2所示像素电路的信号输入时序图如图3所示,在数据写入阶段T1,第二扫描线SCAN2为高电平,数据线DATA为高电平,发光控制信号线EMIT为低电平;在发光阶段T2,第二扫描线SCAN为低电平,发光控制信号线EMIT为高电平。
根据图3所示的时序图,图2像素电路的驱动方法为:
在数据写入阶段T1,在第二扫描线SCAN2上施加高电平,致使第三薄膜晶体管M3、第四薄膜晶体管M4以及第一薄膜晶体管M1导通,其中,第一薄膜晶体管M1的导通是因为:在第二扫描线SCAN2上施加高电平之前发光控制信号线EMIT的短暂高电平信号(如图3所示)使第二薄膜晶体管M2导通,存储电容Cst致使第一薄膜晶体管M1的漏极保持为高电平,在第二扫描线SCAN2上施加高电平致使第三薄膜晶体管M3导通之后,第一薄膜晶体管M1的栅极与漏极同为高电平,致使所述第一薄膜晶体管M1导通;在发光控制信号线EMIT上施加低电平,致使第二薄膜晶体管M2、第五薄膜晶体管M5截止;在数据线DATA上施加高电平,致使第一薄膜晶体管M1的第一电极的电压为第一电压VDATA;第一薄膜晶体管M1的导通致使第一电容Cst开始存储电荷,直至第一薄膜晶体管M1的栅极电压下降至第二电压(VDATA+VTH)时,第一薄膜晶体管M1截止,第一薄膜晶体管M1截止后第一薄膜晶体管M1的栅极电压保持为第二电压(VDATA+VTH),其中,VDATA为数据线DATA上施加的高电平电压,VTH为第一薄膜晶体管M1的阈值电压。
在发光阶段T2,在第二扫描线SCAN2上施加低电平,致使第三薄膜晶体管M3、第四薄膜晶体管M4截止;在发光控制信号线EMIT上施加高电平,致使第二薄膜晶体管M2、第五薄膜晶体管M5导通,第五薄膜晶体管M5的导通致使第一薄膜晶体管M1的第一电极电压为第二电源电压PVEE,而第一薄膜晶体管M1的栅极电压为第二电压(VDATA+VTH),第一薄膜晶体管的栅源电压(VDATA+VTH-PVEE)致使第一薄膜晶体管M1导通,第一薄膜晶体管M1的导通所产生的驱动电流致使发光二极管发光。其中,驱动电流的计算公式为:
(公式二)
上述实施例中,在数据写入阶段T1扫描信号使所述第二薄膜晶体管、所述第五薄膜晶体管截止,保证了OLED在第一薄膜晶体管进行阈值电压补偿前后没有短暂发光现象,防止OLED出现暗态不暗的不良现象。在数据写入阶段T1,扫描信号使第三晶体管、第四晶体管导通,致使第一薄膜晶体管在从导通到截止的过程中,其栅极电压得以耦合,其阈值电压被抓取并保存在栅极电压中,而第一电容的存在致使第一薄膜晶体管耦合后的栅极电压(第一电压与第一薄膜晶体管的阈值电压之和)得以保持。在发光阶段T2,第二、第五薄膜晶体管的导通使第一薄膜晶体管的栅源电压(第一电压+第一薄膜晶体管的阈值电压-第二电源电压)中抓取了第一薄膜晶体管的阈值电压,从而保证OLED的发光与驱动管的阈值电压无关。
本实施例中,如图2所示的像素电路还可进行扩展,具体内容如下:
较佳地,如图2所示的像素电路还包括第二电容Cb,如图4所示,第二电容Cb连接在发光二极管OLED的阳极和第一薄膜晶体管M1的第二电极之间,其中第二电容Cb为充电电容;添加第二电容有助于在数据写入阶段T1抓取驱动管的阈值电压,并在进入发光阶段T2之前,将耦合后的栅极电压得以保持。
较佳地,如图2所示的像素电路还包括:第一扫描线SCAN1和第六薄膜晶体管M6,如图5所示,第六薄膜晶体管M6的栅极、第二电极均与第一扫描线SCAN1连接、第六薄膜晶体管M6的第一电极与第一薄膜晶体管M1的第二电极连接;添加第一扫描信号线和第六薄膜晶体管能够使驱动管M1的漏极电压在信号写入之前重新置位,防止驱动管M1的漏极电压长期处于高电位产生阈值电压的漂移而导致OLED异常发光。
较佳地,如图2所示的像素电路还包括:第二电容Cb,第一扫描线SCAN1和第六薄膜晶体管M6,如图6所示,第二电容Cb连接在发光二极管OLED的阳极和第一薄膜晶体管M1的第二电极之间,第六薄膜晶体管M6的栅极、第二电极均与第一扫描线SCAN1连接、第六薄膜晶体管M6的第一电极与第一薄膜晶体管M1的第二电极连接。该像素电路能够实现第一薄膜晶体管的栅极电压和源极电压在控制信号写入阶段得以耦合和保持,还能对第一薄膜晶体管的阈值电压的漂移进行补偿。
按照上述扩展,如图4所示的像素电路的驱动方法除了图2像素电路的驱动过程,在数据写入阶段T1,还包括:第一薄膜晶体管M1的导通致使第二电容Cb开始充电,第二电容Cb在充电完成后放电,第二电容Cb放电过程中,第一电容Cst开始存储电荷,第一电容Cst存储电荷直至第一薄膜晶体管M1的栅极电压下降至第二电压(VDATA+VTH)时,第一薄膜晶体管M1截止,第一薄膜晶体管M1截止后第一薄膜晶体管M1的栅极电压保持为第二电压(VDATA+VTH)。第二电容的充放电过程,实现了对第一薄膜晶体管的栅极电压进行耦合,对第一薄膜晶体管阈值电压的漂移进行补偿,使第一薄膜晶体管耦合后的栅极电压为第一电压与阈值电压之和,从而实现在发光阶段T2OLED的发光与驱动管的阈值电压无关。
按照上述扩展,如图5所示的像素电路的时序图中增加了初始化阶段T0,如图7所示,在初始化阶段T0,在第一扫描线SCAN1为高电平,第二扫描线SCAN2为低电平,发光控制信号线EMIT为低电平。在初始化阶段T0,在第一扫描线SCAN1上施加高电平,致使第六薄膜晶体管M6作为二极管导通、第一薄膜晶体管M1的第二电极的电压置位为第三电压,第三电压的值为SCAN1上所施加的高电平的幅值。本实施例中,在数据写入之前,将第一薄膜晶体管的第二电极的电压重新置位,防止驱动管M1的漏极电压长期处于高电位产生阈值电压的漂移而导致OLED异常发光。
按照上述扩展,结合如图7所示的时序图,如图6所示的像素电路的驱动方法,具体如下:
在初始化阶段T0,在第一扫描线SCAN1上施加高电平,致使第六薄膜晶体管M6作为二极管导通、第一薄膜晶体管M1的第二电极的电压置位为第三电压,第三电压的值为SCAN1上所施加的高电平的幅值;
在数据写入阶段T1,在第二扫描线SCAN2上施加高电平,致使第三薄膜晶体管M3、第四薄膜晶体管M4以及第一薄膜晶体管M1导通,其中,第一薄膜晶体管M1的导通是因为:在初始化阶段T0,第一薄膜晶体管M1的第二电极(漏极)的电压置位为高电平的第三电压,充电电容Cb致使第一薄膜晶体管的漏极保持为高电平的第三电压,在第二扫描线SCAN2上施加高电平使第三薄膜晶体管M3导通之后,第一薄膜晶体管的栅极与漏极同为高电平,致使所述第一薄膜晶体管M1导通;在发光控制信号线EMIT上施加低电平,致使第二薄膜晶体管M2、第五薄膜晶体管M5截止;在数据线DATA上施加高电平,致使第一薄膜晶体管M1的第一电极的电压为第一电压VDATA;第一薄膜晶体管M1的导通致使第二电容Cb开始充电,第二电容Cb在充电完成后放电,第二电容Cb放电过程中,第一电容Cst开始存储电荷,直至第一薄膜晶体管M1的栅极电压下降至第二电压(VDATA+VTH)时,第一薄膜晶体管M1截止,第一薄膜晶体管M1截止后第一薄膜晶体管M1的栅极电压保持为第二电压(VDATA+VTH),其中,VDATA为数据线DATA上施加的高电平电压,VTH为第一薄膜晶体管M1的阈值电压。
在发光阶段T2,在第二扫描线SCAN2上施加低电平,致使第三薄膜晶体管M3、第四薄膜晶体管M4截止;在发光控制信号线EMIT上施加高电平,致使第二薄膜晶体管M2、第五薄膜晶体管M5导通,第五薄膜晶体管M5的导通致使第一薄膜晶体管M1的第一电极电压为第二电源电压PVEE,而第一薄膜晶体管M1的栅极电压为第二电压(VDATA+VTH),第一薄膜晶体管的栅源电压(VDATA+VTH-PVEE)致使第一薄膜晶体管M1导通,第一薄膜晶体管M1的导通所产生的驱动电流致使发光二极管发光。
上述实施例通过对第一薄膜晶体管阈值电压的漂移进行补偿,使得第二电压为第一电压与所述第一薄膜晶体管的阈值电压之和,使发光阶段T2第一薄膜晶体管的栅源电压与阈值电压的差值为第一电压与第二电源电压之差,从而实现OLED的发光与驱动管的阈值电压无关。
如图8所示的本发明实施例提供的一种有机发光显示器的像素电路,该像素电路为CMOS像素电路,包括:第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5、第一电容Cst和发光二极管OLED,其中,第一电容Cst为存储电容。
第一薄膜晶体管M1的栅极与第三薄膜晶体管M3的第一电极连接,第一薄膜晶体管M1的第一电极与第五薄膜晶体管M5的第二电极连接,第一薄膜晶体管M1的第二电极与第二薄膜晶体管M2的第一电极连接;
第二薄膜晶体管M2的栅极与发光控制信号线EMIT连接,第二薄膜晶体管M2的第二电极与发光二极管的阴极相连,发光二极管OLED的阳极连接第一电源PVDD;
第三薄膜晶体管M3的栅极与第一信号线连接,第三薄膜晶体管M3的第二电极与第二薄膜晶体管M2的第一电极连接;
第四薄膜晶体管M4的栅极与第一信号线连接,第四薄膜晶体管的M4第一电极与第一薄膜晶体管M1的第一电极以及第五薄膜晶体管M5的第二电极连接,第四薄膜晶体管M4的第二电极与数据线DATA连接;
第五薄膜晶体管M5的栅极与发光控制信号线EMIT连接,第五薄膜晶体管M5的第一电极与第二电源连接;
第一电容Cst连接在发光二极管OLED的阳极和第一薄膜晶体管M1的栅极之间。
如图8所示的像素电路中,第一电源PVDD提供的电压高于第二电源PVEE提供的电压。第三薄膜晶体管M3、第四薄膜晶体管M4为P型薄膜晶体管,其他薄膜晶体管为N型薄膜晶体管,第一信号线为发光控制信号线EMIT,P型薄膜晶体管的第一电极为漏极、第二电极为源极,N型薄膜晶体管的第一电极为源极、第二电极为漏极。本发明实施例提供的CMOS像素电路,除了能够稳定第一薄膜晶体管的栅极电压和源极电压,对第一薄膜晶体管的阈值电压进行补偿之外,减少了扫描信号线的数量,提高了发光控制信号线的有效利用率。
与图1相比,本发明实施例如图8所示的像素电路未将发光二极管OLED放置在第二电源PVEE处,而是将发光二极管OLED的阳极连接第一电源PVDD,使第一薄膜晶体管的源极与第二电源PVEE连接,这样能够明确驱动管M1的源极电压,避免驱动管M1的栅源电压无法确定。
如图8所示的像素电路的时序图如图9所示,在数据写入阶段T1,数据线DATA为高电平,发光控制信号线EMIT为低电平;在发光阶段T2,发光控制信号线EMIT为高电平。
根据图9所示的时序图,如图8所示的像素电路的驱动方法包括:
在数据写入阶段T1,在发光控制信号线EMIT上施加低电平,致使第三薄膜晶体管M3、第四薄膜晶体管M4以及第一薄膜晶体管M1导通,第二薄膜晶体管M2、第五薄膜晶体管M5截止;其中,第一薄膜晶体管M1的导通是因为:数据写入阶段T1之前发光控制信号线EMIT的短暂高电平信号(如图9所示)使第二薄膜晶体管M2导通,存储电容Cst致使第一薄膜晶体管M1的漏极保持为高电平,数据写入阶段T1在发光控制信号线EMIT上施加低电平致使第三薄膜晶体管M3导通之后,第一薄膜晶体管M1的栅极与漏极同为高电平,致使所述第一薄膜晶体管M1导通;在数据线DATA上施加高电平,致使第一薄膜晶体管M1的第一电极的电压为第一电压VDATA;第一薄膜晶体管M1的导通致使第一电容Cst开始存储电荷,直至第一薄膜晶体管M1的栅极电压下降至第二电压(VDATA+VTH)时第一薄膜晶体管M1截止,第一薄膜晶体管M1截止后第一薄膜晶体管M1的栅极电压保持为第二电压(VDATA+VTH),其中,VDATA为数据线DATA上施加的高电平电压,VTH为第一薄膜晶体管M1的阈值电压;
在发光阶段T2,在发光控制信号线EMIT上施加高电平,致使第三薄膜晶体管M3、第四薄膜晶体管M4截止,第二薄膜晶体管M2、第五薄膜晶体管M5导通,第五薄膜晶体管M5的导通致使第一薄膜晶体管M1的第一电极电压为第二电源电压PVEE,而第一薄膜晶体管M1的栅极电压为第二电压(VDATA+VTH),第一薄膜晶体管的栅源电压(VDATA+VTH-PVEE)致使第一薄膜晶体管M1导通,第一薄膜晶体管M1的导通所产生的驱动电流 致使发光二极管发光。
上述实施例中,在数据写入阶段T1的发光控制信号使所述第二薄膜晶体管、所述第五薄膜晶体管截止,保证了OLED在第一薄膜晶体管进行阈值电压补偿前后没有短暂发光现象,防止OLED出现暗态不暗的不良现象。上述实施例中,在数据写入阶段T1,发光控制信号使P型的第三薄膜晶体管、P型的第四薄膜晶体管导通,致使第一薄膜晶体管在从导通到截止的过程中,其栅极电压得以耦合,其阈值电压被抓取并保存在栅极电压中,而第一电容的存在致使第一薄膜晶体管耦合后的栅极电压(第一电压与第一薄膜晶体管的阈值电压之和)得以保持。上述实施例中,在发光阶段T2,第二、第五薄膜晶体管的导通使第一薄膜晶体管的栅源电压(第一电压+第一薄膜晶体管的阈值电压-第二电源电压)中抓取了第一薄膜晶体管的阈值电压,从而保证OLED的发光与驱动管的阈值电压无关。
本实施例中,如图8所示的像素电路还可进行扩展,具体内容如下:
较佳地,如图8所示的像素电路中还包括:第二电容Cb,如图10所示,第二电容Cb连接在发光二极管OLED的阳极和第一薄膜晶体管M1的第二电极之间,其中第二电容Cb为充电电容;添加第二电容有助于在数据写入阶段T1抓取驱动管的阈值电压,并在进入发光阶段T2之前,将耦合后的栅极电压得以保持。
较佳地,如图8所示的像素电路中还包括:第一扫描线SCAN1和第六薄膜晶体管M6,如图11所示,第六薄膜晶体管M6的栅极、第二电极均与第一扫描线SCAN1连接、第六薄膜晶体管M6的第一电极与第一薄膜晶体管M1的第二电极连接;添加第一扫描信号线和第六薄膜晶体管能够使驱动管M1的漏极电压在信号写入之前重新置位,防止驱动管M1的漏极电压长期处于高电位产生阈值电压的漂移而导致OLED异常发光。
较佳地,如图8所示的像素电路还包括:第二电容Cb,第一扫描线SCAN1和第六薄膜晶体管M6,如图12所示,第二电容Cb连接在发光二极管OLED的阳极和第一薄膜晶体管M1的第二电极之间,第六薄膜晶体管M6的栅极、第二电极均与第一扫描线SCAN1连接、第六薄膜晶体管M6的第一电极与第一薄膜晶体管M1的第二电极连接。
按照上述扩展,如图10所示的像素电路的驱动方法除了图8像素电路的驱动过程,在数据写入阶段T1,还包括:第一薄膜晶体管M1的导通致使第二电容Cb开始充电,第二电容Cb在充电完成后放电,第二电容Cb放电过程中,第一电容Cst开始存储电荷,第一电容Cst存储电荷直至第一薄膜晶体管M1的栅极电压下降至第二电压(VDATA+VTH)时,第一薄膜晶体管M1截止,第一薄膜晶体管M1截止后第一薄膜晶体管M1的栅极电压保持为第二电压(VDATA+VTH)。所述第二电容的充放电过程,实现了对第一薄膜晶体管的栅极电压进行耦合,对第一薄膜晶体管阈值电压的漂移进行补偿,使第一薄膜晶体管耦合后的栅极电压为第一电压与阈值电压之和,从而实现在发光阶段T2,OLED的发光与驱动管的阈值电压无关。
按照上述扩展,如图11所示的像素电路的时序图中增加了初始化阶段T0,如图13所示,在初始化阶段T0,在第一扫描线SCAN1为高电平。在初始化阶段T0,在第一扫描线SCAN1上施加高电平,致使第六薄膜晶体管M6作为二极管导通、第一薄膜晶体管M1的第二电极的电压置位为第三电压,第三电压的值为SCAN1上所施加的高电平的幅值。本实施例中,在数据写入之前,将第一薄膜晶体管的第二电极的电压重新置位,防止驱动管M1的漏极电压长期处于高电位产生阈值电压的漂移而导致OLED异常发光。
按照上述扩展,结合如图13所示的时序图,如图12所示的像素电路的驱动方法,具体如下:
在初始化阶段T0,在第一扫描线SCAN1上施加高电平,致使第六薄膜晶体管M6作为二极管导通、第一薄膜晶体管M1的第二电极的电压置位为第三电压,第三电压的值为SCAN1上所施加的高电平的幅值;
在数据写入阶段T1,在发光控制信号线EMIT上施加低电平,致使第三薄膜晶体管M3、第四薄膜晶体管M4以及第一薄膜晶体管M1导通,第二薄膜晶体管M2、第五薄膜晶体管M5截止,其中,第一薄膜晶体管M1的导通是因为:在初始化阶段T0,第一薄膜晶体管M1的第二电极(漏极)的电压置位为高电平的第三电压,充电电容Cb致使第一薄膜晶体管的漏极保持为高电平的第三电压,数据写入阶段在发光控制信号线EMIT上施加低电平使第三薄膜晶体管M3导通之后,第一薄膜晶体管的栅极与漏极同为高电平,致使所述第一薄膜晶体管M1导通;在数据线DATA上施加高电平,致使第一薄膜晶体管M1的第一电极的电压为第一电压VDATA;第一薄膜晶体管M1的导通致使第二电容Cb开始充电,第二电容Cb在充电完成后放电,第二电容Cb放电过程中,第一电容Cst开始存储电荷,第一电容Cst开始存储电荷,直至第一薄膜晶体管M1的栅极电压下降至第二电压(VDATA+VTH)时第一薄膜晶体管M1截止,第一薄膜晶体管M1截止后第一薄膜晶体管M1的栅极电压保持为第二电压(VDATA+VTH),其中,VDATA为数据线DATA上施加的高电平电压,VTH为第一薄膜晶体管M1的阈值电压;
在发光阶段T2,在发光控制信号线EMIT上施加高电平,致使第三薄膜晶体管M3、第四薄膜晶体管M4截止,第二薄膜晶体管M2、第五薄膜晶体管M5导通,第五薄膜晶体管M5的导通致使第一薄膜晶体管M1的第一电极电压为第二电源电压PVEE,而第一薄膜晶体管M1的栅极电压为第二电压(VDATA+VTH),第一薄膜晶体管的栅源电压(VDATA+VTH-PVEE)致使第一薄膜晶体管M1导通,第一薄膜晶体管M1的导通所产生的驱动电流致使发光二极管发光。
上述实施例通过对第一薄膜晶体管阈值电压的漂移进行补偿,使得第二电压为第一电压与所述第一薄膜晶体管的阈值电压之和,使发光阶段T2第一薄膜晶体管的栅源电压与阈值电压的差值为第一电压与第二电源电压之差,从而实现OLED的发光与驱动管的阈值电压无关。
基于相同的技术构思,本发明实施例还提供一种有机发光显示器,这些有机发光显示器的具体内容可参照上述方法实施例,在此不再赘述。
基于上述纯NMOS像素电路,本发明实施例提供一种如图14所示的有机发光显示器,包括:
扫描驱动单元141、数据驱动单元142、发光驱动单元143、N+1条扫描线SCAN、M条数据线DATA、N条发光控制信号线EMIT;以及像素电路阵列,像素电路阵列包含N行M列的像素电路;
在像素电路阵列中,第n行像素电路的第三薄膜晶体管和第四薄膜晶体管的栅极连接至第n+1条扫描线,第m列像素电路的第四薄膜晶体管的第二电极连接至第m条数据线,第n行像素电路的第二薄膜晶体管和第五薄膜晶体管的栅极连接至第n条发光控制信号线,1≤n≤N,1≤m≤M;
扫描驱动单元141,用于向各扫描线提供扫描信号;
数据驱动单元142,用于向各条数据线提供数据信号;
发光驱动单元143,用于向各条发光控制信号线提供发光控制信号。
较佳地,
扫描驱动单元141,还用于在数据写入阶段,在第n+1条扫描线上施加高电平;在发光阶段,在第n+1条扫描线上施加低电平;
数据驱动单元142,还用于在数据写入阶段,在第m条数据线上施加高电平;
发光驱动单元143,还用于在数据写入阶段,在第n条发光控制信号线上施加低电平;在发光阶段,在第n条发光控制信号线上施加高电平。
较佳地,
扫描驱动单元141,还用于在初始化阶段,在第n条扫描线上施加高电平,在第n+1条扫描线上施加低电平;在数据写入阶段和发光阶段,在第n条扫描线上施加低电平;
发光驱动单元143,还用于在初始化阶段,在第n条发光控制信号线上施加低电平。
上述实施例中,有机发光显示器的上述特征保证了纯NMOS像素电路的正常驱动,进而实现对第一薄膜晶体管的阈值电压的漂移进行补偿,以及在补偿过程中保证第一薄膜晶体管的栅极电压和源极电压的稳定。
基于上述CMOS像素电路,本发明实施例还提供一种如图15所示的有机发光显示器,包括:
扫描驱动单元151、数据驱动单元152、发光驱动单元153、N条扫描线SCAN、M条数据线DATA、N条发光控制信号线EMIT;以及像素电路阵列,像素电路阵列包含N行M列的像素电路;
在像素电路阵列中,第n行像素电路的第三薄膜晶体管、第六薄膜晶体管的栅极连接至第n条发光控制信号线,第m列像素电路的第六薄膜晶体管的第一电极连接至第m条数据线,第n行像素电路的第二薄膜晶体管、第五薄膜晶体管的栅极连接至第n条发光控制信号线,1≤n≤N,1≤m≤M;
扫描驱动单元151,用于向各扫描线提供扫描信号;
数据驱动单元152,用于向各条数据线提供数据信号;
发光驱动单元153,用于向各条发光控制信号线提供发光控制信号。
较佳地,
数据驱动单元152,还用于在数据写入阶段,在第m条数据线上施加高电平;
发光驱动单元153,还用于在数据写入阶段,在第n条发光控制信号线上施加低电平;在发光阶段,在第n条发光控制信号线上施加高电平。
较佳地,还包括:
扫描驱动单元151,还用于在初始化阶段,在第n条扫描线上施加高电平;在数据写入阶段和发光阶段,在第n条扫描线上施加低电平。
上述实施例中,有机发光显示器的上述特征保证了CMOS像素电路的正常驱动,进而实现对第一薄膜晶体管的阈值电压的漂移进行补偿,以及在补偿过程中保证第一薄膜晶体管的栅极电压和源极电压的稳定。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。